JPH11145425A - Manufacture of semiconductor element and semiconductor device - Google Patents

Manufacture of semiconductor element and semiconductor device

Info

Publication number
JPH11145425A
JPH11145425A JP9325158A JP32515897A JPH11145425A JP H11145425 A JPH11145425 A JP H11145425A JP 9325158 A JP9325158 A JP 9325158A JP 32515897 A JP32515897 A JP 32515897A JP H11145425 A JPH11145425 A JP H11145425A
Authority
JP
Japan
Prior art keywords
film
silicon
semiconductor device
silicon nitride
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9325158A
Other languages
Japanese (ja)
Other versions
JP3127866B2 (en
Inventor
Hideji Fujiwara
秀二 藤原
Toshiyuki Hirota
俊幸 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09325158A priority Critical patent/JP3127866B2/en
Publication of JPH11145425A publication Critical patent/JPH11145425A/en
Application granted granted Critical
Publication of JP3127866B2 publication Critical patent/JP3127866B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To control diffusion of impurities into a diffusion layer by a method, wherein a silicon nitride film is deposited on a storage node electrode, a silicon film is deposited thereon, and they are oxidized. SOLUTION: After a field oxide film 102, a gate oxide film 103, a gate electrode 104 and N-types diffused layers 105 and 106 have been formed on a P-type silicon substrate 101, an interlayer insulating film 107 and bit line 108 are formed thereon. After the deposition of a silicon film by an LPCD method, a storage node electrode 109 is formed by performing dry etching using a photoresist film as a mask. Then, a silicon nitride film 110 is deposited using an LPCD method, and an amorphous silicon film 111 is deposited at the temperature of 500 to 550 deg.C through the LPCD method. A rapid thermal oxidation operation is conducted on the amorphous silicon film 111 for 20 to 40 seconds in the oxidation atmosphere of 800 to 1,000 deg.C, and a silicon oxide film 111 is formed. The time for the heat treatment can be made short and the heat treatment can be performed at a low temperature using amorphous silicon, etc., and the diffusion of impurities on a diffusion layer can be controlled.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子の製造
方法及び半導体装置の技術に関し、特にキヤパシタを有
する半導体素子の容量絶縁膜の製造技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor element and a technique of a semiconductor device, and more particularly to a technique of manufacturing a capacitor insulating film of a semiconductor element having a capacitor.

【0001】[0001]

【往来の技術】従来、容量絶縁膜としては、酸化シリコ
ン膜/窒化シリコン膜構造を用いている。これは、窒化
膜表面に酸化膜を形成することで、リーク電流を抑える
ことができるためである。このことは、参考文献として
「半導体研究〓〓〓P.17」などに記載されている。
2. Description of the Related Art Conventionally, a silicon oxide film / silicon nitride film structure is used as a capacitive insulating film. This is because the leakage current can be suppressed by forming an oxide film on the surface of the nitride film. This is described as a reference in “Semiconductor Research@P.17”.

【0002】このDRAMの容量素子の製造工程の断面
図である図6〜図9を参照して、容量素子の製造方法に
ついて説明する。
A method of manufacturing a capacitive element will be described with reference to FIGS.

【0003】はじめに、P型シリコン基板201上の表
面の素子分離領域にフィールド酸化膜202を形成し、
ゲート酸化膜203を形成する。ゲート線を兼ねるゲー
ト電極204を形成した後、イオン注入等によりソース
・ドレイン領域となるN型拡散層205・206を形成
する。
[0003] First, a field oxide film 202 is formed in a device isolation region on the surface of a P-type silicon substrate 201.
A gate oxide film 203 is formed. After forming the gate electrode 204 also serving as a gate line, N-type diffusion layers 205 and 206 serving as source / drain regions are formed by ion implantation or the like.

【0004】次に、CVD(化学気相成長)法により酸
化シリコン系の絶縁膜からなる層間絶縁膜207を堆積
した後、ビット線208を形成する。さらに、層間絶縁
膜207を堆積した後、コンタクトホールを開口する。
Next, after depositing an interlayer insulating film 207 made of a silicon oxide based insulating film by a CVD (chemical vapor deposition) method, a bit line 208 is formed. Further, after depositing the interlayer insulating film 207, a contact hole is opened.

【0005】次に、LPCVD(減圧化学気相成長)法
によりシリコン膜を堆積した後、フォトレジスト膜(図
示せず)をマスクとしてドライエッチングして、ストレ
ージ・ノード電極209を形成する(図6)。次に、図
7に示すよう、膜厚6〜7nm程度の窒化シリコン膜2
10をLPCVD法により堆積する。
Next, after depositing a silicon film by LPCVD (Low Pressure Chemical Vapor Deposition), dry etching is performed using a photoresist film (not shown) as a mask to form a storage node electrode 209 (FIG. 6). ). Next, as shown in FIG. 7, a silicon nitride film 2 having a thickness of about 6 to 7 nm is formed.
10 is deposited by the LPCVD method.

【0006】次に、図8に示すように、拡散炉を用い
て、窒化シリコン膜表面を酸化し、酸化シリコン膜21
1を形成する。この時の酸化条件は、800〜900℃
において15〜60分であり、形成される酸化シリコン
膜211の膜厚は、1〜1.5nmである。さらに、図
9のように、セル・プレート電極212を形成し、容量
素子の形成が終了する。
Next, as shown in FIG. 8, the surface of the silicon nitride film is oxidized using a diffusion furnace,
Form one. The oxidation conditions at this time are 800-900 ° C.
And the thickness of the formed silicon oxide film 211 is 1 to 1.5 nm. Further, as shown in FIG. 9, the cell plate electrode 212 is formed, and the formation of the capacitor is completed.

【0007】[0007]

【発明が解決しようとする課題】従来どおり窒化膜の酸
化を行う場合、高温(800〜900℃以上)で長時間
(15〜60分)の熱処理が必要であるため、拡散層中
の不純物の再分布が起こり、素子分離特性が悪化し、歩
留まりが悪くなるという問題が生じる。
When oxidizing a nitride film as in the past, it is necessary to perform a heat treatment at a high temperature (800 to 900 ° C. or higher) for a long time (15 to 60 minutes). There is a problem that redistribution occurs, element isolation characteristics deteriorate, and yield decreases.

【0008】よって、本発明は、拡散層中の不純物の拡
散を抑制し、なおかつ、酸化シリコン膜/窒化シリコン
膜構造を有する容量絶縁膜を形成することを目的する。
Therefore, an object of the present invention is to suppress the diffusion of impurities in a diffusion layer and to form a capacitive insulating film having a silicon oxide film / silicon nitride film structure.

【0009】[0009]

【課題を解決するための手段】前記課題を解決するた
め、本発明では、半導体素子の容量絶縁膜を形成する方
法において、ストレージ・ノード電極上に窒化シリコン
膜を堆積する工程と、その窒化シリコン膜上にシリコン
膜を堆積する工程と、そのシリコン膜を酸化する工程と
を含む方法を採用した。。ここで、シリコン膜の膜厚と
しては、1〜1.5nmとすることもできる。また、シ
リコン膜については、アモルフアスシコン膜とするのが
好適である。シリコン膜は、温度500〜550℃にお
いてシラン(SiH4)またはジシラン(Si2H6)
を用いて堆潰することもできる。シリコン膜を酸化する
工程は、温度800〜1000℃の酸化性雰囲気におけ
る急速熱酸化法によってなうこともできる。シリコン膜
を酸化する工程は、酸化性雰囲気における700〜80
0℃程度のパイロジェニツク酸化によって行うこともで
きる。窒化シリコン膜の膜厚としては、6〜7nmとす
ることもできる。一方、本発明では、キャパシタ下部電
極上に容量絶縁膜を備える半導体装置において、容量絶
縁膜が、窒化シリコン膜と、その窒化シリコン膜の上に
アモルファスシリコン膜を形成し、そのアモルファスシ
リコン膜を酸化させた構造とした。その場合、アモルフ
ァスシリコン膜の膜厚は1〜1.5nmとすることもで
きる。
According to the present invention, there is provided a method for forming a capacitive insulating film of a semiconductor device, comprising the steps of: depositing a silicon nitride film on a storage node electrode; A method including a step of depositing a silicon film on the film and a step of oxidizing the silicon film was employed. . Here, the thickness of the silicon film may be 1 to 1.5 nm. Further, the silicon film is preferably an amorphous silicon film. The silicon film is made of silane (SiH4) or disilane (Si2H6) at a temperature of 500 to 550C.
It can also be crushed using. The step of oxidizing the silicon film can be performed by a rapid thermal oxidation method in an oxidizing atmosphere at a temperature of 800 to 1000 ° C. The step of oxidizing the silicon film is performed in an oxidizing atmosphere of 700 to 80.
It can also be carried out by pyrogenetic oxidation at about 0 ° C. The thickness of the silicon nitride film may be 6 to 7 nm. On the other hand, according to the present invention, in a semiconductor device having a capacitor insulating film on a capacitor lower electrode, the capacitor insulating film is formed by forming a silicon nitride film, an amorphous silicon film on the silicon nitride film, and oxidizing the amorphous silicon film. The structure was made to be. In that case, the thickness of the amorphous silicon film may be 1 to 1.5 nm.

【0010】本発明の容量絶縁膜は、キャパシタ下部電
極上に窒化シリコン膜を堆積した後、アモルファスシリ
コンを1〜1.5nm程度堆積したあと、アモルフスシ
リコンの酸化を行うことで形成される。アモルフスシリ
コンの酸化は、それに必要な熱処理の短時間化又は低温
化が可能となり、拡散層の広がりが抑制される。
The capacitor insulating film of the present invention is formed by depositing a silicon nitride film on a capacitor lower electrode, depositing amorphous silicon on the order of 1 to 1.5 nm, and then oxidizing amorphous silicon. Oxidation of amorphous silicon makes it possible to shorten the time required for heat treatment or to lower the temperature, thereby suppressing the spread of the diffusion layer.

【0011】[0011]

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図1〜図5の製造工程図を参照して説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of the present invention will be described below with reference to FIGS.

【0012】はじめに、P型シリコン基板101上の表
面の素子分離領域にフィールド酸化膜102を形成し、
ゲート酸化膜103を形成する。ゲート線を兼ねるゲー
ト電極104を形成した後、イオン注入等によりソース
・ドレイン領域となるN型拡散層105、106を形成
する。
First, a field oxide film 102 is formed in a device isolation region on a surface of a P-type silicon substrate 101,
A gate oxide film 103 is formed. After forming the gate electrode 104 also serving as a gate line, N-type diffusion layers 105 and 106 serving as source / drain regions are formed by ion implantation or the like.

【0013】次に、CVD(化学気相成長)法により酸
化シリコン系の絶縁膜からなる層間絶縁膜107を堆積
した後、ビット線108を形成する。さらに、層間絶縁
膜207を堆積した後、コンタクトホールを開口する。
Next, after depositing an interlayer insulating film 107 made of a silicon oxide-based insulating film by a CVD (chemical vapor deposition) method, a bit line 108 is formed. Further, after depositing the interlayer insulating film 207, a contact hole is opened.

【0014】次に、LPCD(減圧化学気相成長)法に
よりシリコン膜を堆積した後、フォトレジスト膜(図示
せず)をマスクとしてドライエッチングして、ストレー
ジ・ノード電極109を形成する(図1)。
Next, after depositing a silicon film by LPCD (Low Pressure Chemical Vapor Deposition) method, dry etching is performed using a photoresist film (not shown) as a mask to form a storage node electrode 109 (FIG. 1). ).

【0015】次に、図2に示すように、膜厚6〜7nm
程度の窒化シリコン膜110をLPCVD法により堆積
する。ここまでは、図6〜図9に示す従来方法と同じで
ある。
Next, as shown in FIG.
A silicon nitride film 110 is deposited by the LPCVD method. Up to this point, it is the same as the conventional method shown in FIGS.

【0016】次に、図3に示すように、温度500〜5
50℃において、LPCVD法により膜厚1〜1.5n
m程度のアモルファスシリコン膜111を堆積する。こ
のとき、アモルフアスシリコン膜を用いるのは、薄膜
(1〜1.5nm)を堆積する上で制御性という点でポ
リシリコンより優れているためである。
Next, as shown in FIG.
At 50 ° C., the film thickness is 1 to 1.5 n by the LPCVD method.
An amorphous silicon film 111 of about m is deposited. At this time, the amorphous silicon film is used because it is superior to polysilicon in terms of controllability in depositing a thin film (1 to 1.5 nm).

【0017】次に、図4に示すように、そのアモルフア
スシリコン膜111を、800〜1000℃の酸化性雰
囲気において20〜40秒間、急速熱酸化を行い、酸化
シリコン膜111を形成する。
Next, as shown in FIG. 4, the amorphous silicon film 111 is subjected to rapid thermal oxidation in an oxidizing atmosphere at 800 to 1000 ° C. for 20 to 40 seconds to form a silicon oxide film 111.

【0018】さらに、図5に示すように、セル・プレー
ト電極113を形成し、容量素子の形成が終了する。
Further, as shown in FIG. 5, a cell plate electrode 113 is formed, and the formation of the capacitor is completed.

【0019】なお、以上の説明では、酸化を急速酸化法
により行ったが、拡散炉を用いて酸化を行うことも可能
である。この場合、アモルフアスシリコンを堆積した
後、700〜800℃程度の温度で10〜15分、酸化
性雰囲気において酸化を行う。
In the above description, the oxidation is performed by the rapid oxidation method. However, the oxidation can be performed by using a diffusion furnace. In this case, after depositing amorphous silicon, oxidation is performed in an oxidizing atmosphere at a temperature of about 700 to 800 ° C. for 10 to 15 minutes.

【0020】[0020]

【発明の効果】酸化膜/窒化膜構造を有する容量絶縁膜
を形成する際、従来は、800〜900℃で15〜60
分と高温で長時間の熱処理を要するため、拡散層中の不
純物の再分布が起こってしまうが、本発明ではアモルフ
アスシリコン等を用いることにより、熱処理の短時間化
または低温化が可能であり、拡散層の拡がりを最小限に
抑えることが可能となり、それによって歩留まり向上の
効果が得られる。
According to the present invention, when forming a capacitor insulating film having an oxide film / nitride film structure, conventionally, a temperature of 800 to 900.degree.
However, redistribution of impurities in the diffusion layer occurs due to the need for a long heat treatment at a high temperature for a short time. In addition, it is possible to minimize the spread of the diffusion layer, thereby obtaining an effect of improving the yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る製造工程の断面模式
図である。
FIG. 1 is a schematic cross-sectional view of a manufacturing process according to an embodiment of the present invention.

【図2】本発明の実施の形態に係る製造工程の断面模式
図である。
FIG. 2 is a schematic cross-sectional view of a manufacturing process according to the embodiment of the present invention.

【図3】本発明の実施の形態に係る製造工程の断面模式
図である。
FIG. 3 is a schematic sectional view of a manufacturing process according to the embodiment of the present invention.

【図4】本発明の実施の形態に係る製造工程の断面模式
図である。
FIG. 4 is a schematic cross-sectional view of a manufacturing process according to the embodiment of the present invention.

【図5】本発明の実施の形態に係る製造工程の断面模式
図である。
FIG. 5 is a schematic sectional view of a manufacturing process according to the embodiment of the present invention.

【図6】従来の容量素子の製造工程の断面模式図であ
る。
FIG. 6 is a schematic cross-sectional view of a manufacturing process of a conventional capacitive element.

【図7】従来の容量素子の製造工程の断面模式図であ
る。
FIG. 7 is a schematic cross-sectional view of a manufacturing process of a conventional capacitive element.

【図8】従来の容量素子の製造工程の断面模式図であ
る。
FIG. 8 is a schematic cross-sectional view of a manufacturing process of a conventional capacitive element.

【図9】従来の容量素子の製造工程の断面模式図であ
る。
FIG. 9 is a schematic cross-sectional view of a manufacturing process of a conventional capacitive element.

【符号の説明】[Explanation of symbols]

101,201 P型シリコン基板 102,202 フィールド酸化膜 103,203 ゲート酸化膜 104,204 ゲート電極 105,106,205,206 N型拡散層 107,207 層間絶縁膜 108,208 ビット線 109,209 ストレ−ジ・ノード電極 110,210 窒化シリコン膜 111 アモルフアスシリコン膜 112,211 酸化シリコン膜 113,212 セル・プレート電極 101, 201 P-type silicon substrate 102, 202 Field oxide film 103, 203 Gate oxide film 104, 204 Gate electrode 105, 106, 205, 206 N-type diffusion layer 107, 207 Interlayer insulating film 108, 208 Bit line 109, 209 -Node electrode 110, 210 Silicon nitride film 111 Amorphous silicon film 112, 211 Silicon oxide film 113, 212 Cell plate electrode

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子の容量絶縁膜を形成する方法
において、ストレージ・ノード電極上に窒化シリコン膜
を堆積する工程と、その窒化シリコン膜上にシリコン膜
を堆積する工程と、そのシリコン膜を酸化する工程とを
含むことを特徴とする半導体素子の製造方法。
1. A method for forming a capacitive insulating film of a semiconductor device, comprising the steps of: depositing a silicon nitride film on a storage node electrode; depositing a silicon film on the silicon nitride film; Oxidizing the semiconductor device.
【請求項2】 前記シリコン膜の膜厚が、1〜1.5n
mであることを特徴とする請求項1に記載の半導体素子
の製造方法。
2. The method according to claim 1, wherein the silicon film has a thickness of 1 to 1.5 n.
2. The method according to claim 1, wherein m is m.
【請求項3】 前記シリコン膜が、アモルフアスシコン
膜であることを特徴とする請求項1又は2記載の半導体
素子の製造方法。
3. The method according to claim 1, wherein the silicon film is an amorphous silicon film.
【請求項4】 前記シリコン膜が、温度500〜550
℃においてシラン(SiH4)またはジシラン(Si2
H6)を用いて堆潰されたものであることを特徴とする
請求項1〜3の何れかに記載の半導体素子の製造方法。
4. The method according to claim 1, wherein the silicon film has a temperature of 500 to 550.
Silane (SiH4) or disilane (Si2
The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is crushed using H6).
【請求項5】 前記シリコン膜を酸化する工程が、温度
800〜1000℃の酸化性雰囲気における急速熱酸化
法によって行われることを特徴とする請求項1〜4の何
れかにに記載の半導体素子の製造方法。
5. The semiconductor device according to claim 1, wherein the step of oxidizing the silicon film is performed by a rapid thermal oxidation method in an oxidizing atmosphere at a temperature of 800 to 1000 ° C. Manufacturing method.
【請求項6】 前記シリコン膜を酸化する工程が、酸化
性雰囲気における700〜800℃程度のパイロジェニ
ツク酸化によって行われることを特徴とする請求項1〜
4の何れかに記載の半導体素子の製造方法。
6. The method according to claim 1, wherein the step of oxidizing the silicon film is performed by pyrogenetic oxidation at about 700 to 800 ° C. in an oxidizing atmosphere.
5. The method for manufacturing a semiconductor device according to any one of 4.
【請求項7】 前記窒化シリコン膜の膜厚が、6〜7n
mであることを特徴とする請求項1に記載の半導体素子
の製造方法。
7. The silicon nitride film has a thickness of 6 to 7 n.
2. The method according to claim 1, wherein m is m.
【請求項8】 キャパシタ下部電極上に容量絶縁膜を備
える半導体装置において、前記容量絶縁膜が、窒化シリ
コン膜と、その窒化シリコン膜の上に、アモルファスシ
リコン膜を形成し、そのアモルファスシリコン膜を酸化
させた構造であることを特徴とする半導体装置。
8. A semiconductor device having a capacitor insulating film on a capacitor lower electrode, wherein the capacitor insulating film is formed by forming a silicon nitride film, an amorphous silicon film on the silicon nitride film, and forming the amorphous silicon film on the silicon nitride film. A semiconductor device having an oxidized structure.
【請求項9】 前記アモルファスシリコン膜の膜厚が1
〜1.5nmであることを特徴とする請求項8記載の半
導体装置。
9. The amorphous silicon film having a thickness of 1
9. The semiconductor device according to claim 8, wherein the thickness is from 1.5 nm to 1.5 nm.
JP09325158A 1997-11-12 1997-11-12 Method for manufacturing semiconductor device Expired - Fee Related JP3127866B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09325158A JP3127866B2 (en) 1997-11-12 1997-11-12 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09325158A JP3127866B2 (en) 1997-11-12 1997-11-12 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH11145425A true JPH11145425A (en) 1999-05-28
JP3127866B2 JP3127866B2 (en) 2001-01-29

Family

ID=18173677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09325158A Expired - Fee Related JP3127866B2 (en) 1997-11-12 1997-11-12 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3127866B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436761B1 (en) 1999-09-10 2002-08-20 Nec Corporation Method for manufacturing semiconductor memory devices
US6451662B1 (en) 2001-10-04 2002-09-17 International Business Machines Corporation Method of forming low-leakage on-chip capacitor
JP2006066587A (en) * 2004-08-26 2006-03-09 Hitachi Kokusai Electric Inc Method of forming silicon oxide film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436761B1 (en) 1999-09-10 2002-08-20 Nec Corporation Method for manufacturing semiconductor memory devices
US6451662B1 (en) 2001-10-04 2002-09-17 International Business Machines Corporation Method of forming low-leakage on-chip capacitor
JP2006066587A (en) * 2004-08-26 2006-03-09 Hitachi Kokusai Electric Inc Method of forming silicon oxide film

Also Published As

Publication number Publication date
JP3127866B2 (en) 2001-01-29

Similar Documents

Publication Publication Date Title
JPH0883915A (en) Thin film transistor and its formation
JPH01268064A (en) Formation of polycrystalline silicon thin film
US5518960A (en) Method of manufacturing a wiring layer including amorphous silicon and refractory metal silicide
JPS607389B2 (en) Manufacturing method of semiconductor device
JPH1022467A (en) Semiconductor device and manufacture thereof
JP3127866B2 (en) Method for manufacturing semiconductor device
JP2002016152A (en) Manufacturing method of semiconductor device
JPH1145995A (en) Semiconductor device and manufacture thereof
JPH06260644A (en) Manufacture of semiconductor device
JPS6315749B2 (en)
JP2001036078A5 (en)
JP2880039B2 (en) Method for manufacturing semiconductor device
JPH03227024A (en) Manufacture of semiconductor device
JP2001015754A (en) Method for forming conductive line of semiconductor device
JPH08130216A (en) Semiconductor device and its manufacture
JPH03102875A (en) Semiconductor device and manufacture thereof
JP2004534401A (en) Method of manufacturing semiconductor device having a plurality of MOS transistors having gate oxides of different thickness
JPS5933271B2 (en) Manufacturing method of semiconductor device
JPH04303944A (en) Manufacture of semiconductor device
JP2002118262A (en) Semiconductor device and its fabricating method
JPH01260857A (en) Semiconductor device and manufacture thereof
KR19980058438A (en) Silicide Formation Method of Semiconductor Device
JPH01298758A (en) Manufacture of semiconductor device
JPH02181918A (en) Manufacture of semiconductor device
JPH02277246A (en) Manufacture of thin-film transistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees