JPS63177198A - Ｔｆｔアレイ基板配線検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＴＰＴプレイを用いたアクティブマトリクス
形プレイの構造に係シ１％に、１基板上に複数のパネル
を同時に形成した場合、容易にパネルの電気的検査を行
なえる検査方法に関する。

〔従来の技術〕

ＴＰＴアクティブマトリクスパネルの構造は第３図に示
すごとくであり、そのゲート線６とドレイン線５の断線
、ゲートとドレイン間の短絡チェックは、それぞれの線
の出力端子３，４および５゜６に７レキシブルプリント
ケーブルを接続して行なうのが適している。この場合、
探針全便用することは、配線の数が４００〜６００本と
極めて多いため実際的でない。

〔発明が解決しようとする問題点〕

上記従来技術は、１基板に１枚のパネルを形成した場合
には極めて有効な手段であるが、製作コストを低減させ
るために第２図に示すごとく複数個のパネルを１基板上
に同時に形成した場合には、使用できない。何故なら、
１基板上に出来るだけ多数のパネルを形成する方がコス
ト的に有利であるため、各パネル間の間隔は短かくなり
、出力端子にフレキシブルプリントケーブル端子を接続
すると隣接するパネルのＴＦＴアレイ部に接触し、これ
を破損する恐れが生ずる。

また、一基板上のパネル分個々独立に検査するため、検
査時間も長くなる。

本発明の目的は、簡単にしかも短時間で、基板上の複数
個のパネルの電気的検査を行ない得る配線構造を提供し
、これを検査する装置を提供することにある。

〔問題点を解決するための手段〕

上記目的は、第１図に示すごとく複数個のパネルのゲー
ト線６同士、ドレインＩｗ５同士を直列に線６１および
５１で接続し、その最外端部の端子１１と２１および３
１と４１を検査用端子として使用することによシ、達成
されろ。当然、各パネルは最終的に切りはなされるため
、完成後に使用される端子１，２および３，４は各パネ
ルごとに製作しておく。

〔実施例〕

以下１本発明の一実施例を第１図によシさらに詳細に説
明する。ガラス基板上に、Ｃｒあるいは、Ｃｒ／Ａｔの
２層膜からなるゲート配線パターン６ならびに、ゲート
端子接続線６１を形成した後。

ＳｉＮ／ａ−３ｉを積層してゲート絶縁膜と半導体膜パ
ターンを形成し、ついで、Ｃｒ／Ａｔの２層膜によシ、
ドレイン線５とソース電極（図示せず）ならびにドレイ
ン端子接続線５１を形成した。

この段階で、２１と１１にフレキシブルプリントケーブ
ルのリード線を押しつけ、ドレイン線の断線ならびＫＭ
間の短絡をチェックした。さらに、３１と４１の端子を
使用して同様にゲート線の断線と線間の短絡をチェック
し、さらに、これらの端子の内１１と２１を１組、３１
と４１を他の１組として使用し、ゲート線とドレイン線
間の短絡をチェックした。

このチェックでは、ゲートとドレイン線間の短絡は場所
が特定できるため、問題ないが、断線はどのパネルであ
るかまでは特定できない。しかしながら、断線を生じて
いる線が判明しているためこの基板を検査装置（フレキ
シブルケーブルを端子とする）から取シはすし、その線
の１．２もしくは３，４の端子を利用して探針により容
易に断線、短絡個所を特定できた。

〔発明の効果〕

本発明によれば、−基板上に形成された多数個のパネル
の配線の良否を短時間でチェックでき、そのチェック端
子として７レキシプルプリントケーブルのごとく、多数
の端子を微細なピッチで配列した外部への取り出し線を
使用できる。

【図面の簡単な説明】

第１図は、ＴＰＴパネルの基本構造を示す概念１第２図
は、１基板上に複数のパネルを形成した場合のパネルの
配置を示す概念図、第３図は、本発明の一実施例を示す
概念図である。 ６１・・・ゲート端子接続線、５１・・・ドレイン端子
接続線、１１，２１・・・ドレインＩｆＭ最外端子、３
１゜４１・・・ゲート繰最外端子。 代理人　弁理士　小川勝男　　７ 第１図 華２図 ３．４　）Ｔ”−ト＊塙十 第３１￥１

Claims (1)

【特許請求の範囲】
1. １、アクティブマトリクス形液晶ディスプレイ用ＴＦＴ
   アレイパネルを１基板上に複数個形成した基板において
   、複数個のＴＦＴアレイパネルのゲート線同士および、
   もしくはドレイン線同士を直列に接続しそれらの最外端
   子を使用して配線の良否を識別することを特徴とするＴ
   ＦＴアレイ基板配線検査方法。