JPS63175909A - One-chip microcomputer - Google Patents

One-chip microcomputer

Info

Publication number
JPS63175909A
JPS63175909A JP62007576A JP757687A JPS63175909A JP S63175909 A JPS63175909 A JP S63175909A JP 62007576 A JP62007576 A JP 62007576A JP 757687 A JP757687 A JP 757687A JP S63175909 A JPS63175909 A JP S63175909A
Authority
JP
Japan
Prior art keywords
transistor
internal unit
clock
voltage
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62007576A
Other languages
Japanese (ja)
Inventor
Kiyoshi Fukushima
福嶋 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62007576A priority Critical patent/JPS63175909A/en
Publication of JPS63175909A publication Critical patent/JPS63175909A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make a current flowing when in a stand-by state much smaller, by stopping a clock supplied to an internal unit of a microcomputer, and also, lowering a power supply voltage supplied to the internal unit, when in the stand-by state. CONSTITUTION:When a stand-by instruction is executed, a control signal STOP becomes 'L', and 'L' is inputted to a transistor 14, an inverter 13, and a clock controlling circuit 12. In such a case, when the control signal STOP of the clock controlling circuit is 'L', a level of an output 18 of the clock controlling circuit is fixed to 'L' or 'H'. Therefore, since a clock signal is not supplied to a microcomputer internal unit 11, the internal unit stops its operation. In this case, at the time of stand-by, a voltage V3 becomes a power supply voltage of the unit 11. Accordingly, a leak current of the junction of a transistor in the internal unit 11 becomes much smaller, since a voltage applied to each gate of the transistor drops.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスタンバイ機能を有する1チツプマイクロコン
ピユータに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a one-chip microcomputer with a standby function.

〔従来の技術〕[Conventional technology]

従来のスタンバイ機能を有する1チツプマイクロコンピ
ユータについて第3図を用いて説明する。第3図におい
て、11は1チツプマイクロコンピユータの内部ユニッ
トである。12はクロック制御回路である618はクロ
ック制御回路12の出力である。CLKはクロック制御
回路12に入力するクロック信号である。5TOPはク
ロック制御回路12に入力する制御信号である。
A conventional one-chip microcomputer with a standby function will be explained with reference to FIG. In FIG. 3, 11 is an internal unit of a one-chip microcomputer. 12 is a clock control circuit; 618 is an output of the clock control circuit 12; CLK is a clock signal input to the clock control circuit 12. 5TOP is a control signal input to the clock control circuit 12.

第3図を用いて、従来の1チツプマイクロコンピユータ
のスタンバイ機能の動作について説明する。この1チツ
プマイクロコンピユータにおいて、スタンバイ命令を実
行すると、制御信号ダ「丁「が”°L”ルベル(以下“
L”と略す)となる。
The operation of the standby function of a conventional one-chip microcomputer will be explained with reference to FIG. In this one-chip microcomputer, when a standby command is executed, the control signal "D" is "°L" level (hereinafter "
(abbreviated as “L”).

制御信−ys、TOPが“L”の時、クロック制御回路
12の出力18は°“H”レベル(以下”H”と略す〉
又は“L ”に固定され、内部ユニット11は動作を停
止する。
When the control signal -ys, TOP is "L", the output 18 of the clock control circuit 12 is at the "H" level (hereinafter abbreviated as "H").
Or it is fixed at "L" and the internal unit 11 stops operating.

一般に、CMO3では、ゲート入力信号の変化時のみ回
路に電流が流れる。従って、スタンバイ時にクロックを
停止させCMO8″′C’ FM成される内部ユニット
31のゲート入力信号の変化を止めると、内部ユニット
11にはジャンクションのリーク電流が流れるのみであ
る。
Generally, in the CMO3, current flows through the circuit only when the gate input signal changes. Therefore, if the clock is stopped during standby and the change in the gate input signal of the internal unit 31 formed by the CMO 8'''C' FM is stopped, only the junction leak current flows through the internal unit 11.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のマイクロコンピュータで、スタンバイ時
に流れる電流はジャンクションのリーク電流がほとんど
である。従って、1〜ランジスタ数の多い超LSIでは
、スタンバイ時に流れる電流が増えるという欠点があっ
た。
In the conventional microcomputer described above, most of the current flowing during standby is junction leakage current. Therefore, an ultra-LSI with a large number of transistors has the disadvantage that the current flowing during standby increases.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の1チツプマイクロコンピユータは、マイクロコ
ンピュータの内部ユニットと、スタンバイ時にアクティ
ブとなる制御信号により前記内部ユニットに供給するク
ロック信号を抑制する第1の制御手段と、該制御信号に
より前記内部ユニットに供給する電源電圧を低下させる
第2の制御手段とを有することを特徴とする。
The one-chip microcomputer of the present invention includes an internal unit of the microcomputer, a first control means for suppressing a clock signal supplied to the internal unit by a control signal that becomes active during standby, and a first control means for suppressing a clock signal supplied to the internal unit by a control signal that becomes active during standby; and a second control means for lowering the supplied power supply voltage.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の第1の実施例のブロック図である。第
1図において、11はマイクロコンピュータの内部ユニ
ツ1〜である。12はタロツク制御回路である。13は
インバータである。14はPチャンネルI・ランジスタ
で、トレイン端子に電源(■cc)を接続し、ゲーI・
端子に制御信号ST○p−を入力し、ソース端子にトラ
ンジスタ15のドレ・イン端子とゲート端子を接続して
いる。15はnチャンネルl−ランジスタで、トレイン
端子は1〜ランジスタ14のソース端子に接続し、ソー
ス端子はI・ランジスタ16のドレイン端子と、ゲート
端子に接続している。16はnチャンネルI・ランジス
タで、トレイン端子とゲーI・端子をトランジスタ15
のソース端子に接続し、またソース端子をトランジスタ
17のソース端子に接続するとともに、内部ユニツI〜
11に接続している917はPチャンネルトランジスタ
でドし、イン端子に電源含接続し、ゲート端子にインバ
ータ13の出力を接続し、ソース端子に1−ランジスタ
16のソース端子を接続している。18はクロック制御
回路12の出力である。5TOPはスタンバイ時“L”
′となる制御信号である。CLKはクロック制御回路に
入力するクロック信号である。
FIG. 1 is a block diagram of a first embodiment of the present invention. In FIG. 1, reference numeral 11 indicates internal units 1 to 1 of the microcomputer. 12 is a tarok control circuit. 13 is an inverter. 14 is a P channel I transistor, connect the power supply (cc) to the train terminal, and connect the gate I transistor.
A control signal ST○p- is input to the terminal, and the drain/in terminal and gate terminal of the transistor 15 are connected to the source terminal. Reference numeral 15 denotes an n-channel l-transistor, the train terminal of which is connected to the source terminals of transistors 1 to 14, and the source terminal connected to the drain terminal and gate terminal of I-transistor 16. 16 is an n-channel I transistor, and the train terminal and gate I terminal are connected to transistor 15.
and connects the source terminal to the source terminal of the transistor 17, and also connects the source terminal of the internal unit I to
917 connected to 11 is a P-channel transistor, whose in terminal is connected to a power supply, whose gate terminal is connected to the output of inverter 13, and whose source terminal is connected to the source terminal of 1-transistor 16. 18 is the output of the clock control circuit 12. 5TOP is “L” in standby
′ is the control signal. CLK is a clock signal input to the clock control circuit.

次に、第1図のマイクロコンピュータのスタンバイ時の
動作について説明する。第1図のマイクロコンピュータ
で、スタンバイ命令が実行されると、5TOPが“L“
となり、トランジスタ14、インバータ13.クロック
制御回路12に”L′が入力する。ここで、クロック制
御回路の制御信号5TOPが“°L”の時、タロツク制
御回路の出力18のレベルは゛°Lパ又は“H゛固定す
る。よって内部ユニット11にはクロック信号が供給さ
れないため、内部ユニットは動作を停止する。またイン
バータ13の出力レベルは、入力レベルが“L′である
から“H”となり、このレベルがトランジスタ17に入
力する。トランジスタ14とトランジスタ17はPチャ
ンネル■・ランジスタであるから、5TOPが“°L°
“の時トランジスタ14はオンとなり、トランジスタ1
7はオフとなる。今、トランジスタ14のソース端子の
電圧をVlとする。このソース端子の電圧V1は、1〜
ランジスタ15のドレイン端子とゲート端子に入力して
いる。ここでトランジスタ15のソース端子電圧■2を
式(1)に示す。
Next, the operation of the microcomputer shown in FIG. 1 during standby will be explained. In the microcomputer shown in Fig. 1, when a standby instruction is executed, 5TOP goes “L”.
Thus, transistor 14, inverter 13 . "L" is input to the clock control circuit 12.Here, when the control signal 5TOP of the clock control circuit is "L", the level of the output 18 of the tarock control circuit is fixed at "L" or "H". Therefore, since no clock signal is supplied to the internal unit 11, the internal unit stops operating. The output level of the inverter 13 becomes "H" since the input level is "L", and this level is input to the transistor 17. Since the transistor 14 and the transistor 17 are P-channel transistors, 5TOP is "°". L°
”, the transistor 14 is turned on, and the transistor 1
7 is off. Now, assume that the voltage at the source terminal of the transistor 14 is Vl. The voltage V1 of this source terminal is 1 to
It is input to the drain terminal and gate terminal of the transistor 15. Here, the source terminal voltage (2) of the transistor 15 is shown in equation (1).

V 2 = V 1  (V T15+ΔV71+;)
  ・・・(+)ここでVTI5はトランジスタ15の
しきい電圧。
V 2 = V 1 (V T15+ΔV71+;)
...(+) Here, VTI5 is the threshold voltage of transistor 15.

ΔV 715はパックゲ−1へ効果によるV 715の
上昇分である。また、この1−ランジスタ15のソース
端子電圧V2がトランジスタ16のドレイン端子及びゲ
ー)・端子に入力する。I・ランジスタ16のソース端
子電圧■3は式(2)で示す電圧となる。
ΔV 715 is the increase in V 715 due to the effect on pack game 1. Further, the source terminal voltage V2 of the 1-transistor 15 is input to the drain terminal and the gate terminal of the transistor 16. The source terminal voltage 3 of the I transistor 16 becomes the voltage shown by equation (2).

V3=V2  (VT16+AVT16)  −(2>
(2)式でV 7 !6はトランジスタ16のしきい電
圧。
V3=V2 (VT16+AVT16) −(2>
In equation (2), V 7 ! 6 is the threshold voltage of transistor 16.

ΔVTI6はバックゲート効果による■7□6の上昇分
である。式(2)に式(1)を代入してVB=V1  
(VT15+VT16+ΔV715+ΔV716)  
・・・(3) 今、スタンバイ時に内部ユニットの動作は停止しており
、電源からトランジスタ14.1−ランジメタ15,1
−ランジスタ16を通し、内部ユニット11に流れ込む
電流は微少である。よって、トランジスタ14による電
圧降下はほとんど無視でき、よってV1’=Vccとな
る。また、一般にトランジスタのしきい電圧は約0.7
Vであるので、V t15”: 0.7V、 V H6
’= 0.7Vとする。従ッテ式(3)%式%) となる。ここでV cc”= 5 Vとすると、■3は
約3Vである。スタンバイ時にはこの■3が内部ユニ・
y l・11の電源電圧となる。よって、内部ユニツ1
−11内にあるI・ランジスタのジャンクションのリー
ク電流は、■・ランジスタの各ゲー1〜にかかる電圧が
低下するため、より微少なものとなる。
ΔVTI6 is the increase in ■7□6 due to the back gate effect. Substituting equation (1) into equation (2), VB=V1
(VT15+VT16+ΔV715+ΔV716)
...(3) Currently, the operation of the internal unit is stopped during standby, and the transistor 14.1 - range meta 15,1 is connected from the power supply.
- The current flowing into the internal unit 11 through the transistor 16 is minute. Therefore, the voltage drop caused by the transistor 14 can be almost ignored, and therefore V1'=Vcc. Also, generally the threshold voltage of a transistor is about 0.7
V, so V t15”: 0.7V, V H6
' = 0.7V. Jutte formula (3)% formula%) becomes. Here, if V cc" = 5 V, ■3 is approximately 3 V. During standby, this ■3 is the internal unit voltage.
The power supply voltage is y l·11. Therefore, internal unit 1
The leakage current at the junction of the I-transistor located within -11 becomes much smaller because the voltage applied to each gate 1 of the -1- transistor decreases.

またスタンバイ状態でないとき、5TOPは“°H″と
なり、トランジスタ14はオフし、トランジスタ17は
オンとなる。従って、内部ユニツ)・11には電源電圧
レベルVCCが供給され、かつクロック制御回路12よ
りタロツク信号が供給される。
Further, when not in the standby state, 5TOP becomes "°H", transistor 14 is turned off, and transistor 17 is turned on. Therefore, the internal unit 11 is supplied with the power supply voltage level VCC, and is also supplied with the tarok signal from the clock control circuit 12.

本発明の第2の実施例を第2図に示す。第2図において
、11はマイクロコンピュータの内部ユニッ1−である
。12はクロック制御回路である。
A second embodiment of the invention is shown in FIG. In FIG. 2, 11 is an internal unit 1- of the microcomputer. 12 is a clock control circuit.

13はインバータである。14.17はPチャンネルト
ランジスタである。21..22.23はダイオードで
ある。18はクロック制御回路の出力である。
13 is an inverter. 14.17 is a P-channel transistor. 21. .. 22 and 23 are diodes. 18 is the output of the clock control circuit.

この第2の実施例の動作は、第1の実施例と同様である
が、電源電圧をさげる手段として、ダイオードを用いて
いる。ここで1つのダイオードの順方向の電圧降下をV
dとすると、3コのダイオードによる電圧降下分は3V
dとなり、ダーイオード23のnチャンネル側の電圧■
4はV4’;Vcc−3Vdとなる。今V cc= 5
 V (1)時V4娩3.2Vである(Vd ”==0
.6Vとした)。マイクロコンピュータの内部ユニット
11には、電源電圧としてこの■4が供給される。
The operation of this second embodiment is similar to that of the first embodiment, but a diode is used as a means for lowering the power supply voltage. Here, the forward voltage drop of one diode is V
d, the voltage drop due to the three diodes is 3V
d, and the voltage on the n-channel side of diode 23 is ■
4 becomes V4'; Vcc-3Vd. Now V cc = 5
At V(1), V4 delivery is 3.2V (Vd”==0
.. 6V). The internal unit 11 of the microcomputer is supplied with this voltage (4) as a power supply voltage.

また、スタンバイ状態以外の場合の動作は第1の実施例
の動作と同様である。
Further, the operation in cases other than the standby state is the same as that in the first embodiment.

本発明の第1の実施例は、2つの1−ランジスタによる
電圧降下で実現したが、トランジスタの数は2つ以外で
もかまわない。また第2の実施例は3つのダイオードに
よる電圧降下で実現したが、ダイオードの数は3つ以外
でもかまわない。
Although the first embodiment of the present invention is realized by voltage drop using two 1-transistors, the number of transistors may be other than two. Further, although the second embodiment is realized by voltage drop using three diodes, the number of diodes may be other than three.

〔発明の効果、1 以上説明したように本発明は、スタンバイ時に、マイク
ロコンピュータの内部ユニットに供給するクロ・ツクを
停止させ、かつ内部ユニットに供給する電源電圧を低下
させることにより、従来のクロックを停止させるスタン
バイ方式に比べ、スタンバイ時に流れる電流をより微少
なものにできる効果がある。
[Effects of the Invention, 1] As explained above, the present invention stops the clock supplied to the internal unit of the microcomputer during standby, and lowers the power supply voltage supplied to the internal unit. Compared to the standby method, which stops the system, the current flowing during standby can be made much smaller.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例のブロック図、第2図は
本発明の第2の実施例のブロック図、第3図は従来例の
ブロック図である。 11・・・マイクロコンピュータの内部ユニット、12
・・・クロック制御回路、13・・・インバータ、14
・・・Pチャンネルトランジスタ、15.16・・・n
チャンネルトランジスタ、18・・・クロック制御回路
の出力、5TOP・・・スタンバイ時“L”°となる制
御信号、CLK・・・クロック制御回路に入力するクロ
ック信号、21,22.23・・・ダイオード。 代理人 弁理士 内 原  晋/、−::第3図
FIG. 1 is a block diagram of a first embodiment of the present invention, FIG. 2 is a block diagram of a second embodiment of the present invention, and FIG. 3 is a block diagram of a conventional example. 11... Internal unit of microcomputer, 12
... Clock control circuit, 13 ... Inverter, 14
...P channel transistor, 15.16...n
Channel transistor, 18... Output of clock control circuit, 5TOP... Control signal that becomes "L" during standby, CLK... Clock signal input to clock control circuit, 21, 22.23... Diode . Agent: Susumu Uchihara, Patent Attorney: Figure 3

Claims (1)

【特許請求の範囲】[Claims] マイクロコンピュータの内部ユニットと、スタンバイ時
にアクティブとなる制御信号により前記内部ユニットに
供給するクロック信号を抑制する第1の制御手段と、該
制御信号により前記内部ユニットに供給する電源電圧を
低下させる第2の制御手段とを有することを特徴とする
1チップマイクロコンピュータ。
an internal unit of a microcomputer, a first control means for suppressing a clock signal supplied to the internal unit by a control signal that becomes active during standby, and a second control means for reducing a power supply voltage supplied to the internal unit by the control signal. A one-chip microcomputer characterized in that it has a control means.
JP62007576A 1987-01-16 1987-01-16 One-chip microcomputer Pending JPS63175909A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62007576A JPS63175909A (en) 1987-01-16 1987-01-16 One-chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62007576A JPS63175909A (en) 1987-01-16 1987-01-16 One-chip microcomputer

Publications (1)

Publication Number Publication Date
JPS63175909A true JPS63175909A (en) 1988-07-20

Family

ID=11669635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62007576A Pending JPS63175909A (en) 1987-01-16 1987-01-16 One-chip microcomputer

Country Status (1)

Country Link
JP (1) JPS63175909A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02108125U (en) * 1989-02-15 1990-08-28
JPH03241403A (en) * 1990-02-20 1991-10-28 Canon Inc Electronic equipment
US5719534A (en) * 1995-01-30 1998-02-17 Nec Corporation Semiconductor integrated circuit having low power consumption oscillator
WO2009019788A1 (en) * 2007-08-09 2009-02-12 Fujitsu Limited Semiconductor integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5953439B2 (en) * 1975-10-02 1984-12-25 マツガシタ ノブユキ Moving formwork equipment such as culverts
JPS6048525A (en) * 1983-08-26 1985-03-16 Nec Corp Microcomputer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5953439B2 (en) * 1975-10-02 1984-12-25 マツガシタ ノブユキ Moving formwork equipment such as culverts
JPS6048525A (en) * 1983-08-26 1985-03-16 Nec Corp Microcomputer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02108125U (en) * 1989-02-15 1990-08-28
JPH03241403A (en) * 1990-02-20 1991-10-28 Canon Inc Electronic equipment
US5719534A (en) * 1995-01-30 1998-02-17 Nec Corporation Semiconductor integrated circuit having low power consumption oscillator
WO2009019788A1 (en) * 2007-08-09 2009-02-12 Fujitsu Limited Semiconductor integrated circuit
JPWO2009019788A1 (en) * 2007-08-09 2010-10-28 富士通株式会社 Semiconductor integrated circuit
US8022753B2 (en) 2007-08-09 2011-09-20 Fujitsu Limited Semiconductor integrated circuit with intermittent power supply operation of circuit blocks
JP5333219B2 (en) * 2007-08-09 2013-11-06 富士通株式会社 Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
US6292025B1 (en) Integrated circuit device including CMOS tri-state drivers suitable for powerdown
US7397296B1 (en) Power supply detection circuit biased by multiple power supply voltages for controlling a signal driver circuit
JPS6020394A (en) Power source switching circuit
US20060255781A1 (en) Constant voltage power supply
US20020145447A1 (en) Semiconductor integrated circuit and method of switching source potential of transistor in semiconductor integrated circuit
JPS61112426A (en) Complementary metal oxide semiconductor driving circuit
JPH02155492A (en) Semiconductor device
JPH04130770A (en) Semiconductor integrated circuit
JPS63175909A (en) One-chip microcomputer
US6057710A (en) Diver circuit for 3.3v I/O buffer using 1.9v fabrication process
JPS61262827A (en) Semiconductor integrated circuit device
JPS62145918A (en) Semiconductor integrated circuit
JPH02210492A (en) Liquid crystal display driving device
JPH0955470A (en) Semiconductor circuit and semiconductor circuit device
JP2004063057A (en) Semiconductor device
JPH0793987A (en) Semiconductor integrated circuit device
JPS62125713A (en) Semiconductor integrated circuit
JP2560732B2 (en) Output circuit of MOS memory device
JPH06232349A (en) Semiconductor integrated circuit
JPS60223218A (en) Dynamic bus circuit
JPH0528768A (en) Semiconductor device
JPS63231278A (en) Test circuit composed of complementary mos transistor
JPH043512A (en) Semiconductor device
JP2000209083A (en) Integrated circuit
JPH0263219A (en) Charge pump circuit