JPS6317242B1 - - Google Patents

Description

請求の範囲 制御信号によつて制御される所定の利得でもつ
て入力信号を増幅もしくは減衰させて出力信号を
供給する可変利得回路と、前記入力信号もしくは
出力信号を移相させることにより互いに波形がオ
ーバラツプする複数の多相信号を発生する多相信
号発生回路と、前記多相信号を重ね合わせること
により前記入力信号もしくは出力信号の高次リプ
ルを含むDC信号を作り出す信号合成回路と、前
記DC信号の前記高次リプルを減衰させて前記制
御信号を出力するフイルタ回路とを備えたものに
おいて、 前記フイルタ回路は前記DC信号の増大に対し
て第１の時定数を有する第１フイルタ部と前記
DC信号の減少に対して第２の時定数を有する第
２フイルタ部とを持ち、前記第１の時定数が前記
第２の時定数と異なることを特徴とする振幅制御
回路。 ２ 前記可変利得回路が正弦波発振器の発振出力
安定化に利用されることを特徴とする特許請求の
範囲第１項に記載の振幅制御回路。 ３ 前記入力信号は一定しない振幅を持つアナロ
グ信号であり、前記可変利得回路がこの入力信号
に応答する自動レベル制御回路として用いられる
ことを特徴とする特許請求の範囲第１項に記載の
振幅制御回路。 ４ 前記多相信号発生回路が、前記入力信号もし
くは出力信号のsin²成分よびcos²成分を作り出す
回路と、このsin²成分とcos²成分との和から前記
入力信号もしくは出力信号の振幅に対応した前記
DC信号を作り出す回路とを有することを特徴と
する特許請求の範囲第１項ないし第３項のいずれ
か１項に記載の振幅制御回路。 ５ 前記多相信号発生回路が、前記入力信号もし
くは出力信号のsin成分およびこのsin成分と位相
の異なる移相信号成分を作り出す回路と、前記
sin成分および移相信号成分の和から前記入力信
号もしくは出力信号の振幅に対応した前記DC信
号を作り出す回路とを有することを特徴とする特
許請求の範囲第１項ないし第３項のいずれか１項
に記載の振幅制御回路。 ６ 前記第１の時定数が前記第２の時定数よりも
小さいことを特徴とする特許請求の範囲第１項な
いし第５項のいずれか１項に記載の振幅制御回
路。 技術分野 この発明は、正弦波発振器の出力振幅の安定化
および自動レベル制御回路のレベル制御性能の改
善等を目ざした振幅制御回路に関する。 正弦波発振器や自動レベル制御回路（ALC回
路）等に利用される振幅制御回路においては、制
御すべき信号のレベル変化を素早く検出する必要
がある。すなわち、正弦波発振器やALC回路等
の振幅制御回路にとつて、振幅制御信号の高速応
答性は必要条件の１つである。この高速応答性を
得るためには、振幅制御回路の制御信号伝送路に
設けられたリプルフイルタ（ローパスフイルタ）
の時定数を、できるだけ小さくする必要がある。
しかしながら、小さな時定数では制御信号のリプ
ルが増えて、得られる信号の歪率が悪化する。つ
まり、振幅制御回路にとつて、高速応答性と低歪
率とは、互いに相反する事項である。 上記相反事項にもとづく問題は、特開昭52−
119151号公報に開示された技術により、大方解消
される。この特開昭は、sin²x＋cos²x＝１形のベ
クトル合成を利用した振幅制御回路を含む正弦波
発振器を開示している。この特開昭は、sin²x＋
cos²x＝１形ベクトル合成にはリプルが含まれな
いことと、リプルフイルタ（時間遅れ要素）は制
御信号の応答速度を劣化させることを理由とし
て、sin²x＋cos²x＝１形ベクトル合成にリプルフ
イルタを併用することを否定している（同公報
315頁右欄５行から14行）。 ところで、上記特開昭の目的（同公報314頁右
上欄７行から11行）を達成するためには、精密な
２乗変換器が必要である。もし、発振出力信号
（sin wt、cos wt）を正確に２乗信号（sin²wt、
cos²wt）に変換できないと、sin²wt＋cos²wt＝
１の関係が得られず、制御信号には、発振出力信
号の振幅に対応したDC分のほかに、本願第４図
Ｃに示すようなリプルが含まれるようになる。こ
のようなリプルは、信号出力の歪率を悪化させる
原因になる。そして、今の所、完全な２乗変換器
は実現されていない（たとえば本願の国際調査報
告で引用された日本電気技報No.88によれば、２乗
変換にあたり、0.3％以内の誤差が生じる）。つま
り、前記特開昭の公開当時の技術水準からみて、
sin²x＋cos²x＝１形ベクトル合成を利用した振幅
制御回路では、制御信号の応答速度は十分満足で
きても、得られる出力信号の歪率については改善
の余地がある。 発明の開示 この発明の目的は、信号の振幅変化に対する高
速応答化とこの振幅変化に対応した振幅制御信号
の低リプル化とをバランス良く実現できる振幅制
御回路を提供することである。 上記目的を達成するために、この発明において
は、下記事項を組合せて利用している： (i) 振幅変化をともなう互いに位相のずれた２以
上の信号を合成して、これらの信号の振幅に対
応したDC分をもつ制御信号を得る。この制御
信号を得る方法として、(イ)sin²x＋cos²x＝１形
ベクトル合成法と、(ロ)Σsin（ｘ＋φi）を求める
ベクトル合成法（φiはたとえば0゜、45゜、90゜、
135゜）とがある。 (ii) 上記制御信号には、(イ)の方法なら第４図Ｃ、
(ロ)の方法なら第１４図のエンベロープで示すよ
うなリプルが含まれる。このリプルは、ローパ
スフイルタで減衰される。(イ)、(ロ)いずれの方法
をとるにせよ、前記制御信号のリプルは高次リ
プルである。このため、制御信号の振幅変化に
対する高速応答性を実質的に害さないような小
さい時定数のローパスフイルタでも、制御信号
の高次リプルを大幅に減衰させることができ
る。この高次リプルが減衰された制御信号を利
用すれば、高速応答性と低歪率とをバランス良
く兼ね備えた振幅制御回路が得られる。 【図面の簡単な説明】 第１図は、この発明に係る振幅制御回路を含ん
だ正弦波発振器の基本構成を示すブロツク図であ
る。 第２図は、第１図に示された構成を具体化した
回路図である。 第３Ａ図および第３Ｂ図は、第１図のベクトル
合成回路１８によるベクトル合成の様子を示すベ
クトル図である。 第４Ａ図乃至第４Ｃ図は、第２図に示された回
路における、正弦波信号±ｅ１ａ、余弦波信号±
ｅ３ａおよび制御信号ｅ４ａを示す波形図であ
る。 第５図は、第２図に示されたＰチヤンネル
FET２８〜３４のゲート電圧−ドレイン電流特
性の例を示すグラフである。 第６図は、第２図に示された発振回路１６の変
形例を示す回路図である。 第７図は、第２図に示された制御信号発生回路
２０における２乗関数合成回路の変形例を示すブ
ロツク図である。 第８図は、第７図に示された２乗関数回路７
２，７６を具体化した回路図である。 第９図乃至第１１図は、第２図に示された発振
回路１６の変形例を示す回路図である。 第１２図は、第１図に示されたベクトル合成回
路１８および制御信号発生回路２０の変形構成例
を示すブロツク図である。 第１３図は、第１２図に示された各ブロツクに
おいて形成される信号の様子を示すベクトル図で
ある。 第１４図は、第１２図に示された構成において
ｎ＝３としたときに制御信号ｅ４がどのように作
られるかを示す波形図である。 第１５図は、第１２図に示された構成を具体化
した回路図である。 第１６図は、第１図に示された構成の振幅制御
回路を、自動レベル制御回路に応用した場合の構
成を示すブロツク図である。 発明を実施するための最良の形態 次に、この発明の好ましい具体化例を説明す
る。説明に当つては、重複説明を避けるために、
同一あるいは類似部分には、同一あるいは類似の
参照符号を付すことにする。 第１図は、この発明に係る振幅制御回路を含ん
だ正弦波発振器の基本構成を示す。増幅回路１０
の出力信号ｅ１は、増幅度制御回路１２に入力さ
れる。信号ｅ１は、制御回路１２を介して、増幅
回路１０の第１入力端に正帰還（あるいは負帰
還）される。信号ｅ１は、また発振周波数設定回
路１４を介して増幅回路１０の第２入力端に負帰
還（あるいは正帰還）される。回路１０，１２お
よび１４は、通常の発振回路１６を構成する。た
とえば、増幅回路１０の第１および第２入力端に
与えられる信号が、それぞれ、正帰還信号および
負帰還信号であつたとしよう。この場合の発振回
路１６は、たとえばザルツア形（橋絡Ｔ形）発振
回路によつて形成される。一方、前記第１および
第２入力端子に与えられる信号が、それぞれ負帰
還信号および正帰還信号であつた場合、発振回路
１６は、たとえばウイーン・ブリツジ形発振回路
によつて形成される。 信号ｅ１はベクトル合成回路１８の第１入力端
に与えられる。合成回路１８の第２入力端には、
設定回路１４から導出された移相信号ｅ２が与え
られる。設定回路１４がザルツア形あるいはウイ
ーン・ブリツジ形の場合、信号ｅ１に対する信号
ｅ２の移相量は、45゜前後得るこことができる。
信号ｅ１およびｅ２は、合成回路１８によつて、
信号ｅ１から90゜位相のずれた信号ｅ３に変換さ
れる。たとえば、信号ｅ１が正弦波であれば、信
号ｅ３は余弦波となる。信号ｅ１はさらに、制御
信号発生回路２０の第１入力端に与えられる。制
御信号発生回路２０の第２入力端には、信号ｅ３
が与えられる。 制御信号発生回路２０は、信号ｅ１およびｅ３
それぞれの２乗の和に比例した直流成分を含む制
御信号ｅ４を合成する回路である。すなわち、信
号ｅ４の直流分はe1²＋e3²を変数とする関数によ
つて表わされる。いま、信号ｅ１およびｅ３を、
それぞれ次のように表わしてみよう。 e1＝Esinωt ……(1) e3＝Ecosωt ……(2) ここで、Ｅは信号ｅ１およびｅ３の振幅（ピー
ク値に対応）を示し、ωはその角周波数、ｔは時
間を表わす。すると、信号ｅ４は次ように表わさ
れる。 e4＝ｋ（e1²＋e3²） ＝kE²（sin²ωt＋cos²ωt）＝kE² ……(3) ここで、ｋは制御信号発生回路２０に固有の比
例係数である。第(3)式から明らかなように、信号
ｅ４は発振出力信号ｅ１の角周波ωには無関係で
ある。信号ｅ４は、信号ｅ１の振幅Ｅの２乗に比
例した情報のみを含んでいる。この信号ｅ４によ
つて、増幅度制御回路１２の伝達関数が制御され
る。 第２図は、第１図に示された基本構成をより具
体的に表わした回路図である。この回路構成は、
この出願がなされた時点において、発明者が最適
態様であると信じるものである。 増幅器１０の出力端は、抵抗Ｒ１２₂を介して、
増幅器１０の正相入力端に接続される。この正相
入力端は、インピーダンス被制御素子１２₁の抵
抗素子Ｒ１２₁を介して接地される。この被制御
素子１２₁としては、LEDとCdSセルを組合わせ
た、フオトカプラが適当である。インピーダンス
被制御素子１２₁と抵抗Ｒ１２₂とが、増幅度制御
回路１２を形成している。増幅器１０の逆相入力
端および出力端は、抵抗Ｒ１４₁を介して接続さ
れる。抵抗Ｒ１４₁には、キヤパシタＣ１４₁およ
びＣ１４₂の直列回路が並列接続される。キヤパ
シタＣ１４₁およびＣ１４₂の接続点は、抵抗Ｒ１
４₂を介して、増幅器２２の逆相入力端に接続さ
れる。抵抗Ｒ１４₁，Ｒ１４₂およびキヤパシタＣ
１４₁，Ｃ１４₂は、橋絡Ｔ形の発振周波数設定回
路１４を形成している。増幅器１０、インピーダ
ンス被制御素子１２₁、および抵抗Ｒ１２₂，Ｒ１
４₁，Ｒ１４₂、そしてキヤパシタＣ１４₁，Ｃ１
４₂が、発振回路１６を構成する。 増幅器２２の逆相入力端および出力端は、抵抗
Ｒ１８₁を介して接続される。増幅器２２の正相
入力端は、抵抗Ｒ１８₂を介して接地される。抵
抗Ｒ１８₂はオフセツトバランス用に設けられて
いる。増幅器２２の出力端は、抵抗Ｒ１８₃およ
びＲ１８₄の直列回路を介して、増幅器１０の出
力端に接続される。増幅器２２および抵抗Ｒ１８
_１〜Ｒ１８₄が、ベクトル合成回路１８を形成して
いる。増幅器２２の逆相入力端はイマジナリ・グ
ラウンドとなつている。すなわち、抵抗Ｒ１４₂
とＲ１８₁の接続点は、等価的に接地されている。
発振周波数設定回路１４のキヤパシタＣ１４₁と
Ｃ１４₂の接続点には、移相信号ｅ２が現われる。
移相信号ｅ２は、発振回路１６の正弦波発振出力
信号ｅ１に対してφだけ位相のずれた正弦波電圧
信号である。この移相信号ｅ２は、ｅ２／Ｒ１４
_２に相当する大きさの電流信号i₂となつて、ベク
トル合成回路１８に入力される。電流信号i₂は、
増幅器２２によつて、移相信号ｅ２_aに変換され
る。移相信号ｅ２とｅ２_aとは、互いに逆相とな
つている。移相信号ｅ２_aの振幅は、抵抗Ｒ１８₁
によつて変更できる。移相信号ｅ２_aと発振出力
信号ｅ１とは、抵抗Ｒ１８₃およびＲ１８₄によつ
て形成された加算回路によつて、加算される。こ
の加算によつて、発振出力信号ｅ１に対して90゜
位相のずれた移相信号ｅ３を得ることができる。 第３Ａ図をみていただきたい。この図は、ベク
トル合成回路１８による移相信号ｅ３の合成がど
のように行なわれるかを示している。発振出力信
号ｅ１に対して、移相信号ｅ２はφだけ位相が遅
れているものとしよう。移相信号ｅ２の位相を反
転させ、かつその振幅をA₁倍することによつて、
移相信号ｅ２_aが得られる。移相信号ｅ２_aと発振
出力信号ｅ１とをベクトル加算すると、移相信号
ｅ３が得られる。前記振幅倍率A₁の大きさを調
整することによつて、発振出力信号ｅ１に対する
移相信号ｅ３の位相差を、90゜に設定できる。す
なわち、ベクトル合成回路１８は、正弦波信号か
ら余弦波信号を合成することができる。移相信号
ｅ３をA₂倍することによつて、発振出力信号ｅ
１と振幅の等しい90゜移相信号A₂e３が得られる。 再び第２図にもどろう。増幅器１０の出力端は
抵抗Ｒ２０₁およびＲ２０₂の直列回路を介して、
増幅器２４の逆相入力端に接続される。増幅器２
４の逆相入力端および出力端は、抵抗Ｒ２０₃を
介して接続される。増幅器２４の正相入力端は、
オフセツトバランス抵抗Ｒ２０₄を介して接地さ
れる。抵抗Ｒ１８₃およびＲ１８₄の接続点は、抵
抗Ｒ２０₅およびＲ２０₆の直列回路を介して、増
幅器２６の逆相入力端に接続される。増幅器２６
の逆相入力端および出力端は、抵抗Ｒ２０₇を介
して接続される。増幅器２６の正相入力端は、オ
フセツトバランス抵抗Ｒ２０₈を介して接地され
る。 以上の回路構成において、Ｒ２０₂＝Ｒ２０₃で
あり、またＲ２０₆＝Ｒ２０₇であるとしよう。こ
の場合、抵抗Ｒ２０₁とＲ２０₂の接続点に生じる
信号をｅ１_aとすると、増幅器２４の出力端に生
じる信号は−ｅ１_aとなる。同じく、抵抗Ｒ２０₅
とＲ２０₆の接続点に生じる信号をｅ３_aとする
と、増幅器２６の出力端に生じる信号は−ｅ３_a
となる。信号ｅ１_aは、発振出力信号ｅ１と同位
相であり、信号ｅ３_aは移相信号ｅ３と同位相で
ある。したがつて、信号ｅ１_aとｅ３_aとは、互い
に90゜の位相差を有している。信号ｅ１_aおよびｅ
３_aの振幅は、それぞれ、抵抗Ｒ２０₁およびＲ２
０₅によつて調整できる。したがつて、信号ｅ１_a
およびｅ３_aの振幅を等しくすることができる。
信号ｅ１_a，−ｅ１_aおよび信号ｅ３_a，−ｅ３_aの位
相関係を第４Ａ図および第４Ｂ図に示す。 再び第２図において、抵抗Ｒ２０₁およびＲ２
０₂の接続点は、ＰチヤネルMOS・FET２８のゲ
ートに接続される。増幅器２４の出力端はＰチヤ
ネルMOS・FET３０のゲートに接続される。同
様に、抵抗Ｒ２０₅およびＲ２０₆の接続点および
増幅器２６の出力端は、それぞれ、Ｐチヤネル
MOS・FET３２および３４のゲートに接続され
る。ここでは、FET２８〜３４として、エンハ
ンスメント形を採用している。しかしながら、こ
こに用いられるFETは、そのドレイン電流I_Dが実
質的にそのゲート・ソース間電圧V_GSの２次関数
によつて表わしうるものであれば、どんなタイプ
のものでもよい。たとえば、FET２８〜３４と
してデイプレツシヨン形を用いてもよい。第２図
においてエンハンスメント形のFETを用いた主
な理由は、回路構成を単純化しやすい点にある。
第５図に、Ｐチヤネル形FETのI_D−V_GS特性例を
示す。曲線Ａはエンハンスメント形であり、−
V_THはスレシヨルド電圧を示す。曲線Ｂはデイプ
レツシヨン形であり、＋V_pはピンチオフ電圧を示
す。曲線Ａ，Ｂは、通常、良い精度で２次関数に
よつて表わすことができる。 第２図においてFET２８および３０のドレイ
ンは、抵抗Ｒ２０₉を介して負電源−V_Eに接続さ
れる。FET３２および３４のドレインは、抵抗
Ｒ２０₁₀を介して負電源−V_Eに接続される。抵抗
Ｒ２０₉およびＲ２０₁₀は、過大電流制限用に設
けられている。FET２８および３０それぞれの
ソースおよびサブストレートは、NPNトランジ
スタ３６のエミツタに接続される。FET３２お
よび３４それぞれのソースおよびサブストレート
は、NPNトランジスタ３８のエミツタに接続さ
れる。トランジスタ３６および３８のベースは、
NPNトランジスタ４０のベースおよびコレクタ
に接続される。トランジスタ４０のエミツタは、
抵抗Ｒ２０₁₁を介して接地される。トランジスタ
４０のコレクタは、抵抗Ｒ２０₁₂を介して正電源
＋V_cに接続される。ダイオード接続されたトラ
ンジスタ４０は、トランジスタ３６および３８の
ベース・エミツタ間スレシヨルド電圧V_BEに対す
る温度補償のために設けられている。FET２８
〜３４のゲート・バイアス電圧V_SGは、抵抗Ｒ２
０₁₂によつて調整できる。なお、FET２８と３０
およびFET３２と３４は、それぞれ、特性のそ
ろつたデユアルFETであることが望ましい。 トランジスタ３６および３８のコレクタは、抵
抗Ｒ２０₁₃を介してインピーダンス被制御素子１
２₁の発光素子すなわちLEDのカソードに接続さ
れる。このLEDのアノードは正電源＋V_cに接続
される。トランジスタ３６および３８のコレクタ
は、キヤパシタＣ２０₁を介して接地される。キ
ヤパシタＣ２０₁は、増幅度制御回路１２に対す
る制御電圧ｅ４あるいは制御電流I₄に含まれる残
留リプルを減少させるために設けられている。
FET２８〜３４のI_D−V_GS特性が完全に２乗特性
であるときは、制御電流I₄にリプルが含まれるこ
とはない。しかしながら、上記I_D−V_GS特性が２
乗特性からはずれている場合は、制御電流I₄に若
干のリプルが含まれる。このリプルの周波数成分
は、発振出力信号ｅ１の周波数の２倍以上の高次
調波成分である。しかも、制御電流I₄の直流分に
比較して、前記リプル分の振幅は極めて小さい。
したがつて、キヤパシタＣ２０₁と、トランジス
タ３６および３８のコレクタ回路のインピーダン
スとの時定数は小さなものでよい。前記２乗特性
の精度が良い場合、あるいは発振出力信号ｅ１に
対して極端な低歪を要求しないときは、キヤパシ
タＣ２０₁は省略されてもよい。 増幅器２４および２６、FET２８〜３４、ト
ランジスタ３６〜４０、抵抗Ｒ２０₁〜Ｒ２０₁₃、
およびキヤパシタＣ２０₁が、制御信号発生回路
２０を構成している。 第(3)式に示される制御信号ｅ４すなわち制御電
流I₄の合成動作は次のように考えることができ
る。第４図および第５図を参照しながら説明しよ
う。第２図において、FET２８〜３４のソース
電位は、スレシヨルド電圧＋V_Tに設定されてい
るものとする。これは、信号ｅ１_aあるいは信号
ｅ３_aの振幅がゼロの瞬間において、FET２８，
３０あるいはFET３２，３４のソースに対する
ゲート電圧−V_GSが−V_THであることを意味する。
すると、FET２８は、信号Ｅ１_aが正の半周期に
おいてカツトオフされる。信号ｅ１_aが負の半周
期においては、FET２８のソース・ドレイン間
に、ｅ１_a ²に比例した電流i₂₈が流れる。同様にし
て、信号−ｅ１_aの負の半周期のみすなわち信号
ｅ１_aの正の半周期においてのみ、FET３０に、
（−ｅ１_a）²に比例した電流i₃₀が流れる。こうし
て、トランジスタ３６のコレクタ回路には、全て
の位相区間に渡つてｅ１_a ²に比例した電流i₂₈＋i₃₀
が流れる。 同様に、FET３２および３４には、それぞれ、
ｅ３_a ²に比例した電流i₃₂および（−ｅ３_a）²に比
例した電流i₃₄が流れる。すると、トランジスタ
３８のコレクタ回路には、全ての位相区間に渡つ
てｅ３_a ²に比例した電流i₃₂＋i₃₄が流れる。制御電
流I₄は、前記電流i₂₈，i₃₀，i₃₂およびi₃₄の和とし
て与えられる。制御電流I₄に対応するトランジス
タ３６および３８のコレクタ電圧ｅ４_aは、第４
Ｃ図に示すような、若干のリプルを含んだ直流信
号となる。この残留リプルは、前述した２乗特性
が正確に実現されないときに生じる。この直流信
号のレベルは、発振出力信号ｅ１の振幅の２乗に
比例するが、発振出力信号ｅ１の発振周波数には
無関係である。制御電流I₄もまた、第４Ｃ図に示
すような信号波形となつている。このような制御
電流I₄を用いることによつて、低歪化および低ハ
ンチング化が同時に実現されたCR発振器を提供
することができる。 この発明に係る振幅制御回路を採用した場合、
発振周波数に関係なく安定な発振信号を提供でき
る。したがつて、従来フアンクシヨン・ジユネレ
ータによつてしか実用されていなかつた超低周波
の正弦波信号を、通常のザルツア形あるいはウイ
ーン・ブリツジ形発振回路によつて具体化するこ
とができる。 従来極低周波用正弦波発生器として、フアンク
シヨン・ジユネレータが用いられている。フアン
クシヨン・ジユネレータにおいては、ｆ（ｘ）＝
sin ｘ／ｘ形の関数変換を行なうことで、三角波
から正弦波が合成されている。この関数変換を高
精度で行なうことは技術的に困難なため、三角波
から低歪の正弦波を得ることはむずかしい。ま
た、この関数変換によつて得られた正弦波は、奇
数次の高調波歪が多い。これに対し、第２図に示
された構成では、低歪の極低周波正弦波信号ｅ１
を得ることができる。 第６図は、この発明が利用できる発振回路１６
の変形例を示す。この回路においては、発振周波
数設定回路１４に、ブーツトラツプ形の正帰還回
路を採用している。この正帰還回路は、この出願
と同一の発明者による他の日本出願−「帯域波
回路」に開示された内容を応用したものである。
上記出願は、1976年12月４日に出願された特願昭
51−145981であり、1977年８月23日に手続補正が
なされている。 増幅器１０に対する正帰還回路すなわち増幅度
制御回路１２は、第２図と同じである。一方、負
帰還回路は次のように構成される。増幅器１０の
出力端は、抵抗Ｒ１４₁およびＲ１４₂の直列回路
を介して、増幅器１４₁の正相入力端に接続され
る。抵抗抗Ｒ１４₁およびＲ１４₂の接続点、キヤ
パシタＣ１４₁を介して、増幅器１４₁の出力端に
接続される。増幅器１４₁の出力端および逆相入
力端は抵抗Ｒ１４₄を介して接続される。増幅器
１４₁の逆相入力端は、抵抗Ｒ１４₅を介して接地
される。増幅器１４₁の正相入力端は、キヤパシ
タＣ１４₂を介して増幅器１０の正相入力端に接
続される。増幅器１０の正相入力端は、抵抗Ｒ１
４₃を介して接地される。 この回路において、増幅器１４₁の増幅度A₁₄が
１に設定されている場合、すなわちR14₄／Ｒ１
４₅＝０の場合は、キヤパシタＣ１４₁および／あ
るいはＣ１４₂によつて、発振周波数の変更が行
われる。A₁₄＝１の場合においては、抵抗Ｒ１４₁
および／あるいはＲ１４₂を、発振周波数の変更
に使用すること、望ましくない。抵抗Ｒ１４₁あ
るいはＲ１４₂を変更すると、この変更量に応じ
て、発振周波数における増幅器１０の正帰還量も
変わつてしまう。すると、発振出力信号ｅ１の振
幅が変化する。極端な場合、発振出力信号ｅ１が
クリツプするか、あるいは発振が停止してしま
う。しかしながら、（R14₁＋R14₂）／R14₃が一定
となるように、抵抗Ｒ１４₁，Ｒ１４₂およびＲ１
４₃を変更する場合は問題がない。 ここで、次の関係が成立している場合を考え
る。 A₁₄＝R14₄／R14₅＋１＝Ｃ１４₂／C14₁＋１
……(4) 第(4)式を変形すると、次のようになる。 R14₄C14₁＝R14₅C14₂ ……(5) 第(4)式あるいは第(5)式が成立するとき、発振周
波数の変更をＲ１４₁によつて行なつても、発振
出力信号ｅ１の振幅は変化しない。たとえば、
A₁₄＝２、C14₁＝C14₂とすると、第(4)式あるいは
第(5)式が満足される。このとき、増幅器１０の出
力端からその正相入力端までの発振周波数におけ
る伝達関数は、抵抗Ｒ１４₁から独立される。一
方、発振周波数は、抵抗Ｒ１４₁によつて変更で
きる。詳細な理論解析は、前記特願昭51−145981
に対する補正明細書中において行なわれている。 第６図に示される発振回路１６においては、発
振周波数を変更するためのデバイス（抵抗あるい
はキヤパシタ）が単一のもので済む利点がある。
このことは、電圧制御発振器（VCO）を構成す
る場合に、特に有益である。これに対し、ザルツ
ア形あるいはウイーン・ブリツジ形発振回路にお
いては、発振周波数を変更するためのデバイスと
して、少なくとも２連動の可変抵抗あるいは可変
キヤパシタ（バリアブルコンデンサ）が必要とな
る。そして、これら連動デバイスに連動誤差があ
るときは、発振周波数の変更にともなつて、発振
出力ｅ１の振幅が変動しやすい。 第７図は、制御信号発生回路２０における２乗
関数合成回路の変形例を示している。第２図にお
いては、FET２８〜３４のゲート・ソース間電
圧V_GSと、そのドレイン電流I_Dとの間の２乗関数
特性を利用する。また、FET２８〜３４を、信
号±ｅ１および±ｅ３の正の半周期でカツトオフ
させることによつて、FET２８〜３４自身に信
号ｅ１およびｅ３の全波整流作用を持たせる。こ
のような、FET２８〜３４の、全波整流作用お
よび２乗関数合成作用は、第７図に示す一般的な
構成によつても、可能である。すなわち、信号ｅ
１は、全波整流回路７０によつて、たとえば正の
みの正弦波状脈流信号ｅ１_aに変換される。この
信号ｅ１_aは、２乗関数回路によつて、２乗信号
ｅ１_a ²に変換される。同様に、信号ｅ３は、全波
整流回路７４および２乗関数回路７６によつて、
２乗信号ｅ３_a ²に変換される。２乗信号ｅ１_a ²お
よびｅ３_a ²は、加算器７８において加算合成され
る。加算器７８によつて、２乗信号e1_a ²＋e3_a ²＝
e4_aが得られる。 全波整流回路７０，７４および２乗関数回路７
２，７６さらに加算器７８は、公知の回路によつ
ても構成できる。全波整流回路７０，７４として
は、演算増幅器の負帰還ループに整流ダイオード
あるいは整流トランジスタを挿入した直線整流回
路が適当である。また、２乗関数回路７２，７６
としては、次のものがある。 (a) ダイオード接線近似回路を用いたもの。 (b) 対数圧縮回路、２倍増幅器および指数関数回
路を組合せたもの。たとえば、入力信号ｅ１は
対数圧縮回路によつてlog ｅ１に変換される。
このlog ｅ１は、２倍増幅器によつて、2log
e1＝log e1²に変換される。このlog ｅ１²は、
指数関数回路によつてexp（log e1²）＝e1²に変
換される。 (c) FETのドレイン電流−ドレイン・ソース間
電圧特性の低電圧領域における√ 形電圧−電
流特性を利用したもの。この場合の回路例を第
８図に示しておく。 増幅器７２₁の出力端には、Ｎチヤネルデプレ
ツシヨン形FET７２₂のドレインが接続される。
FET７２₂のソースは増幅器７２₁の逆相入力端に
接続される。増幅器７２₁の逆相入力端は、抵抗
Ｒ７２₁を介して接地される。FETのソース・ゲ
ート間には、ゲート・バイアス電圧源７２₃が接
続される。この電圧源７２₃の電圧値によつて、
FET７２₂のドレイン電流−ソース・ドレイン間
電圧特性の曲線形状を変更することができる。増
幅器７２₁の正相入力端に適当な振幅の正電位信
号ｅ１_aが入力されると、増幅器７２₁の出力端か
ら、大体においてｅ１_a ²比例した信号が出力され
る。 第９図乃至第１２図は、第２図に示された発振
回路１６の変形例を示す。第９図において、増幅
度制御回路１２に含まれるインピーダンス被制御
素子１２₁の抵抗Ｒ１２₂は、増幅器１０の正相入
力端とその出力端との間に挿入される。発振出力
信号ｅ１の振幅が増えると、インピーダンス被制
御素子１２₁のランプに供給される電流I₄が減少
される。図中においては、この電流I₄の減少を、
負符号を付した−I₄によつて表わしている。電流
I₄が減少すると、抵抗Ｒ１２₂の抵抗値が増大し、
前記発振出力信号ｅ１の振幅を減少させる。ま
た、発振周波数設定回路１４においては、キヤパ
シタＣ１４₁を橋絡素子として用い、前記発振回
路電流i₂の供給は、キヤパシタＣ１４₂を介して
行なつている。 第１０図においては、発振回路１６として、ウ
イーンブリツジ形発振回路を採用している。増幅
器１０の出力端は抵抗Ｒ１２₂を介して、その逆
相入力端に接続される。増幅器１０の逆相入力
端、抵抗Ｒ１２₃およびＮチヤネルFET１２₁のド
レイン・ソース間を介して、接地される。ここに
用いられるFET１２₁としては、デイプレツシヨ
ン形を想定している。エンハンスメント形あるい
はＰチヤネルFETを用いるときは、バイアスの
与え方あるいは制御信号ｅ４_aの極性が変つてく
る。FET１２₁のドレイン・ゲート間には抵抗Ｒ
１２₄が接続される。この抵抗Ｒ１２₄は、FET１
２₁の内部抵抗Ｒ１２₁の非直線性を補償するため
の負帰還用に挿入されている。この負帰還作用に
よつて、FET１２₁のドレイン電圧−ドレイン電
流特性は、俗に３極管特性と呼ばれる非飽和曲線
を描く。このような負帰還を用いる場合、FET
１２₁をバイポーラ・トランジスタに置換しても
よい。バイポーラ・トランジスタ１２₁を用いて
も、みかけ上３極管特性を得ることができる。
FET１２₁のゲートには、抵抗Ｒ１２₅を介して制
御信号ｅ４_aが与えられる。第１０図においては、
この制御信号ｅ４_aに負符号を付している。この
負符号は、発振出力信号ｅ１の振幅が増大したと
きに、制御信号ｅ４_aの電位が下ることを意味し
ている。すなわち、負極性の制御信号−ｅ４_aと
発振出力信号ｅ１の振幅とは比例している。 増幅器１０の出力端は、キヤパシタＣ１４₁と
抵抗Ｒ１４₁との直列回路を介して、増幅器１０
の正相入力端に接続される。増幅器１０の正相入
力端は抵抗Ｒ１４₂およびキヤパシタＣ１４₂の並
列回路を介して接地される。抵抗Ｒ１４₁とキヤ
パシタＣ１４₁の接続点は、増幅器１４₂の正相入
力端に接続される。増幅器１４₂の逆相入力端は
その出力端に接続される。移相信号ｅ２は、増幅
器１４₂の出力端から取出される。増幅器１４₂
は、単に、インピーダンス変換のために設けられ
ている。第１０図の発振回路１６においては、移
相信号ｅ２の移相方向が、第２図のそれと逆であ
る。この場合、90゜移相信号ｅ３の合成は、第３
Ｂ図に示すように行なわれる。 第１１図は、第１０図に示された発振回路１６
の変形例を示す。増幅器１０の出力端は抵抗Ｒ１
４₁およびキヤパシタＣ１４₁の直列回路を介し
て、増幅器１０の正相入力端に接続される。増幅
器１０の正相入力端は抵抗Ｒ１４₂およびキヤパ
シタＣ１４₂の並列回路を介して接地される。増
幅器１０の出力端は、抵抗Ｒ１２₂を介して増幅
器１０の逆相入力端に接続される。増幅器１０の
逆相入力端は抵抗Ｒ１２₃を介して、接地される。
増幅器１０の出力端は、抵抗Ｒ１２₆を介して、
増幅器１４₃の逆相入力端に接続される。増幅器
１４₃の逆相入力端は、抵抗Ｒ１２₇を介して、増
幅器１４₃の出力端に接続される。増幅器１４₃の
正相入力端は接地される。 増幅器１０の逆相入力端と増幅器１４₃の出力
端とは、エンハンスメント形ＰチヤネルMOS・
FET１２₁のドレイン・ソース間を介して、接続
される。FET１２₁のサブストレートは接地され
る。FET１２₁のゲートは、抵抗Ｒ１２₄を介し
て、FET１２₁のドレイン（あるいはソース）に
接続される。FET１２₁のゲートは、抵抗Ｒ１２₈
を介して、FET１２₈のソース（あるいはドレイ
ン）に接続される。FET１２₁のゲートには、抵
抗Ｒ１２₅を介して、制御信号ｅ４_aが与えられ
る。FET１２₁をバイアスするために、FET１２
_１のゲートは、抵抗Ｒ１２₉を介して、負電源−V_E
に接続される。移相信号ｅ２は、抵抗Ｒ１４₁と
キヤパシタＣ１４₁の接続点から取出される。 第１１図の発振回路１６において、FET１２₁
のドレイン・ソースの構造が、ゲートに関して対
称であり、R12₄＝R12₈であるとしよう。また、
増幅器１０の逆相入力端における信号ｅ１０の振
幅と増幅器１４₃の出力端における信号ｅ１４の
振幅とが等しくなるように、抵抗比Ｒ１２₇／Ｒ
１２₆の大きさが調整されたとする。すると、
FET１２₁のドレインおよびソースには、そのサ
ブストレートの電位を中心に互いに逆相で同振幅
の、信号ｅ１０およびｅ１４が与えられる。すな
わち、FET１２₁は、いわゆるプツシユ・プル駆
動される。このような構成は、大振幅信号の振幅
制御に適している。抵抗Ｒ１２₄およびＲ１２₈
は、FET１２₁の内部抵抗の非直線性補償用に設
けられている。しかしながら、抵抗Ｒ１２₄およ
びＲ１２₈を省略しても、FET１２₁によつて扱か
われる信号の振幅が小さいときは、比較的低歪な
発振出力信号ｅ１を得ることができる。抵抗比Ｒ
１２₇／Ｒ１２₆の大きさを微調整することによつ
て、発振出力信号ｅ１の歪最小点を求めることが
できる。 第１２図は、第１図の基本構成の変形例を示
す。第１図においては、ベクトル合成回路１８に
よつて、e2＝sin（ωt−φ）で表わされる信号をe3
＝cosωtに変換し、制御信号発生回路２０によつ
て、実質的にリプルのない制御信号e4＝e1²＋e3²
を形成している。これに対して、第１２図におい
ては、ｎ個のベクトル合成回路１８ｎによつて、
ｎ種の移相信号ｅ３_oを形成している。これらの
移相信号ｅ３_oの絶対値のピークの総和をとるこ
とによつて、制御信号ｅ４を得ている。すなわ
ち、第１２図は、次式を具体化する構成を示して
いる。 e4＝_o 〓ⁱ⁼⁰ e3_i〕＝_o 〓ⁱ⁼⁰ 〔Esin（ω_t−φ_i）〕 ……(6) 第(6)式において、ｉ＝０のとき、すなわちe3_p
＝Esin（ω_t−φ_p）は、発振出力信号ｅ１そのもの
を示す。また、カギ括弧〔 〕は、絶対値のピー
クであることを意味する。 発振出力信号ｅ１は、絶対値ピーク検出器２１
_０およびベクトル合成回路１８₁〜１８_oの第１入
力端に与えられる。発振周波数設定回路１４から
導出された移相信号ｅ２は、ベクトル合成回路１
８₁〜１８_oの第２入力端に与えられる。合成回路
１８₁〜１８_oは、信号ｅ１およびｅ２をもとにし
て、移相信号ｅ３₁〜ｅ３_oを合成する。合成回路
１８₁〜１８_oは、第２図に示された合成回路１８
と同様に構成される。合成回路１８₁〜８_oで合成
された信号ｅ３₁〜ｅ３_oは、それぞれ、絶対値ピ
ーク検出器２１₁〜２１_oに入力される。信号ｅ１
およびｅ３₁〜ｅ３_oは、それぞれ検出器２１₀〜
２１_oによつて、絶対値信号｜ｅ１｜および｜ｅ
３₁｜〜｜ｅ３_o｜のピーク値に変換される。これ
らの絶対値信号は、加算器２３によつて加算され
る。 第１３図は、第(6)式においてｎ＝３とおいた場
合のベクトル図の一例を示す。この場合、信号ｅ
１，ｅ３₁，ｅ３₂およびｅ３₃の位相差は45゜であ
る。移相信号ｅ２の移相量φがもともと45゜のと
きは、ｎ＝３の場合におけるベクトル合成をより
容易に行なうことができる。 第１４図は、ｎ＝３の場合に合成された制御信
号ｅ４のエンベロープを示す。加算器２３に与え
られる信号ｅ１，ｅ３₁，ｅ３₂およびｅ３₃のピ
ーク値のリプルは小さい。したがつて、検出器２
１₀〜２１₃の充放電回路の時定数は、比較的小さ
なものですむ。 第１５図は、第１図および第１２図に示された
ブロツク構成をもとにして具体化された、正弦波
発振器を示す。第１５図の回路構成によつて、第
１３図のベクトルによつて示される信号ｅ１，ｅ
３₁，ｅ３₂およびｅ３₃が得られる。 増幅器１０の出力端、抵抗Ｒ１２₂およびＲ１
４₁を介して、その正相入力端および逆相入力端
に接続される。増幅器１０の正相入力端は抵抗Ｒ
１２₂およびデイプレツシヨン形ＮチヤネルFET
１２₁のドレイン・ソース間を介して接地される。
FET１２₁のゲート・ドレイン間は抵抗Ｒ１２₄を
介して接続される。FET１２₁をバイアスするた
めにFET１２₁のゲート、抵抗Ｒ１２₉を介して負
電源−V_Eに接続される。抵抗Ｒ１４₁にはキヤパ
シタＣ１４₁およびＣ１４₂の直列回路が並列接続
される。キヤパシタＣ１４₁とＣ１４₂の接続点は
抵抗Ｒ１４₂を介て、増幅器２２の逆相入力端に
接続される。増幅器２２の正相入力端は接地さ
れ、その逆相入力端と出力端は、抵抗Ｒ１８₁を
介して接続される。増幅器２２の出力端は抵抗Ｒ
１８₃およびＲ１８₄の直列回路を介して増幅器１
０の出力端に接続される。このように構成された
発振回路１６は、第２図に示された発振回路１６
と実質的に同一である。両者の間には、インピー
ダンス被制御素子１２₁がフオト・カプラである
かFETであるかの違いがあるだけである。 抵抗Ｒ１８₃およびＲ１８₄の接続点は、増幅器
１８₂₀の正相入力端に接続される。増幅器１８₂₀
の出力端は抵抗Ｒ１８₂₁を介して、その逆相入力
端に接続される。増幅器１８₂₀の逆相入力端は抵
抗Ｒ１８₂₀を介して接地される。増幅器１８₂₀の
正相入力端には、増幅器１０の出力端に生ずる発
振出力信号ｅ１よりも90゜位相の進んだ移相信号
ｅ３が与えられる。この信号ｅ３は、増幅器１８
₂₀によつてA₂倍に増幅されて信号ｅ１と同振幅の
信号ｅ３₂に変換される。信号ｅ３₂は、信号ｅ１
よりも90゜位相が進んでいる。増幅度A₂の大きさ
は、抵抗Ｒ１８₂₁によつて調整できる。 増幅器１０の出力端および増幅器１８₂₀の出力
端は、それぞれ、抵抗Ｒ１８₁₀および抵抗Ｒ１８
₁₁を介して、増幅器１８₁₀の正相入力端に接続さ
れる。増幅器１８₁₀の正相入力端は、抵抗Ｒ１８
₁₂を介して接地される。増幅器１８₁₀の逆相入力
端は、その出力端に接続される。抵抗Ｒ１８₁₀お
よびＲ１８₁₁の接続点において、信号ｅ１と信号
ｅ３₂とが合成される。合成信号e1＋e3₂Bの振幅
は、抵抗Ｒ１８₁₂によつて調整できる。抵抗Ｒ１
８₁₀，Ｒ１８₁₁およびＲ１８₁₂による分圧比を
１／√２とし、Ｒ１８₁₀＝Ｒ１８₁₁とした場合と
考えよう。この場合、増幅器１８₁₀の出力端に生
じる信号ｅ３₁は、信号ｅ１より45゜位相が進んで
おり、その振幅は信号ｅ１に等しい。 増幅器１０の出力端は抵抗Ｒ１８₆を介して、
増幅器１８₀₀の逆相入力端に接続される。増幅器
１８₀₀の逆相入力端および出力端は、抵抗Ｒ１８
_７を介して、接続される。増幅器１８₀₀の正相入
力端は、接地される。R18₈＝R18₇の場合、増幅
器１８₀₀の出力端には、信号ｅ１と同振幅で逆相
であるところの信号−ｅ１が現われる。増幅器１
８₂₀の出力端および増幅器１８₀₀の出力端は、そ
れぞれ、抵抗Ｒ１８₃₀および抵抗Ｒ１８₃₁を介し
て、増幅器１８₃₀の正相入力端に接続される。増
幅器１８₃₀の正相入力端、抵抗Ｒ１８₃₂を介して
接地される。増幅器１８₃₀の逆相入力端は、その
出力端に接続される。抵抗Ｒ１３₃₀およびＲ１８
₃₁の接続点において、信号ｅ３₂と信号−ｅ１と
が合成される。合成信号ｅ３₂−ｅ１の振幅は抵
抗Ｒ１８₃₂によつて調整できる。増幅器１８₃₀の
出力端に生じる信号ｅ３₃は、信号ｅ１より135゜
位相が進んでおり、その振幅は信号ｅ１に等し
い。 増幅器１０の出力端は、抵抗Ｒ１８₃を介して、
NPNトランジスタ２１₁₁のベースおよびPNPト
ランジスタ２１₁₂のベースに接続される。増幅器
１８₁₀の出力端は、抵抗Ｒ１８₁₃を介して、NPN
トランジスタ２１₁₃およびPNPトランジスタ２１
₁₄のベースに接続される。増幅器１８₂₀の出力端
は、抵抗Ｒ１８₂₃を介して、NPNトランジスタ
２１₁₅およびPNPトランジスタ２１₁₆のベースに
接続される。増幅器１８₃₀の出力端は抵抗Ｒ１８
₃₃を介してNPNトランジスタ２１₁₇のベースおよ
びPNPトランジスタ２１₁₈のベースに接続され
る。トランジスタ２１₁₁，２１₁₃，２１₁₅および
２１₁₇のコレクタは、正電源＋V_cに接続される。
トランジスタ２１₁₂，２１₁₄，２１₁₆および２１
₁₈のコレクタは、負電源−V_Eに接続される。トラ
ンジスタ２１₁₁，２１₁₃，２１₁₅および２１₁₇の
エミツタは、キヤパシタＣ２１₁および抵抗Ｒ２
１₁の並列回路を介して、接地される。トランジ
スタ２１₁₂，２１₁₄，２１₁₆および２１₁₈のエミ
ツタは、キヤパシタＣ２１₂および抵抗Ｒ２１₂の
並列回路を介して、接地される。トランジスタ２
１₁₁〜２１₁₈、キヤパシタＣ２１₁およびＣ２１₂、
そして抵抗Ｒ２１₁およびＲ２１₂が、絶対値ピー
ク検出器２１₀〜２１₃を構成している。ここで
は、トランジスタ２１₁₁〜２１₁₈のベース・エミ
ツタ間の整流作用を利用している。 このように、信号整流にトランジスタのベー
ス・エミツタ間を利用した場合は、発振出力信号
ｅ１の振幅制御の応答速度が早い。トランジスタ
２１₁₁〜２１₁₈の電流増幅作用によつて、キヤパ
シタＣ２１₁およびＣ２１₂へ単位時間当りに供給
される電荷量を大きくすることができるからであ
る。すなわち、トランジスタ２１₁₁〜２１₁₈のエ
ミツタ出力インピーダンスをR_eとした場合、キ
ヤパシタＣ２１₁およびＣ２１₂はそれぞれ時定数
Ｃ２１₁R_eおよびＣ２１₂R_eで充電される。一方、
このCR回路の放電時定数は、それぞれ、Ｃ２１
₁R２１₁およびＣ２１₂R２１₂となる。このCR充
放電回路によれだ、早い応答速度と大きな放電時
定数を両立させることができる。このCR充放電
回路の出力端、すなわち、トランジスタ２１₁₁の
エミツタおよびトランジスタ２１₁₂のエミツタに
は、それぞれ、信号ｅ１，ｅ３₁，ｅ３₂およびｅ
３₃のピーク電位＋Ｅおよび−Ｅが生じる。 トランジスタ２１₁₁のエミツタは、増幅器２３
_１の正相入力端に接続される。増幅器２３₁の出力
端はその逆相入力端に接続される。トランジスタ
２１₁₂のエミツタは、増幅器２３₂の正相入力端
に接続される。増幅器２３₂の出力端は、その逆
相入力端に接続される。増幅器２３₂の出力端は、
抵抗Ｒ２３₁を介して、増幅器２３₃の逆相入力端
に接続される。増幅器２３₃の正相入力端は接地
される。増幅器２３₃の出力端は抵抗Ｒ２３₂を介
して、その逆相入力端に接続される。R23₁＝
R23₂とすると、増幅器２３₃は伝達関数−１の反
転器となる。増幅器２３₃の出力端および増幅器
２３₁の出力端は、抵抗Ｒ２３₃およびＲ２３₄の
直列回路を介して、接続される。抵抗Ｒ２３₃お
よびＲ２３₄の接続点は、抵抗Ｒ１２₅を介して、
FET１２₁のゲートに接続される。抵抗Ｒ２３₃お
よびＲ２３₄の接続点から制御信号ｅ４が得られ
る。増幅器２３₁〜２３₃および抵抗Ｒ２３₁〜Ｒ
２３₄が、加算器２３を構成している。 抵抗Ｒ１８₁，Ｒ１８₁₂，Ｒ１８₂₁，Ｒ１８₃₂お
よびＲ２３₂を相互に微調整することによつて、
制御信号ｅ４のリプル最小点を求めることができ
る。 なお、発振回路１６としては、前述したザルツ
ア形、ウイーンブリツジ形などの他に、３段以上
のCR積分回路あるいはCR微分回路を縦続接続し
た、移相発振回路も適用できる。 第１６図はこの発明に係る振幅制御回路を、
ALC（自動レベル制御）回路あるいはボリユー
ム・エキスパンダ回路に応用する場合の基本構成
を示す。移相器１４０は、従来技術によつて構成
される。第１６図に示された構成を第２図に示さ
れた回路と同様に具体化する場合、多相器１４０
の移相量は90゜に選ばれる。第１５図の回路を利
用する場合、移相器１４０の移相量は45゜が適当
である。第１６図の構成がALC回路として用い
られる場合、増幅度制御回路の伝達関数Ｇ＝e_p／
e_iは、入力信号e_iの振幅が大きくなるほど、小さ
くなる。一方、ボリユーム・エキスパンダ回路と
して用いられる場合は、入力信号e_iの振幅が大き
くなるほど、前記伝達関数Ｇは、大きくなる。第
１６図に示される振幅制御回路においては、その
制御動作を速くしても、制御信号ｅ４には、ほと
んどリプルが含まれない。したがつて、前記伝達
関数Ｇが制御信号ｅ４のリプル分によつて変調さ
れることは、ほとんどない。 産業上の利用可能性 この発明に係る振幅制御回路は、発振周波数
1MHz程度以下のCR（あるいはLR，LC）形発振
器に用いることが適当である。特に、第２図に示
されたような構成では１Hz程度以下の極低周波に
おける低歪正弦波の発生器にも適用できる点に注
目していただきたい。 さらに、この発明に用いられた発振器の出力振
幅を制御する回路（１８＋２０）は、ALC（自動
レベル調整）回路あるいはAGC（自動ゲイン調
整）回路にも応用可能である。すなわち、入力信
号に対して移相された信号を周知の移相器によつ
て合成すれば、第２図あるいは第１５図に示され
た、ベクトル合成回路１８および制御信号発生回
路２０に対応する回路構成は、そのままALCあ
るいはAGC回路に利用できる。この場合、増幅
度制御回路１２に対応する構成が、自動レベル制
御されるアツテネータに対応することになる。