JP3527260B2 - 全信号変調補償技術によるシングルエンドおよび差動トランジスタ増幅器回路 - Google Patents
全信号変調補償技術によるシングルエンドおよび差動トランジスタ増幅器回路Info
- Publication number
- JP3527260B2 JP3527260B2 JP09336593A JP9336593A JP3527260B2 JP 3527260 B2 JP3527260 B2 JP 3527260B2 JP 09336593 A JP09336593 A JP 09336593A JP 9336593 A JP9336593 A JP 9336593A JP 3527260 B2 JP3527260 B2 JP 3527260B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- compensation
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3081—Duplicated single-ended push-pull arrangements, i.e. bridge circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45578—Indexing scheme relating to differential amplifiers the IC comprising one or more diodes as level shifters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45611—Indexing scheme relating to differential amplifiers the IC comprising only one input signal connection lead for one phase of the signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45641—Indexing scheme relating to differential amplifiers the LC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45721—Indexing scheme relating to differential amplifiers the LC comprising only an output circuit for one phase of the signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般にバイポーラおよ
び電界効果トランジスタ回路に関し、特に高い直線性お
よび低い歪を有するシングルエンド差動トランジスタ回
路における本質的な非直線性の補償に関する。
び電界効果トランジスタ回路に関し、特に高い直線性お
よび低い歪を有するシングルエンド差動トランジスタ回
路における本質的な非直線性の補償に関する。
【０００２】
【従来の技術】バイポーラおよび電界効果トランジスタ
は、それらの適用を限定する本質的な非直線性を有す
る。これらの非直線性は、出力信号の変調および歪を生
じる。
は、それらの適用を限定する本質的な非直線性を有す
る。これらの非直線性は、出力信号の変調および歪を生
じる。
【０００３】負のフィードバックはトランジスタ増幅器
回路の直線性を増加するために通常使用される。しかし
ながら、この技術は閉ループフィードバック回路の有限
の帯域幅による高周波数の歪の問題を引き起こす。
回路の直線性を増加するために通常使用される。しかし
ながら、この技術は閉ループフィードバック回路の有限
の帯域幅による高周波数の歪の問題を引き起こす。
【０００４】いくつかの非直線性は、ＮおよびＰの両方
の導電性型のトランジスタを含んでいる相補トランジス
タ回路の使用によって消去されることができる。しかし
ながら、現在利用可能な製造技術を使用して製造される
相補トランジスタ回路は動作が低速である。このため、
従来の高速トランジスタ回路は、抵抗および単一の導電
型、通常Ｎのトランジスタのみを含み、非直線性の信号
変調に対して無防備である。
の導電性型のトランジスタを含んでいる相補トランジス
タ回路の使用によって消去されることができる。しかし
ながら、現在利用可能な製造技術を使用して製造される
相補トランジスタ回路は動作が低速である。このため、
従来の高速トランジスタ回路は、抵抗および単一の導電
型、通常Ｎのトランジスタのみを含み、非直線性の信号
変調に対して無防備である。
【０００５】バイポーラトランジスタにおけるベース−
エミッタ間電流の変化は、順方向のベース−エミッタ電
圧Ｖbeの変化ΔＶbeを生じ、出力信号Ｖout の変調およ
び歪を生じる。ＶbeはトランジスタＱ１のベース−エミ
ッタ間の接合部を横切る電圧降下であり、通常約０．８
ボルトである。トランジスタが負荷によって流れる電流
を流出しなければならないので、ベース−エミッタ間の
電流変化は抵抗性あるいは容量性負荷を駆動するトラン
ジスタから生じる。
エミッタ間電流の変化は、順方向のベース−エミッタ電
圧Ｖbeの変化ΔＶbeを生じ、出力信号Ｖout の変調およ
び歪を生じる。ＶbeはトランジスタＱ１のベース−エミ
ッタ間の接合部を横切る電圧降下であり、通常約０．８
ボルトである。トランジスタが負荷によって流れる電流
を流出しなければならないので、ベース−エミッタ間の
電流変化は抵抗性あるいは容量性負荷を駆動するトラン
ジスタから生じる。
【０００６】この効果は“負荷電流変調”として知られ
ており、図１に示されているP.Gray氏、John Wiley氏ら
による1977年の文献、第566 乃至570 頁に開示されたよ
うな共通エミッタトランジスタ増幅器において補償され
ている。主ＮＰＮ型バイポーラトランジスタＱ１は、接
地されたエミッタと、負荷抵抗Ｒ１を通って電圧源ＶＣ
Ｃに接続されたコレクタとを有する共通エミッタ形式で
接続される。出力信号Ｖout は、トランジスタＱ１のコ
レクタから得られる。
ており、図１に示されているP.Gray氏、John Wiley氏ら
による1977年の文献、第566 乃至570 頁に開示されたよ
うな共通エミッタトランジスタ増幅器において補償され
ている。主ＮＰＮ型バイポーラトランジスタＱ１は、接
地されたエミッタと、負荷抵抗Ｒ１を通って電圧源ＶＣ
Ｃに接続されたコレクタとを有する共通エミッタ形式で
接続される。出力信号Ｖout は、トランジスタＱ１のコ
レクタから得られる。
【０００７】入力信号ＶinがトランジスタＱ１のベース
に直接供給され、入力信号Ｖinの電圧が増加される場
合、コレクタ電流は非直線性（指数）で増加し、非直線
性コレクタ電圧を生じる。入力信号Ｖinの減少における
動作は増加と反対である。
に直接供給され、入力信号Ｖinの電圧が増加される場
合、コレクタ電流は非直線性（指数）で増加し、非直線
性コレクタ電圧を生じる。入力信号Ｖinの減少における
動作は増加と反対である。
【０００８】非直線性変調コレクタ電流は、抵抗Ｒ２を
通って電圧源ＶＥＥに接続されたエミッタおよびトラン
ジスタＱ１のベースに接続されたコレクタを有するＮＰ
Ｎ型バイポーラトランジスタＱ２によって補償される。
トランジスタＱ２のコレクタはプレディストーションダ
イオードＤ１の陰極にさらに接続され、その陽極は基準
電圧源ＶＲＥＦに接続される。入力信号Ｖinはトランジ
スタＱ２のベースに供給される。トランジスタＱ１およ
びダイオードＤ１は、ダイオードＤ１の接合部がトラン
ジスタＱ１およびＱ２のベース−エミッタ接合部と同じ
電圧電流特性を有するように整合される。
通って電圧源ＶＥＥに接続されたエミッタおよびトラン
ジスタＱ１のベースに接続されたコレクタを有するＮＰ
Ｎ型バイポーラトランジスタＱ２によって補償される。
トランジスタＱ２のコレクタはプレディストーションダ
イオードＤ１の陰極にさらに接続され、その陽極は基準
電圧源ＶＲＥＦに接続される。入力信号Ｖinはトランジ
スタＱ２のベースに供給される。トランジスタＱ１およ
びダイオードＤ１は、ダイオードＤ１の接合部がトラン
ジスタＱ１およびＱ２のベース−エミッタ接合部と同じ
電圧電流特性を有するように整合される。
【０００９】抵抗Ｒ２の抵抗値ＲＶ１が非常に大きく、
入力信号Ｖinの電圧がΔＶin増加されると仮定すると、
トランジスタＱ２のコレクタ電流は約ΔＩ＝ΔＶin／Ｒ
Ｖ１だけ増加する。ダイオードＤ１を通る増加した電流
は、非直線性（対数）の量ΔＶbeだけ増加するためにダ
イオードＤ１を横切る電圧を生じる。これは、トランジ
スタＱ１のベース電圧をΔＶbeだけ減少させる。減少し
たベース電圧は、トランジスタＱ１のベース−エミッタ
間の電流を非直線性（指数）の量だけ減少させる。
入力信号Ｖinの電圧がΔＶin増加されると仮定すると、
トランジスタＱ２のコレクタ電流は約ΔＩ＝ΔＶin／Ｒ
Ｖ１だけ増加する。ダイオードＤ１を通る増加した電流
は、非直線性（対数）の量ΔＶbeだけ増加するためにダ
イオードＤ１を横切る電圧を生じる。これは、トランジ
スタＱ１のベース電圧をΔＶbeだけ減少させる。減少し
たベース電圧は、トランジスタＱ１のベース−エミッタ
間の電流を非直線性（指数）の量だけ減少させる。
【００１０】トランジスタＱ１のベース−エミッタ接合
部を通る減少した電流がＱ１のＶbeをΔＶbeだけ減少さ
せ、トランジスタＱ１のエミッタ電流をΔＩだけ減少す
るように、対数および指数の変換は相互に消去されてい
る。トランジスタＱ１のΔＶbeが出力信号Ｖout を変調
しないように、ダイオードＤ１のΔＶbeはトランジスタ
Ｑ１のΔＶbeに大きさが等しく、極性が反対であり、そ
れを消去する。
部を通る減少した電流がＱ１のＶbeをΔＶbeだけ減少さ
せ、トランジスタＱ１のエミッタ電流をΔＩだけ減少す
るように、対数および指数の変換は相互に消去されてい
る。トランジスタＱ１のΔＶbeが出力信号Ｖout を変調
しないように、ダイオードＤ１のΔＶbeはトランジスタ
Ｑ１のΔＶbeに大きさが等しく、極性が反対であり、そ
れを消去する。
【００１１】主トランジスタにおける変調効果に大きさ
が等しく、極性が反対の変調あるいは歪が主トランジス
タＱ１の上流の信号の流れに導入されるので、図１に示
される構成は“プレディストーション”として知られて
いる。図１の従来の構成は効果的ではあるが限定され、
その他の非直線性の変調効果を補償しない。
が等しく、極性が反対の変調あるいは歪が主トランジス
タＱ１の上流の信号の流れに導入されるので、図１に示
される構成は“プレディストーション”として知られて
いる。図１の従来の構成は効果的ではあるが限定され、
その他の非直線性の変調効果を補償しない。
【００１２】
【発明が解決しようとする課題】バイポーラトランジス
タにおけるベース領域の有効な幅あるいは電界効果トラ
ンジスタ（ＦＥＴ）におけるチャンネル領域の長さは、
コレクタ−エミッタ間の電圧Ｖce（あるいはＦＥＴにお
けるドレイン電源電圧Ｖds）の非直線性の関数として変
化する。これは出力電圧Ｖout を歪ませるトランジスタ
のコレクタ−エミッタ電圧Ｖceの変調ΔＶceを生じ、
“ベース幅変調”、“チャンネル幅変調”あるいは“早
期効果”として知られている。ＦＥＴではなく、バイポ
ーラトランジスタにおける信号変調の別の原因は、ベー
ス電流Ｉｂが有限であり、変調電流ΔＩｂを生成するた
めに非直線性関数として変化するという事実による。こ
れは“α”エラーとして知られている。電流利得はまた
コレクタ電流の非直線性関数としても変化することがで
き、“電流利得変調”あるいは“β”エラーとして知ら
れている変調を生じる。
タにおけるベース領域の有効な幅あるいは電界効果トラ
ンジスタ（ＦＥＴ）におけるチャンネル領域の長さは、
コレクタ−エミッタ間の電圧Ｖce（あるいはＦＥＴにお
けるドレイン電源電圧Ｖds）の非直線性の関数として変
化する。これは出力電圧Ｖout を歪ませるトランジスタ
のコレクタ−エミッタ電圧Ｖceの変調ΔＶceを生じ、
“ベース幅変調”、“チャンネル幅変調”あるいは“早
期効果”として知られている。ＦＥＴではなく、バイポ
ーラトランジスタにおける信号変調の別の原因は、ベー
ス電流Ｉｂが有限であり、変調電流ΔＩｂを生成するた
めに非直線性関数として変化するという事実による。こ
れは“α”エラーとして知られている。電流利得はまた
コレクタ電流の非直線性関数としても変化することがで
き、“電流利得変調”あるいは“β”エラーとして知ら
れている変調を生じる。
【００１３】
【課題を解決するための手段】本発明は、単独にあるい
は直線性にするために要求されるように共同して使用さ
れるトランジスタ回路に対する変調補償構成を提供し、
あるいは３つの基本的トランジスタ接続形式、すなわち
共通コレクタ（ドレイン）、共通ベース（ゲート）およ
び共通エミッタ（ソース）に対して“全信号変調補償”
を行う。
は直線性にするために要求されるように共同して使用さ
れるトランジスタ回路に対する変調補償構成を提供し、
あるいは３つの基本的トランジスタ接続形式、すなわち
共通コレクタ（ドレイン）、共通ベース（ゲート）およ
び共通エミッタ（ソース）に対して“全信号変調補償”
を行う。
【００１４】本発明の技術は集積回路構成に特に適切で
あり、装置は同じ導電型、例えば高速動作を可能にする
ＮＰＮバイポーラトランジスタあるいはＮチャンネルＦ
ＥＴから全て構成される。しかしながら、本発明は技術
に無関係であり、相補的なバイポーラ、相補的なエンフ
ァンスメント／デプレション金属酸化物半導体（ＭＯ
Ｓ）、エンファンスメント／デプレションＧａＡｓ、相
補的な接合電界トランジスタ（ＪＦＥＴ）およびデプレ
ション高電子移動度トランジスタ（ＨＥＭＴ）を含む種
々の形式のトランジスタに対して強化された直線性およ
び歪特性を提供するために適用されることができる。
あり、装置は同じ導電型、例えば高速動作を可能にする
ＮＰＮバイポーラトランジスタあるいはＮチャンネルＦ
ＥＴから全て構成される。しかしながら、本発明は技術
に無関係であり、相補的なバイポーラ、相補的なエンフ
ァンスメント／デプレション金属酸化物半導体（ＭＯ
Ｓ）、エンファンスメント／デプレションＧａＡｓ、相
補的な接合電界トランジスタ（ＪＦＥＴ）およびデプレ
ション高電子移動度トランジスタ（ＨＥＭＴ）を含む種
々の形式のトランジスタに対して強化された直線性およ
び歪特性を提供するために適用されることができる。
【００１５】シングルエンド構成に加えて、本発明はシ
ングルエンド対差動変換器のような差動増幅器および特
定の回路を含むが、それに限定されない任意のアナログ
回路に効果的に適用されることもできる。差動構成にお
いて、本発明を構成する回路は主あるいは出力トランジ
スタが実質的に一定の電流で動作することを可能にし、
通常の差動増幅器の出力電流を２倍にすることができ
る。
ングルエンド対差動変換器のような差動増幅器および特
定の回路を含むが、それに限定されない任意のアナログ
回路に効果的に適用されることもできる。差動構成にお
いて、本発明を構成する回路は主あるいは出力トランジ
スタが実質的に一定の電流で動作することを可能にし、
通常の差動増幅器の出力電流を２倍にすることができ
る。
【００１６】基本的なトランジスタ回路の伝達関数は、
特定の構成に依存している様々な非直線性エラーを有す
る。本発明は主トランジスタを有する回路において接続
される補償素子を含み、補償素子がトランジスタの非直
線性エラーと実質的に大きさが等しく、極性が反対であ
り、それを消去する非直線性エラーを生成するように追
従し、入力信号にブートストラップされる補償信号発生
器は入力信号のプレディストーション関数として補償素
子に補償信号を生成して供給し、トランジスタ回路は実
質的に直線性の伝達関数を有する。
特定の構成に依存している様々な非直線性エラーを有す
る。本発明は主トランジスタを有する回路において接続
される補償素子を含み、補償素子がトランジスタの非直
線性エラーと実質的に大きさが等しく、極性が反対であ
り、それを消去する非直線性エラーを生成するように追
従し、入力信号にブートストラップされる補償信号発生
器は入力信号のプレディストーション関数として補償素
子に補償信号を生成して供給し、トランジスタ回路は実
質的に直線性の伝達関数を有する。
【００１７】補償素子は、主トランジスタのコレクタと
直列に接続される補償トランジスタを含む。入力信号の
レベルシフトされたコピーは主トランジスタのベースお
よびコレクタ間の一定の電圧差を維持するために補償ト
ランジスタのベースに供給され、ベース幅変調ΔＶceを
補償する。
直列に接続される補償トランジスタを含む。入力信号の
レベルシフトされたコピーは主トランジスタのベースお
よびコレクタ間の一定の電圧差を維持するために補償ト
ランジスタのベースに供給され、ベース幅変調ΔＶceを
補償する。
【００１８】電圧制御された電流源は入力信号に反応
し、負荷電流変調ΔＶbeを補償するために主トランジス
タのエミッタに負荷電流と大きさが等しく、極性が反対
である補償電流を供給する。代りに、補償電流は主トラ
ンジスタのベースと入力信号を受信するために接続され
るベースを有するプレディストーショントランジスタの
エミッタとの接続部に供給されることができる。
し、負荷電流変調ΔＶbeを補償するために主トランジス
タのエミッタに負荷電流と大きさが等しく、極性が反対
である補償電流を供給する。代りに、補償電流は主トラ
ンジスタのベースと入力信号を受信するために接続され
るベースを有するプレディストーショントランジスタの
エミッタとの接続部に供給されることができる。
【００１９】別の補償トランジスタは入力信号に反応
し、電流利得変調ΔＩｂを補償するために主トランジス
タのエミッタあるいはコレクタに非直線性のベース電流
変化と大きさが等しく、極性が反対の電流を供給する。
し、電流利得変調ΔＩｂを補償するために主トランジス
タのエミッタあるいはコレクタに非直線性のベース電流
変化と大きさが等しく、極性が反対の電流を供給する。
【００２０】本発明のこれらおよびその他の特性および
利点は、添付図面と共に以下の詳細な説明から当業者に
明らかとなるであろう。同様の参照符号は同様の部分に
関する。
利点は、添付図面と共に以下の詳細な説明から当業者に
明らかとなるであろう。同様の参照符号は同様の部分に
関する。
【００２１】
【実施例】本発明の変調補償技術は、シングルエンドお
よび差動構造における実質的に全タイプのトランジスタ
に適切である。重複を避けるため、基本的な技術は以下
説明されるように、高速動作を行い、ＦＥＴ装置のよう
な別のタイプのトランジスタよりも補償するのがさらに
難しい本質的なエラーを有するＮＰＮバイポーラトラン
ジスタについて記載される。技術が別のトランジスタ技
術に対する適用のために変化されなければならない方法
は、適切に記載される。
よび差動構造における実質的に全タイプのトランジスタ
に適切である。重複を避けるため、基本的な技術は以下
説明されるように、高速動作を行い、ＦＥＴ装置のよう
な別のタイプのトランジスタよりも補償するのがさらに
難しい本質的なエラーを有するＮＰＮバイポーラトラン
ジスタについて記載される。技術が別のトランジスタ技
術に対する適用のために変化されなければならない方法
は、適切に記載される。
【００２２】図２は、共通コレクタ（エミッタフォロ
ア）形式で接続されるＮＰＮ型バイポーラトランジスタ
Ｑ３における非直線性の信号変調の原因を示し、電源Ｖ
ＣＣに接続されたコレクタおよび負荷抵抗Ｒ３を通って
接地するように接続されたエミッタを有する。入力信号
ＶinはトランジスタＱ３のベースに供給され、出力信号
Ｖout はそのエミッタで得られる。
ア）形式で接続されるＮＰＮ型バイポーラトランジスタ
Ｑ３における非直線性の信号変調の原因を示し、電源Ｖ
ＣＣに接続されたコレクタおよび負荷抵抗Ｒ３を通って
接地するように接続されたエミッタを有する。入力信号
ＶinはトランジスタＱ３のベースに供給され、出力信号
Ｖout はそのエミッタで得られる。
【００２３】トランジスタＱ３は理想的に利得が１であ
り、伝達関数Ｖout ＝Ｖin−Ｖbeである。出力信号Ｖou
t の変調を生じる顕著な非直線性のエラーは、図１を参
照して上記されたようなΔＶbeである。トランジスタＱ
３は抵抗Ｒ３を通って流れる負荷電流を出し、流さなけ
ればならないので、負荷電流から生じるΔＶbeの変調は
“負荷電流変調”と呼ばれる。
り、伝達関数Ｖout ＝Ｖin−Ｖbeである。出力信号Ｖou
t の変調を生じる顕著な非直線性のエラーは、図１を参
照して上記されたようなΔＶbeである。トランジスタＱ
３は抵抗Ｒ３を通って流れる負荷電流を出し、流さなけ
ればならないので、負荷電流から生じるΔＶbeの変調は
“負荷電流変調”と呼ばれる。
【００２４】トランジスタＱ３は、ベース幅変調ΔＶce
あるいは“早期効果”をさらに受ける。入力信号Ｖinの
電圧が増加すると、トランジスタＱ３のコレクタ電流は
増加してコレクタエミッタ電圧Ｖceは減少し、早期効果
のためのコレクタ電流に非直線性効果を生じる。このΔ
Ｖce変化は出力信号Ｖout の変調をさらに生じる。
あるいは“早期効果”をさらに受ける。入力信号Ｖinの
電圧が増加すると、トランジスタＱ３のコレクタ電流は
増加してコレクタエミッタ電圧Ｖceは減少し、早期効果
のためのコレクタ電流に非直線性効果を生じる。このΔ
Ｖce変化は出力信号Ｖout の変調をさらに生じる。
【００２５】実際の回路においてはバイアス電圧およ
び、または電流がトランジスタに供給される。これらは
一般に本発明の原理を理解するのに必要ではなく、それ
らが本発明の実際の部分を形成し、それらの機能が理解
されなければならないことの他は以下の説明において無
関係である。
び、または電流がトランジスタに供給される。これらは
一般に本発明の原理を理解するのに必要ではなく、それ
らが本発明の実際の部分を形成し、それらの機能が理解
されなければならないことの他は以下の説明において無
関係である。
【００２６】ΔＶbe変調から生じる主トランジスタＱ３
の伝達関数における非直線性のエラーを補償する本発明
を含んでいるトランジスタ回路10は、図３に示されてい
る。抵抗Ｒ３を通って流れている負荷電流ＩloadはＩlo
ad＝Ｖ／ＲＶ３であり、ここでＶは抵抗Ｒ３を横切る電
圧であり、ＲＶ３は抵抗３の抵抗値である。本発明の補
償装置がないと、負荷電流Ｉloadの変化はトランジスタ
Ｑ３のエミッタから流出する電流の変化を生じ、上記の
ような非直線性Ｖbeを生成する。
の伝達関数における非直線性のエラーを補償する本発明
を含んでいるトランジスタ回路10は、図３に示されてい
る。抵抗Ｒ３を通って流れている負荷電流ＩloadはＩlo
ad＝Ｖ／ＲＶ３であり、ここでＶは抵抗Ｒ３を横切る電
圧であり、ＲＶ３は抵抗３の抵抗値である。本発明の補
償装置がないと、負荷電流Ｉloadの変化はトランジスタ
Ｑ３のエミッタから流出する電流の変化を生じ、上記の
ような非直線性Ｖbeを生成する。
【００２７】回路10は、電圧ＶＥＥとトランジスタＱ３
のエミッタと抵抗Ｒ３との接続部12の間に接続される電
圧制御された電流源Ｓ１を含む。電流源Ｓ１はフィード
フォワード構成における入力信号Ｖin、フィードバック
構成における出力信号Ｖout（入力信号Ｖinを追跡す
る）、あるいは既知の方法の入力信号Ｖinによって変化
する回路10における別の点の信号に応答する。電流源Ｓ
１は、接続部12から可変電流を流すドレインとして動作
する。
のエミッタと抵抗Ｒ３との接続部12の間に接続される電
圧制御された電流源Ｓ１を含む。電流源Ｓ１はフィード
フォワード構成における入力信号Ｖin、フィードバック
構成における出力信号Ｖout（入力信号Ｖinを追跡す
る）、あるいは既知の方法の入力信号Ｖinによって変化
する回路10における別の点の信号に応答する。電流源Ｓ
１は、接続部12から可変電流を流すドレインとして動作
する。
【００２８】トランジスタＱ３のコレクタを通って一定
に維持されるバイアス電流をＩBIASとし、トランジスタ
Ｑ３のバイアス電流がコレクタ電流ＩBIASに比較して無
視できるように小さいと仮定すると、電流源Ｓ１は、入
力信号電圧Ｖinによって変化する電流ＩBIAS−Ｉloadを
流す。
に維持されるバイアス電流をＩBIASとし、トランジスタ
Ｑ３のバイアス電流がコレクタ電流ＩBIASに比較して無
視できるように小さいと仮定すると、電流源Ｓ１は、入
力信号電圧Ｖinによって変化する電流ＩBIAS−Ｉloadを
流す。
【００２９】負荷電流Ｉloadは、Ｖin＝０に対する数値
Ｉloado を有する。入力電圧ＶinがΔＶinだけゼロから
増加される場合、抵抗Ｒ３を横切るトランジスタＱ３の
エミッタの電圧もΔＶinだけ増加する。抵抗Ｒ３を通る
負荷電流Ｉloadは、ΔＩload＝ΔＶin／Ｒ３だけ増加す
る。
Ｉloado を有する。入力電圧ＶinがΔＶinだけゼロから
増加される場合、抵抗Ｒ３を横切るトランジスタＱ３の
エミッタの電圧もΔＶinだけ増加する。抵抗Ｒ３を通る
負荷電流Ｉloadは、ΔＩload＝ΔＶin／Ｒ３だけ増加す
る。
【００３０】電流源Ｓ１は、ΔＩloadだけ接続部12から
そこを通って流れる電流を減少するためにΔＶinだけの
入力電圧Ｖinの増加に応じて制御される。これは、負荷
抵抗Ｒ３によって要求される増加した電流ΔＩloadに等
しい電流源Ｓ１から接続部12に流入する電流ΔＩloadの
形態の補償信号を生じることに等しい。この方法におい
て、増加した負荷電流は、トランジスタＱ３によるより
も電流源Ｓ１によって供給される。動作は、Ｖinにおけ
る減少に対しては反対である。補償電流ΔＩloadが電流
源Ｓ１からそこを通って流されるので、抵抗Ｒ３が負荷
抵抗に加えて補償素子として動作することが注目され
る。
そこを通って流れる電流を減少するためにΔＶinだけの
入力電圧Ｖinの増加に応じて制御される。これは、負荷
抵抗Ｒ３によって要求される増加した電流ΔＩloadに等
しい電流源Ｓ１から接続部12に流入する電流ΔＩloadの
形態の補償信号を生じることに等しい。この方法におい
て、増加した負荷電流は、トランジスタＱ３によるより
も電流源Ｓ１によって供給される。動作は、Ｖinにおけ
る減少に対しては反対である。補償電流ΔＩloadが電流
源Ｓ１からそこを通って流されるので、抵抗Ｒ３が負荷
抵抗に加えて補償素子として動作することが注目され
る。
【００３１】電流源Ｓ１を通って接続部12から流出する
電流はＩBIAS−Ｉload0 −ΔＩloadであり、抵抗Ｒ３を
通って接続部12から流出する電流はＩload0 ＋ΔＩload
である。トランジスタＱ３のエミッタから接続部12に流
入する電流は、（ＩBIAS−Ｉload0 −ΔＩload）＋（Ｉ
load0 ＋ΔＩload）＝ＩBIASである。この方法におい
て、トランジスタＱ３のエミッタから流出する電流はＩ
BIASで一定に維持され、トランジスタＱ３のベース−エ
ミッタ電圧Ｖbeは一定に維持され、ΔＶbeの変調の原因
は除去される。
電流はＩBIAS−Ｉload0 −ΔＩloadであり、抵抗Ｒ３を
通って接続部12から流出する電流はＩload0 ＋ΔＩload
である。トランジスタＱ３のエミッタから接続部12に流
入する電流は、（ＩBIAS−Ｉload0 −ΔＩload）＋（Ｉ
load0 ＋ΔＩload）＝ＩBIASである。この方法におい
て、トランジスタＱ３のエミッタから流出する電流はＩ
BIASで一定に維持され、トランジスタＱ３のベース−エ
ミッタ電圧Ｖbeは一定に維持され、ΔＶbeの変調の原因
は除去される。
【００３２】図４は、上記されたプレディストーション
の原理を利用している本発明の実施例のΔＶbe変調に対
する第２の補償構成を示す。トランジスタ回路20は接続
部22でトランジスタＱ３のベースに接続されたエミッタ
および電源ＶＣＣに接続されたコレクタを有しているト
ランジスタＱ４の形態の補償素子を含む。入力信号Ｖin
はトランジスタＱ４のベースに供給され、電流源Ｓ１は
接続部22に接続されている。
の原理を利用している本発明の実施例のΔＶbe変調に対
する第２の補償構成を示す。トランジスタ回路20は接続
部22でトランジスタＱ３のベースに接続されたエミッタ
および電源ＶＣＣに接続されたコレクタを有しているト
ランジスタＱ４の形態の補償素子を含む。入力信号Ｖin
はトランジスタＱ４のベースに供給され、電流源Ｓ１は
接続部22に接続されている。
【００３３】回路20において、トランジスタＱ３を通る
電流は変化可能であり、ΔＶbeの変調を生じる。電圧Ｖ
inがΔＶinだけ増加されると仮定すると、トランジスタ
Ｑ３を通る電流はΔＩload＝ΔＶin／ＲＶ３だけ増加さ
れ、ＶbeはΔＶbeだけ増加する。しかしながら、電流源
Ｓ１は、トランジスタＱ４のＶbeがΔＶbeだけ減少する
ようにΔＩloadだけトランジスタＱ４のエミッタ電流を
減少する。
電流は変化可能であり、ΔＶbeの変調を生じる。電圧Ｖ
inがΔＶinだけ増加されると仮定すると、トランジスタ
Ｑ３を通る電流はΔＩload＝ΔＶin／ＲＶ３だけ増加さ
れ、ＶbeはΔＶbeだけ増加する。しかしながら、電流源
Ｓ１は、トランジスタＱ４のＶbeがΔＶbeだけ減少する
ようにΔＩloadだけトランジスタＱ４のエミッタ電流を
減少する。
【００３４】２つの変化が互いに消去し、トランジスタ
Ｑ４（入力信号Ｖin）のベースとトランジスタＱ３のエ
ミッタの間の電圧差が一定に維持されるように、トラン
ジスタＱ４のベース−エミッタ接合部を横切るΔＶbeは
トランジスタＱ３のベース−エミッタ接合部を横切るΔ
Ｖbeと大きさが等しく、極性が反対である。
Ｑ４（入力信号Ｖin）のベースとトランジスタＱ３のエ
ミッタの間の電圧差が一定に維持されるように、トラン
ジスタＱ４のベース−エミッタ接合部を横切るΔＶbeは
トランジスタＱ３のベース−エミッタ接合部を横切るΔ
Ｖbeと大きさが等しく、極性が反対である。
【００３５】回路20は、図１の従来技術と基本的に異な
る方法のプレディストーションを使用する。回路20はプ
レディストーション素子としてエミッタフォロア構成に
おけるトランジスタＱ４を使用し、電流源Ｓ１はトラン
ジスタＱ３における信号電流の通常の電流の流れと反対
の方向にトランジスタＱ４に流入する補償電流を生じ
る。
る方法のプレディストーションを使用する。回路20はプ
レディストーション素子としてエミッタフォロア構成に
おけるトランジスタＱ４を使用し、電流源Ｓ１はトラン
ジスタＱ３における信号電流の通常の電流の流れと反対
の方向にトランジスタＱ４に流入する補償電流を生じ
る。
【００３６】ΔＶce変調は、図５に示されるように本発
明によって補償あるいは除去される。トランジスタ回路
30は、トランジスタＱ３のコレクタに接続されるエミッ
タ、電源ＶＣＣに接続されるコレクタおよび電圧制御さ
れた電圧源Ｓ３に接続されるベースを有するトランジス
タＱ５の形態の補償素子を含む。一定の電流源Ｓ２は、
接続部12から一定電流Ｉ１を流す。
明によって補償あるいは除去される。トランジスタ回路
30は、トランジスタＱ３のコレクタに接続されるエミッ
タ、電源ＶＣＣに接続されるコレクタおよび電圧制御さ
れた電圧源Ｓ３に接続されるベースを有するトランジス
タＱ５の形態の補償素子を含む。一定の電流源Ｓ２は、
接続部12から一定電流Ｉ１を流す。
【００３７】電圧源Ｓ３は入力信号Ｖinに応答し、トラ
ンジスタＱ５のベースに電圧Ｖin＋Ｖ１の形態の補償信
号を供給する。電圧Ｖ１は一定であり、トランジスタＱ
５のベースはトランジスタＱ３のベースからＶ１の一定
のオフセットに維持される。トランジスタＱ５のＶbeが
一定であると仮定すると、トランジスタＱ３のコレクタ
電圧はトランジスタＱ５のベース（Ｖin）からＶ１−Ｖ
beの一定のオフセットに維持される。
ンジスタＱ５のベースに電圧Ｖin＋Ｖ１の形態の補償信
号を供給する。電圧Ｖ１は一定であり、トランジスタＱ
５のベースはトランジスタＱ３のベースからＶ１の一定
のオフセットに維持される。トランジスタＱ５のＶbeが
一定であると仮定すると、トランジスタＱ３のコレクタ
電圧はトランジスタＱ５のベース（Ｖin）からＶ１−Ｖ
beの一定のオフセットに維持される。
【００３８】トランジスタＱ３のエミッタはＶin−Ｖbe
の一定のオフセットに維持され、トランジスタＱ３のコ
レクタはＶin＋Ｖ１−Ｖbeに維持される。この方法にお
いて、コレクタ−エミッタ電圧はＶ１に一定に維持さ
れ、ΔＶceの変調の原因は除去される。
の一定のオフセットに維持され、トランジスタＱ３のコ
レクタはＶin＋Ｖ１−Ｖbeに維持される。この方法にお
いて、コレクタ−エミッタ電圧はＶ１に一定に維持さ
れ、ΔＶceの変調の原因は除去される。
【００３９】図３乃至５は非直線性の各原因１つのみを
補償する構成を示すが、個々の補償技術は以下に説明さ
れるような“全信号変調補償”を行うために結合される
ことができる。
補償する構成を示すが、個々の補償技術は以下に説明さ
れるような“全信号変調補償”を行うために結合される
ことができる。
【００４０】図６は、図３および５の信号変調補償構成
を結合するトランジスタ回路40を示す。電圧制御された
電圧源Ｓ３は入力信号Ｖinを受信するために接続される
ベースを有するトランジスタＱ６、およびトランジスタ
Ｑ６のエミッタとトランジスタＱ５のベースの間に直列
に接続されているレベルシフトダイオードＤ２およびＤ
３を含む。抵抗Ｒ４は、トランジスタＱ５のベースと電
源ＶＣＣの間に接続される。
を結合するトランジスタ回路40を示す。電圧制御された
電圧源Ｓ３は入力信号Ｖinを受信するために接続される
ベースを有するトランジスタＱ６、およびトランジスタ
Ｑ６のエミッタとトランジスタＱ５のベースの間に直列
に接続されているレベルシフトダイオードＤ２およびＤ
３を含む。抵抗Ｒ４は、トランジスタＱ５のベースと電
源ＶＣＣの間に接続される。
【００４１】トランジスタＱ６のエミッタの電圧は、１
ダイオード降下あるいはトランジスタＱ６（Ｖin）のベ
ースより下の変調されないＶbe（約０．８ボルト）であ
る。トランジスタＱ５のベースの電圧は、トランジスタ
Ｑ６のエミッタより２ダイオード降下（ダイオードＤ２
およびＤ３を横切る）高い、すなわちＶinより１ダイオ
ード降下高い。トランジスタＱ３のコレクタの電圧は、
トランジスタＱ５のベース電圧より１ダイオード降下だ
け下、すなわちＶinである。
ダイオード降下あるいはトランジスタＱ６（Ｖin）のベ
ースより下の変調されないＶbe（約０．８ボルト）であ
る。トランジスタＱ５のベースの電圧は、トランジスタ
Ｑ６のエミッタより２ダイオード降下（ダイオードＤ２
およびＤ３を横切る）高い、すなわちＶinより１ダイオ
ード降下高い。トランジスタＱ３のコレクタの電圧は、
トランジスタＱ５のベース電圧より１ダイオード降下だ
け下、すなわちＶinである。
【００４２】回路40において、トランジスタＱ３のコレ
クタとベースの間の電圧差はゼロに維持されている。し
かしながら、この電圧はトランジスタＱ３のコレクタ−
ベース接合部を逆バイアスするために、例えばダイオー
ドＤ２およびＤ３と直列に１つ以上の付加的なダイオー
ドを設けることによってゼロでない値まで増加されるこ
とができる。これはコレクタ−ベース接合部のキャパシ
タンスを減少するが、電圧源Ｓ３が入力信号Ｖinに追従
する速度も減少する。
クタとベースの間の電圧差はゼロに維持されている。し
かしながら、この電圧はトランジスタＱ３のコレクタ−
ベース接合部を逆バイアスするために、例えばダイオー
ドＤ２およびＤ３と直列に１つ以上の付加的なダイオー
ドを設けることによってゼロでない値まで増加されるこ
とができる。これはコレクタ−ベース接合部のキャパシ
タンスを減少するが、電圧源Ｓ３が入力信号Ｖinに追従
する速度も減少する。
【００４３】トランジスタＱ７はトランジスタＱ６のコ
レクタに接続されたエミッタ、電源ＶＣＣに接続された
コレクタおよびトランジスタＱ５のベースに接続された
ベースを備えている。トランジスタＱ７は、トランジス
タＱ５がトランジスタＱ３のΔＶceの補償を行う方法で
トランジスタＱ６のΔＶceの補償を行う。
レクタに接続されたエミッタ、電源ＶＣＣに接続された
コレクタおよびトランジスタＱ５のベースに接続された
ベースを備えている。トランジスタＱ７は、トランジス
タＱ５がトランジスタＱ３のΔＶceの補償を行う方法で
トランジスタＱ６のΔＶceの補償を行う。
【００４４】電圧制御された電流源Ｓ１は、抵抗性減結
合差動トランスコンダクタンス増幅器構成におけるエミ
ッタ減結合抵抗Ｒ５によって相互接続されたエミッタを
有するトランジスタＱ８およびＱ９を含む。トランジス
タＱ８のコレクタは接地され、トランジスタＱ９のコレ
クタは接続部12に接続される。定電流源Ｓ４およびＳ５
は、トランジスタＱ８およびＱ９のエミッタと抵抗Ｒ５
の各接続部から等しい電流Ｉ２を流す。
合差動トランスコンダクタンス増幅器構成におけるエミ
ッタ減結合抵抗Ｒ５によって相互接続されたエミッタを
有するトランジスタＱ８およびＱ９を含む。トランジス
タＱ８のコレクタは接地され、トランジスタＱ９のコレ
クタは接続部12に接続される。定電流源Ｓ４およびＳ５
は、トランジスタＱ８およびＱ９のエミッタと抵抗Ｒ５
の各接続部から等しい電流Ｉ２を流す。
【００４５】レベルシフトダイオードＤ４およびＤ５
は、トランジスタＱ６のエミッタとトランジスタＱ８の
ベースの間に直列に接続される。レベルシフトダイオー
ドＤ６およびＤ７は、接地とトランジスタＱ９のベース
の間に直列に接続される。定電流源Ｓ６およびＳ７は、
トランジスタＱ８およびＱ９のベースおよびダイオード
Ｄ５およびＤ７の各接続部から等しい電流Ｉ３を流す。
は、トランジスタＱ６のエミッタとトランジスタＱ８の
ベースの間に直列に接続される。レベルシフトダイオー
ドＤ６およびＤ７は、接地とトランジスタＱ９のベース
の間に直列に接続される。定電流源Ｓ６およびＳ７は、
トランジスタＱ８およびＱ９のベースおよびダイオード
Ｄ５およびＤ７の各接続部から等しい電流Ｉ３を流す。
【００４６】エミッタ減結合抵抗Ｒ５の抵抗は、負荷抵
抗Ｒ３の抵抗と同じとなるように選択される。入力電圧
Ｖinが増加するときの差動動作のため、図３を参照して
説明されるΔＩloadの同じ数値だけそれぞれトランジス
タＱ８のコレクタ電流は増加し、トランジスタＱ9 のコ
レクタ電流は減少する。トランジスタＱ９のコレクタ電
流におけるΔＩloadの減少は、上記されたような接続部
12中へのΔＩloadの補償電流の供給に等しい。
抗Ｒ３の抵抗と同じとなるように選択される。入力電圧
Ｖinが増加するときの差動動作のため、図３を参照して
説明されるΔＩloadの同じ数値だけそれぞれトランジス
タＱ８のコレクタ電流は増加し、トランジスタＱ9 のコ
レクタ電流は減少する。トランジスタＱ９のコレクタ電
流におけるΔＩloadの減少は、上記されたような接続部
12中へのΔＩloadの補償電流の供給に等しい。
【００４７】ダイオードＤ４乃至Ｄ７は、適当な範囲に
トランジスタＱ８およびＱ９のベース電圧を整合するた
めにそれぞれＶinより２ダイオード降下だけ下およびＶ
inより３ダイオード降下だけ下にトランジスタＱ８およ
びＱ９のベースの電圧をシフトする。しかしながら、特
定な適用におけるレベルシフトは回路の特定な構成に依
存する。
トランジスタＱ８およびＱ９のベース電圧を整合するた
めにそれぞれＶinより２ダイオード降下だけ下およびＶ
inより３ダイオード降下だけ下にトランジスタＱ８およ
びＱ９のベースの電圧をシフトする。しかしながら、特
定な適用におけるレベルシフトは回路の特定な構成に依
存する。
【００４８】図７は、50で示される回路40の変形を示
す。ダイオードＤ６は、ダイオードＤ７に接続されたエ
ミッタ、電源ＶＣＣに接続されるコレクタおよび接地に
接続されるベースを有するトランジスタＱ10によって置
換されている。それ故、トランジスタＱ９のベースの電
圧は接地より２ダイオード降下だけ下である。
す。ダイオードＤ６は、ダイオードＤ７に接続されたエ
ミッタ、電源ＶＣＣに接続されるコレクタおよび接地に
接続されるベースを有するトランジスタＱ10によって置
換されている。それ故、トランジスタＱ９のベースの電
圧は接地より２ダイオード降下だけ下である。
【００４９】図３を参照して説明されるような電流ＩBI
ASを流す別の定電流源Ｓ８は、接続部12に接続される。
この構成において、トランジスタＱ３およびＱ５のバイ
アス電流は、電源Ｓ８および電圧制御された電流源Ｓ１
の電源Ｓ５によって流される。
ASを流す別の定電流源Ｓ８は、接続部12に接続される。
この構成において、トランジスタＱ３およびＱ５のバイ
アス電流は、電源Ｓ８および電圧制御された電流源Ｓ１
の電源Ｓ５によって流される。
【００５０】図８は、図４および５の構成を結合した別
のトランジスタ回路60を示す。この場合、電圧制御され
た電流源Ｓ１のトランジスタＱ９のコレクタは、図４を
参照して説明されるようなプレディストーショントラン
ジスタＱ４のエミッタに接続されている。電流源Ｓ１か
らトランジスタＱ４のエミッタに供給される補償電流Δ
Ｉloadは、大きさが等しいが極性が反対のトランジスタ
Ｑ４におけるΔＶbeを生成し、上記されるようなトラン
ジスタＱ３のΔＶbeを消去する。
のトランジスタ回路60を示す。この場合、電圧制御され
た電流源Ｓ１のトランジスタＱ９のコレクタは、図４を
参照して説明されるようなプレディストーショントラン
ジスタＱ４のエミッタに接続されている。電流源Ｓ１か
らトランジスタＱ４のエミッタに供給される補償電流Δ
Ｉloadは、大きさが等しいが極性が反対のトランジスタ
Ｑ４におけるΔＶbeを生成し、上記されるようなトラン
ジスタＱ３のΔＶbeを消去する。
【００５１】本発明は差動およびシングルエンドトラン
ジスタ回路に適している。図９は、図７のシングルエン
ド回路に類似する差動共通コレクタの抵抗性減結合トラ
ンジスタ増幅器の回路70を示す。回路70の左半分は図７
のシングルエンド回路に共通し、同じ参照符号によって
示されている素子を含む。回路70の右半分は、数字
“１”が終りにつけられた同じ参照符号によって示され
ている対応している素子を含む。
ジスタ回路に適している。図９は、図７のシングルエン
ド回路に類似する差動共通コレクタの抵抗性減結合トラ
ンジスタ増幅器の回路70を示す。回路70の左半分は図７
のシングルエンド回路に共通し、同じ参照符号によって
示されている素子を含む。回路70の右半分は、数字
“１”が終りにつけられた同じ参照符号によって示され
ている対応している素子を含む。
【００５２】トランジスタＱ６が図７における電流源Ｓ
１およびＳ３に共通であるが、トランジスタＱ11および
Ｑ111 と電源Ｓ３およびＳ31にそれぞれ等しい電流Ｉ４
を流す定電流源Ｓ９およびＳ10を備えているる。付加的
なダイオードＤ８およびＤ81はダイオードＤ２，Ｄ３お
よびＤ21，Ｄ31と直列に接続され、抵抗Ｒ６およびＲ61
はダイオードＤ４，Ｄ５およびＤ41，Ｄ51とそれぞれ直
列に接続される。
１およびＳ３に共通であるが、トランジスタＱ11および
Ｑ111 と電源Ｓ３およびＳ31にそれぞれ等しい電流Ｉ４
を流す定電流源Ｓ９およびＳ10を備えているる。付加的
なダイオードＤ８およびＤ81はダイオードＤ２，Ｄ３お
よびＤ21，Ｄ31と直列に接続され、抵抗Ｒ６およびＲ61
はダイオードＤ４，Ｄ５およびＤ41，Ｄ51とそれぞれ直
列に接続される。
【００５３】差動入力信号は、トランジスタＱ３，Ｑ
６，Ｑ11およびＱ31，Ｑ61，Ｑ111 のベースにそれぞれ
供給される２つの電圧レベル信号Ｖin+ およびＶin- か
ら構成される。負荷抵抗Ｒ３はトランジスタＱ３のエミ
ッタとＱ31のエミッタの間に接続され、差動対Ｑ３，Ｑ
31のエミッタ減結合抵抗を構成する。出力信号は、トラ
ンジスタＱ３およびＱ31それぞれのエミッタに現れる２
つの電圧レベル信号Ｖout+およびＶout-から構成され
る。トランジスタＱ８のコレクタはトランジスタＱ31の
エミッタに接続され、トランジスタＱ９のコレクタは交
差結合される構成でトランジスタＱ３のエミッタに接続
される。
６，Ｑ11およびＱ31，Ｑ61，Ｑ111 のベースにそれぞれ
供給される２つの電圧レベル信号Ｖin+ およびＶin- か
ら構成される。負荷抵抗Ｒ３はトランジスタＱ３のエミ
ッタとＱ31のエミッタの間に接続され、差動対Ｑ３，Ｑ
31のエミッタ減結合抵抗を構成する。出力信号は、トラ
ンジスタＱ３およびＱ31それぞれのエミッタに現れる２
つの電圧レベル信号Ｖout+およびＶout-から構成され
る。トランジスタＱ８のコレクタはトランジスタＱ31の
エミッタに接続され、トランジスタＱ９のコレクタは交
差結合される構成でトランジスタＱ３のエミッタに接続
される。
【００５４】差動構成の対称性は、単一の電圧制御され
た電流源Ｓ１がトランジスタＱ３およびＱ31に大きさが
等しいが極性が反対の補償電流ΔＩloadを供給すること
を可能にし、それによってΔＶbeの変調を補償する。信
号Ｖin+ およびＶout+が増加し、信号Ｖin- およびＶou
t-が減少すると、トランジスタＱ８のコレクタ電流は増
加し、トランジスタＱ９のコレクタ電流は減少する。抵
抗Ｒ３を通って流れる電流における変化は、トランジス
タＱ８が抵抗Ｒ３の右側の端部からΔＩloadを流し、ト
ランジスタＱ９が抵抗Ｒ３の左側の端部中にΔＩloadを
流出するようなものであり、それによって抵抗Ｒ３に要
求された負荷電流を供給する。
た電流源Ｓ１がトランジスタＱ３およびＱ31に大きさが
等しいが極性が反対の補償電流ΔＩloadを供給すること
を可能にし、それによってΔＶbeの変調を補償する。信
号Ｖin+ およびＶout+が増加し、信号Ｖin- およびＶou
t-が減少すると、トランジスタＱ８のコレクタ電流は増
加し、トランジスタＱ９のコレクタ電流は減少する。抵
抗Ｒ３を通って流れる電流における変化は、トランジス
タＱ８が抵抗Ｒ３の右側の端部からΔＩloadを流し、ト
ランジスタＱ９が抵抗Ｒ３の左側の端部中にΔＩloadを
流出するようなものであり、それによって抵抗Ｒ３に要
求された負荷電流を供給する。
【００５５】本発明の変調補償技術は、実質的に全タイ
プのトランジスタに適用可能である。図１０は、トラン
ジスタがバイポーラではなくＮＭＯＳであることを除い
て図７の回路50に類似しているトランジスタ回路80を示
す。対応しているが変更された素子は、同じ参照符号に
よって示されている。
プのトランジスタに適用可能である。図１０は、トラン
ジスタがバイポーラではなくＮＭＯＳであることを除い
て図７の回路50に類似しているトランジスタ回路80を示
す。対応しているが変更された素子は、同じ参照符号に
よって示されている。
【００５６】ダイオードＤ２，Ｄ３およびＤ４，Ｄ５
は、それぞれＤ２' ，Ｄ３' およびＤ４' として示され
たダイオード接続されたトランジスタによって置換され
ている。トランジスタＱ７に対応している素子は存在し
ないことに注意すべきである。これはトランジスタＱ
６' がベース電流を導出しないためであり、そのドレイ
ンゲート電圧Ｖｄｇを一定に維持するのに必要ではな
い。しかしながら、チャンネル幅変調（ΔＶｄｓ）が非
直線性のゲート−ソース変調ΔＶｇｓを生成するので、
主トランジスタＱ３' はトランジスタＱ５' によって供
給されるような一定のＶｄｇを要求する。ソースフォロ
アの伝達関数が非直線性のＶｇｓの項を含むので、Ｖｄ
ｓは入力電圧Ｖinの範囲にわたって一定に維持されなけ
ればならない。
は、それぞれＤ２' ，Ｄ３' およびＤ４' として示され
たダイオード接続されたトランジスタによって置換され
ている。トランジスタＱ７に対応している素子は存在し
ないことに注意すべきである。これはトランジスタＱ
６' がベース電流を導出しないためであり、そのドレイ
ンゲート電圧Ｖｄｇを一定に維持するのに必要ではな
い。しかしながら、チャンネル幅変調（ΔＶｄｓ）が非
直線性のゲート−ソース変調ΔＶｇｓを生成するので、
主トランジスタＱ３' はトランジスタＱ５' によって供
給されるような一定のＶｄｇを要求する。ソースフォロ
アの伝達関数が非直線性のＶｇｓの項を含むので、Ｖｄ
ｓは入力電圧Ｖinの範囲にわたって一定に維持されなけ
ればならない。
【００５７】図１１は、共通ベース形式で接続されるバ
イポーラトランジスタＱ３の伝達関数における顕著な非
直線性エラーを示す。“αエラー”としてしも知られて
いる電流利得変調ΔＩｂは、バイポーラトランジスタに
おけるベース電流が有限であり、コレクタ−エミッタ電
圧Ｖceの非直線性の関数として変化するという事実から
生じる。
イポーラトランジスタＱ３の伝達関数における顕著な非
直線性エラーを示す。“αエラー”としてしも知られて
いる電流利得変調ΔＩｂは、バイポーラトランジスタに
おけるベース電流が有限であり、コレクタ−エミッタ電
圧Ｖceの非直線性の関数として変化するという事実から
生じる。
【００５８】ＦＥＴにおいてゲート電流は存在しないの
で、対応しているゲート電流あるいはΔＩｇ変調は存在
しない。ΔＶｄｓ変調は対応するΔＶｇｓ変調を生じる
が、電流利得が１であるのでこれは共通ゲートＦＥＴ回
路における電流伝達関数に影響しない。
で、対応しているゲート電流あるいはΔＩｇ変調は存在
しない。ΔＶｄｓ変調は対応するΔＶｇｓ変調を生じる
が、電流利得が１であるのでこれは共通ゲートＦＥＴ回
路における電流伝達関数に影響しない。
【００５９】ΔＶbe変調は、伝達関数が電流のみを含む
ので共通ベース構成において適切ではない。しかしなが
ら、ΔＶce変調は存在し、実質的にΔＩｂ変調の原因で
ある。入力信号電流変化のようなβ変化が存在する場
合、付加的なΔＩｂ変調が存在する。ΔＶce変調を補償
する技術は、上記された共通コレクタの場合と同じであ
る。
ので共通ベース構成において適切ではない。しかしなが
ら、ΔＶce変調は存在し、実質的にΔＩｂ変調の原因で
ある。入力信号電流変化のようなβ変化が存在する場
合、付加的なΔＩｂ変調が存在する。ΔＶce変調を補償
する技術は、上記された共通コレクタの場合と同じであ
る。
【００６０】共通ベース形式において、入力信号は入力
電流Ｉinとして信号源Ｓ11からトランジスタＱ３に供給
され、伝達関数はＩout ／ＩinあるいはＶout ／Ｉinで
ある。定電流源Ｓ12は、トランジスタＱ３のエミッタか
ら一定のバイアス電流Ｉ５を流す。入力電流ＩinがΔＩ
inだけ増加すると、トランジスタＱ３のコレクタが抵抗
性負荷によって負荷される場合にコレクタ−エミッタ電
圧Ｖceおよび出力電圧Ｖout はΔＶceだけ減少する。そ
うでなければ、非直線性のβによるΔＩｂがΔＩｂ変調
を生じる。これは、トランジスタＱ３のベースに流入す
る電流Ｉｂにおける対応している非直線性の増加ΔＩｂ
および出力信号Ｖout のΔＩｂ変調を生じる。
電流Ｉinとして信号源Ｓ11からトランジスタＱ３に供給
され、伝達関数はＩout ／ＩinあるいはＶout ／Ｉinで
ある。定電流源Ｓ12は、トランジスタＱ３のエミッタか
ら一定のバイアス電流Ｉ５を流す。入力電流ＩinがΔＩ
inだけ増加すると、トランジスタＱ３のコレクタが抵抗
性負荷によって負荷される場合にコレクタ−エミッタ電
圧Ｖceおよび出力電圧Ｖout はΔＶceだけ減少する。そ
うでなければ、非直線性のβによるΔＩｂがΔＩｂ変調
を生じる。これは、トランジスタＱ３のベースに流入す
る電流Ｉｂにおける対応している非直線性の増加ΔＩｂ
および出力信号Ｖout のΔＩｂ変調を生じる。
【００６１】ベース電流変調ΔＩｂの補償構成を含んで
いるトランジスタ回路90は図１２において示されてお
り、接続部92でトランジスタＱ３のエミッタに接続され
るコレクタを有する補償トランジスタＱ12を含む。トラ
ンジスタＱ12のエミッタは、電流Ｉ６を流す定電流源Ｓ
13に接続される。トランジスタＱ12のベースは、Ｖ２が
一定のオフセットである電圧Ｖout −Ｖ２の形態で補償
信号を発生する電圧制御された電圧源Ｓ14に接続され
る。トランジスタＱ３のコレクタは、負荷抵抗Ｒ７を通
って電源ＶＣＣに接続される。
いるトランジスタ回路90は図１２において示されてお
り、接続部92でトランジスタＱ３のエミッタに接続され
るコレクタを有する補償トランジスタＱ12を含む。トラ
ンジスタＱ12のエミッタは、電流Ｉ６を流す定電流源Ｓ
13に接続される。トランジスタＱ12のベースは、Ｖ２が
一定のオフセットである電圧Ｖout −Ｖ２の形態で補償
信号を発生する電圧制御された電圧源Ｓ14に接続され
る。トランジスタＱ３のコレクタは、負荷抵抗Ｒ７を通
って電源ＶＣＣに接続される。
【００６２】入力電流Ｉinが△Ｉinだけ増加すると、出
力電圧ＶoutおよびトランジスタＱ12のベースの電圧は
△Ｖceだけ減少し、トランジスタＱ３のコレクタ−エミ
ッタ電圧Ｖceは△Ｖceだけ減少する。この△Ｖceは△Ｉ
ｂだけトランジスタＱ12のベース電流を減少させ、およ
び同じ量だけトランジスタＱ12のコレクタ電流を増加さ
せる。トランジスタＱ12のコレクタが接続部９２でトラ
ンジスタＱ３のエミツタに接続されているので、トラン
ジスタＱ12のコレクタを通って接続部９２から流出する
電流における増加はトランジスタＱ３のエミッタを通っ
て接続部９２に流入する電流における増加を消去し、△
Ｉｂ変調の原因は補償あるいは除去される。
力電圧ＶoutおよびトランジスタＱ12のベースの電圧は
△Ｖceだけ減少し、トランジスタＱ３のコレクタ−エミ
ッタ電圧Ｖceは△Ｖceだけ減少する。この△Ｖceは△Ｉ
ｂだけトランジスタＱ12のベース電流を減少させ、およ
び同じ量だけトランジスタＱ12のコレクタ電流を増加さ
せる。トランジスタＱ12のコレクタが接続部９２でトラ
ンジスタＱ３のエミツタに接続されているので、トラン
ジスタＱ12のコレクタを通って接続部９２から流出する
電流における増加はトランジスタＱ３のエミッタを通っ
て接続部９２に流入する電流における増加を消去し、△
Ｉｂ変調の原因は補償あるいは除去される。
【００６３】図１３は、ΔＩｂの変調のための第２の補
償構成を含んでいるトランジスタ回路100 を示す。この
場合、補償トランジスタＱ12のベースはトランジスタＱ
３のコレクタと負荷抵抗Ｒ７との接続部102 に接続され
る。トランジスタＱ12のエミッタは電源Ｓ13に、またト
ランジスタＱ12のコレクタは出力信号Ｖout の２倍の電
圧を有する補償信号２Ｖout を発生する電圧制御された
電圧源Ｓ15に接続されている。
償構成を含んでいるトランジスタ回路100 を示す。この
場合、補償トランジスタＱ12のベースはトランジスタＱ
３のコレクタと負荷抵抗Ｒ７との接続部102 に接続され
る。トランジスタＱ12のエミッタは電源Ｓ13に、またト
ランジスタＱ12のコレクタは出力信号Ｖout の２倍の電
圧を有する補償信号２Ｖout を発生する電圧制御された
電圧源Ｓ15に接続されている。
【００６４】入力電流ＩinがΔＩinだけ増加し、トラン
ジスタＱ３の電圧ＶceがΔＶceだけ減少すると、トラン
ジスタＱ12のベースの電圧はΔＶceだけ減少する。しか
しながら、トランジスタＱ12のコレクタに供給される電
圧は２ΔＶceだけ減少する。結果として、トランジスタ
Ｑ12のコレクタ−エミッタ間の電圧ＶceはΔＶceだけ減
少し、ベース電流はΔＩｂだけ増加する。
ジスタＱ３の電圧ＶceがΔＶceだけ減少すると、トラン
ジスタＱ12のベースの電圧はΔＶceだけ減少する。しか
しながら、トランジスタＱ12のコレクタに供給される電
圧は２ΔＶceだけ減少する。結果として、トランジスタ
Ｑ12のコレクタ−エミッタ間の電圧ＶceはΔＶceだけ減
少し、ベース電流はΔＩｂだけ増加する。
【００６５】トランジスタＱ12のベースが接続部102 で
トランジスタＱ３のコレクタに接続されるので、トラン
ジスタＱ12のベースを通って接続部102 から流出する電
流における増加は回路90に類似する方法でトランジスタ
Ｑ３のコレクタを通って接続部102 に流入する電流にお
ける増加を消去する。
トランジスタＱ３のコレクタに接続されるので、トラン
ジスタＱ12のベースを通って接続部102 から流出する電
流における増加は回路90に類似する方法でトランジスタ
Ｑ３のコレクタを通って接続部102 に流入する電流にお
ける増加を消去する。
【００６６】図１２および１３のΔＩｂの補償配置は、
トランジスタＱ３の電流利得が入力電流Ｉinの範囲にわ
たって一定である適用において効果的である。しかしな
がら、いくつかの適用における電流利得は入力電流の非
直線性の関数である。図１４に示される回路110 は、電
流利得変調あるいは“β”エラーおよびΔＶce変調から
生じる“α”エラーを効果的に補償する。
トランジスタＱ３の電流利得が入力電流Ｉinの範囲にわ
たって一定である適用において効果的である。しかしな
がら、いくつかの適用における電流利得は入力電流の非
直線性の関数である。図１４に示される回路110 は、電
流利得変調あるいは“β”エラーおよびΔＶce変調から
生じる“α”エラーを効果的に補償する。
【００６７】図１４において、トランジスタＱ12は図１
２の回路90におけるような接続部112 でトランジスタＱ
３のエミッタに接続されたコレクタを有する。しかしな
がら、この場合、入力信号源Ｓ11はトランジスタＱ３の
エミッタではなくトランジスタＱ12のエミッタに接続さ
れる。トランジスタＱ12のコレクタ電流は、図１２を参
照して説明される方法によって接続部112 でトランジス
タＱ３のベース電流における増加を消去するためにΔＩ
ｂだけ減少する。しかしながら、信号電流Ｉinがトラン
ジスタＱ３およびＱ12の両方を通って流れるので、電流
利得変調あるいはβエラーが補償あるいは除去されるよ
うに、トランジスタにおける電流利得が相互に消去する
ように大きさが等しく極性が反対に変化する。
２の回路90におけるような接続部112 でトランジスタＱ
３のエミッタに接続されたコレクタを有する。しかしな
がら、この場合、入力信号源Ｓ11はトランジスタＱ３の
エミッタではなくトランジスタＱ12のエミッタに接続さ
れる。トランジスタＱ12のコレクタ電流は、図１２を参
照して説明される方法によって接続部112 でトランジス
タＱ３のベース電流における増加を消去するためにΔＩ
ｂだけ減少する。しかしながら、信号電流Ｉinがトラン
ジスタＱ３およびＱ12の両方を通って流れるので、電流
利得変調あるいはβエラーが補償あるいは除去されるよ
うに、トランジスタにおける電流利得が相互に消去する
ように大きさが等しく極性が反対に変化する。
【００６８】図１２の回路90は、図１５においてさらに
詳細に示されている。電圧制御された電圧源Ｓ14は、出
力信号Ｖout を受けるように接続されたベースおよび電
流Ｉ７を流す定電流源Ｓ16に接続されたエミッタを有す
るトランジスタＱ13を含む。トランジスタＱ13のエミッ
タはトランジスタＱ14のベースに接続され、そのエミッ
タはレベルシフトダイオードＤ９，Ｄ10およびＤ11を通
ってトランジスタＱ12のベースに接続される。トランジ
スタＱ12のベースは、電流Ｉ８を流す定電流源Ｓ17にさ
らに接続されている。
詳細に示されている。電圧制御された電圧源Ｓ14は、出
力信号Ｖout を受けるように接続されたベースおよび電
流Ｉ７を流す定電流源Ｓ16に接続されたエミッタを有す
るトランジスタＱ13を含む。トランジスタＱ13のエミッ
タはトランジスタＱ14のベースに接続され、そのエミッ
タはレベルシフトダイオードＤ９，Ｄ10およびＤ11を通
ってトランジスタＱ12のベースに接続される。トランジ
スタＱ12のベースは、電流Ｉ８を流す定電流源Ｓ17にさ
らに接続されている。
【００６９】トランジスタＱ13のエミッタは、レベルシ
フトダイオードＤ12，Ｄ13およびＤ14を通ってブートス
トラップトランジスタＱ15およびＱ16のベースにさらに
接続されている。トランジスタＱ15およびＱ16のコレク
タは、電源ＶＣＣに接続される。トランジスタＱ15およ
びＱ16のエミッタは、トランジスタＱ13およびＱ14のコ
レクタにそれぞれ接続される。抵抗Ｒ８はトランジスタ
Ｑ15およびＱ16のベースと電源ＶＣＣとの間に接続され
る。
フトダイオードＤ12，Ｄ13およびＤ14を通ってブートス
トラップトランジスタＱ15およびＱ16のベースにさらに
接続されている。トランジスタＱ15およびＱ16のコレク
タは、電源ＶＣＣに接続される。トランジスタＱ15およ
びＱ16のエミッタは、トランジスタＱ13およびＱ14のコ
レクタにそれぞれ接続される。抵抗Ｒ８はトランジスタ
Ｑ15およびＱ16のベースと電源ＶＣＣとの間に接続され
る。
【００７０】ＶbeはトランジスタＱ13およびＱ14を横切
って降下し、ダイオードＤ９，Ｄ10およびＤ11はＶout
より５ダイオードの電圧降下だけ低くトランジスタＱ12
のベースで電圧を維持する。このようにＶ２＝５Ｖbeで
ある。トランジスタＱ15およびＱ16は、図５を参照に上
記された方法でトランジスタＱ13およびＱ14のΔＶce変
調を補償する。ダイオードＤ12，Ｄ13およびＤ14は、ト
ランジスタＱ13およびＱ14のコレクタがそれらのベース
より１ダイオード降下だけ上に維持されるように出力信
号Ｖout をレベルシフトする。トランジスタＱ14は、出
力電圧Ｖout がトランジスタＱ12のΔＩｂにより変調さ
れないようにトランジスタＱ12とトランジスタＱ13との
絶縁を行う。
って降下し、ダイオードＤ９，Ｄ10およびＤ11はＶout
より５ダイオードの電圧降下だけ低くトランジスタＱ12
のベースで電圧を維持する。このようにＶ２＝５Ｖbeで
ある。トランジスタＱ15およびＱ16は、図５を参照に上
記された方法でトランジスタＱ13およびＱ14のΔＶce変
調を補償する。ダイオードＤ12，Ｄ13およびＤ14は、ト
ランジスタＱ13およびＱ14のコレクタがそれらのベース
より１ダイオード降下だけ上に維持されるように出力信
号Ｖout をレベルシフトする。トランジスタＱ14は、出
力電圧Ｖout がトランジスタＱ12のΔＩｂにより変調さ
れないようにトランジスタＱ12とトランジスタＱ13との
絶縁を行う。
【００７１】図１３の回路100 は、図１６においてさら
に詳細に示されている。電圧制御された電圧源Ｓ15は、
図１５を参照して上記された電圧源Ｓ14を含む。ダイオ
ードＤ11および電源Ｓ17の接続部はトランジスタＱ17の
ベースに接続され、そのコレクタは電源ＶＣＣに接続さ
れ、そのエミッタはトランジスタＱ18のエミッタにエミ
ッタ減結合抵抗Ｒ９およびＲ10を通って接続される。
に詳細に示されている。電圧制御された電圧源Ｓ15は、
図１５を参照して上記された電圧源Ｓ14を含む。ダイオ
ードＤ11および電源Ｓ17の接続部はトランジスタＱ17の
ベースに接続され、そのコレクタは電源ＶＣＣに接続さ
れ、そのエミッタはトランジスタＱ18のエミッタにエミ
ッタ減結合抵抗Ｒ９およびＲ10を通って接続される。
【００７２】抵抗Ｒ９およびＲ10の接続部は、電流Ｉ９
を流す定電流源Ｓ18に接続される。トランジスタＱ18の
ベースは接地され、トランジスタＱ18のコレクタは抵抗
Ｒ11を通って電源ＶＣＣに接続されている。トランジス
タＱ18のコレクタはまたエミッタフォロアバッファトラ
ンジスタＱＥのベースに接続され、そのコレクタは電源
ＶＣＣに接続されている。
を流す定電流源Ｓ18に接続される。トランジスタＱ18の
ベースは接地され、トランジスタＱ18のコレクタは抵抗
Ｒ11を通って電源ＶＣＣに接続されている。トランジス
タＱ18のコレクタはまたエミッタフォロアバッファトラ
ンジスタＱＥのベースに接続され、そのコレクタは電源
ＶＣＣに接続されている。
【００７３】トランジスタＱＥのエミッタはトランジス
タＱ12のコレクタおよび電流ＩＥを流す定電流源ＳＥに
接続される。抵抗Ｒ９およびＲ10の抵抗値は等しく選択
される。抵抗Ｒ11の抵抗値は、抵抗Ｒ９およびＲ10の抵
抗値の４倍である。
タＱ12のコレクタおよび電流ＩＥを流す定電流源ＳＥに
接続される。抵抗Ｒ９およびＲ10の抵抗値は等しく選択
される。抵抗Ｒ11の抵抗値は、抵抗Ｒ９およびＲ10の抵
抗値の４倍である。
【００７４】トランジスタＱ17およびＱ18は、抵抗性減
結合トランスコンダクタンス差動増幅器構成において接
続される。出力電圧Ｖout が増加すると、トランジスタ
Ｑ17のベースの電圧は増加し、トランジスタＱ17を通る
電流は増加する。トランジスタＱ18を通る電流は減少
し、トランジスタＱ18のコレクタの電圧は増加する。抵
抗Ｒ９，Ｒ10およびＲ11の抵抗比によって、トランジス
タＱ18およびＱ12のコレクタの電圧は要求された電圧２
Ｖout を供給するためにＶout の２倍だけ増加する。
結合トランスコンダクタンス差動増幅器構成において接
続される。出力電圧Ｖout が増加すると、トランジスタ
Ｑ17のベースの電圧は増加し、トランジスタＱ17を通る
電流は増加する。トランジスタＱ18を通る電流は減少
し、トランジスタＱ18のコレクタの電圧は増加する。抵
抗Ｒ９，Ｒ10およびＲ11の抵抗比によって、トランジス
タＱ18およびＱ12のコレクタの電圧は要求された電圧２
Ｖout を供給するためにＶout の２倍だけ増加する。
【００７５】図１４の回路110 は図１７においてさらに
詳細に示されている。電圧制御された電圧源Ｓ14の構成
は、図１５および１６の構成と同じである。
詳細に示されている。電圧制御された電圧源Ｓ14の構成
は、図１５および１６の構成と同じである。
【００７６】図１８は、非減結合の共通のエミッタ構成
が接続されるトランジスタＱ３の伝達関数における非直
線性信号変調の原因を示す。トランジスタＱ３のエミッ
タは接地され、コレクタは負荷抵抗Ｒ12を通って電源Ｖ
ＣＣに接続される。入力信号Ｖinは、トランジスタＱ３
のベースに供給される。伝達関数はＶout ／Ｖinあるい
はＩout ／Ｉinである。顕著な非直線性エラーはΔＶbe
であり、ΔＶceおよびΔＩｂエラーはそれより少ない量
で存在する。複数の内部エミッタ抵抗が実際のトランジ
スタにおいて存在するが、非減結合共通エミッタ構成に
おいてゼロであると仮定されている。
が接続されるトランジスタＱ３の伝達関数における非直
線性信号変調の原因を示す。トランジスタＱ３のエミッ
タは接地され、コレクタは負荷抵抗Ｒ12を通って電源Ｖ
ＣＣに接続される。入力信号Ｖinは、トランジスタＱ３
のベースに供給される。伝達関数はＶout ／Ｖinあるい
はＩout ／Ｉinである。顕著な非直線性エラーはΔＶbe
であり、ΔＶceおよびΔＩｂエラーはそれより少ない量
で存在する。複数の内部エミッタ抵抗が実際のトランジ
スタにおいて存在するが、非減結合共通エミッタ構成に
おいてゼロであると仮定されている。
【００７７】図１９は、ΔＶbeおよびΔＩｂエラーが図
１および１３の構成を使用して補償されるトランジスタ
回路120 を示している概略図である。個々の補償構成
は、上記された方法において機能する。
１および１３の構成を使用して補償されるトランジスタ
回路120 を示している概略図である。個々の補償構成
は、上記された方法において機能する。
【００７８】エミッタ減結合抵抗が図２０におけるＲ３
と示されるような共通エミッタ形式において設けられる
場合、トランジスタ回路130 は共通コレクタ形式および
共通ベース形式に関して上記された変調補償構成を含む
ことができる。ΔＶbe補償は、図３および６を参照して
上記されたような電流源Ｓ１および抵抗Ｒ３によって行
われる。ΔＶceによるΔＩｂの補償は、図１２および１
５を参照に上記されたようなトランジスタＱ12および電
圧制御された電圧源Ｓ14によって行われる。
と示されるような共通エミッタ形式において設けられる
場合、トランジスタ回路130 は共通コレクタ形式および
共通ベース形式に関して上記された変調補償構成を含む
ことができる。ΔＶbe補償は、図３および６を参照して
上記されたような電流源Ｓ１および抵抗Ｒ３によって行
われる。ΔＶceによるΔＩｂの補償は、図１２および１
５を参照に上記されたようなトランジスタＱ12および電
圧制御された電圧源Ｓ14によって行われる。
【００７９】図２１乃至２７は、本発明の信号変調補償
構成が差動構成におけるトランジスタに適用されること
ができる方法のさらに別の例を示す。図２１は、図４お
よび６を参照して上記されたようなプレディストーショ
ンのΔＶbe補償を含んでいる非減結合共通エミッタバイ
ポーラトランジスタ差動トランスコンダクタンス増幅器
回路140 を示す。
構成が差動構成におけるトランジスタに適用されること
ができる方法のさらに別の例を示す。図２１は、図４お
よび６を参照して上記されたようなプレディストーショ
ンのΔＶbe補償を含んでいる非減結合共通エミッタバイ
ポーラトランジスタ差動トランスコンダクタンス増幅器
回路140 を示す。
【００８０】回路140 の左半分は、図６のそれらに共通
であり、同じ参照符号によって示されている素子を含
む。回路140 の右半分は、数字“１”が終りにつけられ
た同じ参照符号によって示されている対応している素子
を含む。
であり、同じ参照符号によって示されている素子を含
む。回路140 の右半分は、数字“１”が終りにつけられ
た同じ参照符号によって示されている対応している素子
を含む。
【００８１】抵抗Ｒ13およびＲ131は、ダイオードD4，
Ｄ5およびＤ41，Ｄ51とそれぞれ直列に接続される。ト
ランジスタＱ８およびＱ９のエミッタは電流Ｉ10を流す
定電流源Ｓ19に接続される。トランジスタＱ３およびＱ
３１のエミッタは電流Ｉ11を流す定電流源Ｓ20に接続さ
れる。
Ｄ5およびＤ41，Ｄ51とそれぞれ直列に接続される。ト
ランジスタＱ８およびＱ９のエミッタは電流Ｉ10を流す
定電流源Ｓ19に接続される。トランジスタＱ３およびＱ
３１のエミッタは電流Ｉ11を流す定電流源Ｓ20に接続さ
れる。
【００８２】回路１４０は“フィードフォワード”構成
を有し、補償構成に関する入力は差動入力信号である。
信号Ｖin＋およびＶin−はレベルシフトされ、トランジ
スタＱ６，Ｑ６１、ダイオードＤ４，Ｄ５およびＤ４
１，Ｄ５１および抵抗Ｒ13およびＲ131をそれぞれ通り
トランジスタＱ８およびＱ９のベースに供給される。信
号Ｖin＋が増加し、信号Ｖin−が減少すると、トランジ
スタＱ３の出力電流Ｉout＋は増加し、トランジスタＱ
３１の出力電流Ｉout−は減少する。Ｑ３のＶbeは△Ｖb
eだけ増加し、Ｑ31のＶbeは△Ｖbeだけ減少する。
を有し、補償構成に関する入力は差動入力信号である。
信号Ｖin＋およびＶin−はレベルシフトされ、トランジ
スタＱ６，Ｑ６１、ダイオードＤ４，Ｄ５およびＤ４
１，Ｄ５１および抵抗Ｒ13およびＲ131をそれぞれ通り
トランジスタＱ８およびＱ９のベースに供給される。信
号Ｖin＋が増加し、信号Ｖin−が減少すると、トランジ
スタＱ３の出力電流Ｉout＋は増加し、トランジスタＱ
３１の出力電流Ｉout−は減少する。Ｑ３のＶbeは△Ｖb
eだけ増加し、Ｑ31のＶbeは△Ｖbeだけ減少する。
【００８３】プレディストーション補償トランジスタＱ
41を通って流れるトランジスタＱ８のコレクタ電流は増
加し、トランジスタＱ31におけるＶbeの減少を補償する
ためにΔＶbeだけトランジスタＱ41のＶbeを増加させ
る。同様に、プレディストーション補償トランジスタＱ
４を通って流れるトランジスタＱ９のコレクタ電流は減
少し、トランジスタＱ３におけるＶbeの増加を補償する
ためにΔＶbeだけトランジスタＱ４のＶbeを減少させ
る。同様に、補償電流ΔＩloadはトランジスタＱ９から
トランジスタＱ４に流入し、補償電流ΔＩloadはトラン
ジスタＱ８中にトランジスタＱ41から流出する。
41を通って流れるトランジスタＱ８のコレクタ電流は増
加し、トランジスタＱ31におけるＶbeの減少を補償する
ためにΔＶbeだけトランジスタＱ41のＶbeを増加させ
る。同様に、プレディストーション補償トランジスタＱ
４を通って流れるトランジスタＱ９のコレクタ電流は減
少し、トランジスタＱ３におけるＶbeの増加を補償する
ためにΔＶbeだけトランジスタＱ４のＶbeを減少させ
る。同様に、補償電流ΔＩloadはトランジスタＱ９から
トランジスタＱ４に流入し、補償電流ΔＩloadはトラン
ジスタＱ８中にトランジスタＱ41から流出する。
【００８４】図２２は、トランジスタがバイポーラでは
なくＨＥＭＴであることの他は図２１の回路140 と類似
しているトランジスタ回路150 を示す。対応しているが
変化した素子は、同じ参照符号で示されている。
なくＨＥＭＴであることの他は図２１の回路140 と類似
しているトランジスタ回路150 を示す。対応しているが
変化した素子は、同じ参照符号で示されている。
【００８５】図２３は、エミッタ減結合抵抗Ｒ14および
Ｒ15がトランジスタＱ３，Ｑ31およびＱ８，Ｑ９のエミ
ッタ間にそれぞれ接続されること以外は図２１の回路14
0 と類似している抵抗性減結合共通エミッタバイポーラ
トランジスタ差動トランスコンダクタンス増幅器回路16
0 を示す。電流Ｉ12を流す定電流源Ｓ21およびＳ22はト
ランジスタＱ３およびＱ31のエミッタに接続され、電流
Ｉ13を流す定電流源Ｓ23およびＳ24はトランジスタＱ８
およびＱ９のエミッタにそれぞれ接続される。図２４
は、抵抗性減結合共通エミッタバイポーラトランジスタ
差動トランスコンダクタンス増幅器回路170 を示す。回
路170 は、出力信号がトランジスタＱ３およびＱ31のコ
レクタと電源ＶＣＣの間に接続される負荷抵抗Ｒ16およ
びＲ17を横切る差動電圧Ｖout+およびＶout-として得ら
れる点で図２３の回路と異なる。加えて、補償構成に関
する入力は図２３におけるような入力信号ではなく出力
信号である。これは、“フィードバック”構成として知
られている。トランジスタＱ６およびＱ61のベースは、
トランジスタＱ３およびＱ31それぞれのコレクタに接続
されている。
Ｒ15がトランジスタＱ３，Ｑ31およびＱ８，Ｑ９のエミ
ッタ間にそれぞれ接続されること以外は図２１の回路14
0 と類似している抵抗性減結合共通エミッタバイポーラ
トランジスタ差動トランスコンダクタンス増幅器回路16
0 を示す。電流Ｉ12を流す定電流源Ｓ21およびＳ22はト
ランジスタＱ３およびＱ31のエミッタに接続され、電流
Ｉ13を流す定電流源Ｓ23およびＳ24はトランジスタＱ８
およびＱ９のエミッタにそれぞれ接続される。図２４
は、抵抗性減結合共通エミッタバイポーラトランジスタ
差動トランスコンダクタンス増幅器回路170 を示す。回
路170 は、出力信号がトランジスタＱ３およびＱ31のコ
レクタと電源ＶＣＣの間に接続される負荷抵抗Ｒ16およ
びＲ17を横切る差動電圧Ｖout+およびＶout-として得ら
れる点で図２３の回路と異なる。加えて、補償構成に関
する入力は図２３におけるような入力信号ではなく出力
信号である。これは、“フィードバック”構成として知
られている。トランジスタＱ６およびＱ61のベースは、
トランジスタＱ３およびＱ31それぞれのコレクタに接続
されている。
【００８６】図２５は、フィードフォワード構成におけ
る別の抵抗性減結合共通エミッタバイポーラトランジス
タ差動トランスコンダクタンス増幅器回路180 を示す。
回路180 は図３を参照して説明されるΔＶbeの補償構成
を利用し、補償配置が負荷電流変化ΔＩloadの全てを供
給する上記された回路と異なり、ΔＩloadは主トランジ
スタＱ３およびＱ31を通って流れることはない。したが
って、主トランジスタＱ３およびＱ31は実質的に一定の
電流によって動作する。
る別の抵抗性減結合共通エミッタバイポーラトランジス
タ差動トランスコンダクタンス増幅器回路180 を示す。
回路180 は図３を参照して説明されるΔＶbeの補償構成
を利用し、補償配置が負荷電流変化ΔＩloadの全てを供
給する上記された回路と異なり、ΔＩloadは主トランジ
スタＱ３およびＱ31を通って流れることはない。したが
って、主トランジスタＱ３およびＱ31は実質的に一定の
電流によって動作する。
【００８７】トランジスタＱ17は、トランジスタＱ３の
コレクタに接続されたコレクタ、電流Ｉ14を流す定電流
源Ｓ25に接続されたエミッタおよび抵抗Ｒ13と電源Ｓ６
との接続部に接続されたベースを有する。トランジスタ
Ｑ18は、トランジスタＱ３のエミッタに接続されたコレ
クタ、電流Ｉ14を流す定電流源Ｓ26に接続されたエミッ
タおよび抵抗Ｒ131 と電源Ｓ７との接続部に接続された
ベースを有する。エミッタ減結合抵抗Ｒ18はトランジス
タＱ17およびＱ18のエミッタ間に接続される。トランジ
スタＱ171 は、トランジスタＱ31のエミッタに接続され
たコレクタ、電流Ｉ14を流す定電流源Ｓ27に接続された
エミッタおよび抵抗Ｒ13と電源Ｓ６との接続部に接続さ
れたベースを有する。トランジスタＱ181 はトランジス
タＱ31のコレクタに接続されたコレクタ、電流Ｉ14を流
す定電流源Ｓ28に接続されたエミッタおよび抵抗Ｒ131
と電源Ｓ７との接続部に接続されたベースを有する。抵
抗Ｒ14、Ｒ18およびＲ181 は同じ抵抗値を有する。
コレクタに接続されたコレクタ、電流Ｉ14を流す定電流
源Ｓ25に接続されたエミッタおよび抵抗Ｒ13と電源Ｓ６
との接続部に接続されたベースを有する。トランジスタ
Ｑ18は、トランジスタＱ３のエミッタに接続されたコレ
クタ、電流Ｉ14を流す定電流源Ｓ26に接続されたエミッ
タおよび抵抗Ｒ131 と電源Ｓ７との接続部に接続された
ベースを有する。エミッタ減結合抵抗Ｒ18はトランジス
タＱ17およびＱ18のエミッタ間に接続される。トランジ
スタＱ171 は、トランジスタＱ31のエミッタに接続され
たコレクタ、電流Ｉ14を流す定電流源Ｓ27に接続された
エミッタおよび抵抗Ｒ13と電源Ｓ６との接続部に接続さ
れたベースを有する。トランジスタＱ181 はトランジス
タＱ31のコレクタに接続されたコレクタ、電流Ｉ14を流
す定電流源Ｓ28に接続されたエミッタおよび抵抗Ｒ131
と電源Ｓ７との接続部に接続されたベースを有する。抵
抗Ｒ14、Ｒ18およびＲ181 は同じ抵抗値を有する。
【００８８】Ｖin+ が増加し、Ｖin- が減少するとき、
トランジスタＱ３のコレクタにおけるΔＩloadがトラン
ジスタＱ３のコレクタ中に流入するのではなくトランジ
スタＱ17によって流されるようにトランジスタＱ17のコ
レクタ電流はΔＩloadだけ増加する。トランジスタＱ３
のエミッタにおけるΔＩloadがトランジスタＱ３のエミ
ッタから流出するのではなくトランジスタＱ18によって
流出されるようにトランジスタＱ18のコレクタ電流は減
少する。
トランジスタＱ３のコレクタにおけるΔＩloadがトラン
ジスタＱ３のコレクタ中に流入するのではなくトランジ
スタＱ17によって流されるようにトランジスタＱ17のコ
レクタ電流はΔＩloadだけ増加する。トランジスタＱ３
のエミッタにおけるΔＩloadがトランジスタＱ３のエミ
ッタから流出するのではなくトランジスタＱ18によって
流出されるようにトランジスタＱ18のコレクタ電流は減
少する。
【００８９】同様に、トランジスタＱ31のエミッタにお
ける△ＩloadがトランジスタＱ31のエミッタに流入する
のではなくトランジスタＱ171によって流出されるよう
にトランジスタＱ171のコレクタ電流は△Ｉloadにだけ
増加する。トランジスＱ31のコレクタにおける△Ｉload
がトランジスタＱ31のコレクタから流出するのではなく
トランジスタＱ181によって流出されるようにトランジ
スタＱ181のコレクタ電流は減少する。
ける△ＩloadがトランジスタＱ31のエミッタに流入する
のではなくトランジスタＱ171によって流出されるよう
にトランジスタＱ171のコレクタ電流は△Ｉloadにだけ
増加する。トランジスＱ31のコレクタにおける△Ｉload
がトランジスタＱ31のコレクタから流出するのではなく
トランジスタＱ181によって流出されるようにトランジ
スタＱ181のコレクタ電流は減少する。
【００９０】この方法において、トランジスタＱ18はソ
ースとなり、トランジスタＱ171 は抵抗Ｒ14に対するΔ
Ｉload電流を流し、トランジスタＱ17は電流を流し、ト
ランジスタＱ181 は出力ΔＩload電流を流し、ΔＩload
電流は主トランジスタＱ３およびＱ31を通って流れるこ
とはなく、それ故ΔＶbe変調を効果的に補償する。
ースとなり、トランジスタＱ171 は抵抗Ｒ14に対するΔ
Ｉload電流を流し、トランジスタＱ17は電流を流し、ト
ランジスタＱ181 は出力ΔＩload電流を流し、ΔＩload
電流は主トランジスタＱ３およびＱ31を通って流れるこ
とはなく、それ故ΔＶbe変調を効果的に補償する。
【００９１】図２６は抵抗性負荷形態における抵抗性減
結合共通エミッタバイポーラトランジスタ差動トランス
コンダクタンス回路190 を示し、トランジスタＱ３およ
びＱ31のコレクタにそれぞれ接続された負荷抵抗Ｒ19お
よびＲ191 を含んでいる。抵抗Ｒ19およびＲ191 の抵抗
値は抵抗Ｒ14，Ｒ18およびＲ181 の抵抗値の半分であ
る。回路190 はフィードバック形態を利用し、補償構成
に関する入力は出力信号Ｖout+およびＶout-である。
結合共通エミッタバイポーラトランジスタ差動トランス
コンダクタンス回路190 を示し、トランジスタＱ３およ
びＱ31のコレクタにそれぞれ接続された負荷抵抗Ｒ19お
よびＲ191 を含んでいる。抵抗Ｒ19およびＲ191 の抵抗
値は抵抗Ｒ14，Ｒ18およびＲ181 の抵抗値の半分であ
る。回路190 はフィードバック形態を利用し、補償構成
に関する入力は出力信号Ｖout+およびＶout-である。
【００９２】図２７は、フィードフォワード形態におけ
る抵抗性減結合共通エミッタバイポーラトランジスタシ
ングルエンド対差動変換器回路200 を示す。回路200
は、図２３の回路160 に類似している。しかしながら、
シングルエンド入力信号ＶinはトランジスタＱ４のベー
スに供給され、トランジスタＱ41のベースは接地され
る。
る抵抗性減結合共通エミッタバイポーラトランジスタシ
ングルエンド対差動変換器回路200 を示す。回路200
は、図２３の回路160 に類似している。しかしながら、
シングルエンド入力信号ＶinはトランジスタＱ４のベー
スに供給され、トランジスタＱ41のベースは接地され
る。
【００９３】ΔＶbeの変調構成に関する入力信号は、回
路160 におけるような分離したトランジスタＱ６および
Ｑ61からではなく、トランジスタＱ４およびＱ41のエミ
ッタから得られる。このように、トランジスタＱ４およ
びＱ41は、主トランジスタＱ３およびＱ31と補償トラン
ジスタＱ８およびＱ９の両方に関するプレディストーシ
ョンΔＶbeの補償を行う。
路160 におけるような分離したトランジスタＱ６および
Ｑ61からではなく、トランジスタＱ４およびＱ41のエミ
ッタから得られる。このように、トランジスタＱ４およ
びＱ41は、主トランジスタＱ３およびＱ31と補償トラン
ジスタＱ８およびＱ９の両方に関するプレディストーシ
ョンΔＶbeの補償を行う。
【００９４】トランジスタＱ19およびＱ191 のコレクタ
は抵抗Ｒ16およびＲ17に接続され、トランジスタＱ19お
よびＱ191 のエミッタはカスコード構成におけるトラン
ジスタＱ３およびＱ31のコレクタに接続されている。バ
イアス電圧ＶＢＩＡＳは、トランジスタＱ19およびＱ19
1 のベースに供給される。
は抵抗Ｒ16およびＲ17に接続され、トランジスタＱ19お
よびＱ191 のエミッタはカスコード構成におけるトラン
ジスタＱ３およびＱ31のコレクタに接続されている。バ
イアス電圧ＶＢＩＡＳは、トランジスタＱ19およびＱ19
1 のベースに供給される。
【００９５】トランジスタＱ４およびＱ41は入力信号Ｖ
inおよび接地からトランジスタＱ３およびＱ３１を絶縁
してシングルエンド対差動変換器における対称性の問題
を克服し、その問題は１つの差動入力が変調を受け、別
の入力がそうでない（接地される）という事実から生じ
る。加えて、トランジスタＱ４およびＱ41のコレクタは
トランジスタＱ31およびＱ３のコレクタにそれぞれ交差
結合される。トランジスタＱ４，Ｑ31における電流およ
びトランジスタＱ41，Ｑ３における電流は互いに等し
く、同位相であり、トランジスタＱ19およびＱ191によ
ってそれぞれ結合される。このように、回路２００は通
常の差動増幅器あるいは差動シングルエンド対差動変換
器の出力電流の２倍を供給することが可能である。
inおよび接地からトランジスタＱ３およびＱ３１を絶縁
してシングルエンド対差動変換器における対称性の問題
を克服し、その問題は１つの差動入力が変調を受け、別
の入力がそうでない（接地される）という事実から生じ
る。加えて、トランジスタＱ４およびＱ41のコレクタは
トランジスタＱ31およびＱ３のコレクタにそれぞれ交差
結合される。トランジスタＱ４，Ｑ31における電流およ
びトランジスタＱ41，Ｑ３における電流は互いに等し
く、同位相であり、トランジスタＱ19およびＱ191によ
ってそれぞれ結合される。このように、回路２００は通
常の差動増幅器あるいは差動シングルエンド対差動変換
器の出力電流の２倍を供給することが可能である。
【００９６】図２８は、図２７の回路がレーダおよびそ
の他の無線周波数システムにおける臨界的な素子である
ギルバートミキサ回路202 を構成するために変化される
ことができる方法を示す。回路202 において、図２７の
トランジスタＱ19およびＱ191 は、差動入力信号Ｖin２
＋，Ｖin２−がトランジスタＱ４のベースに供給される
シングルエンド入力信号Ｖin１と混合されることができ
るギルバートミキサ203 および204 によって置換されて
いる。
の他の無線周波数システムにおける臨界的な素子である
ギルバートミキサ回路202 を構成するために変化される
ことができる方法を示す。回路202 において、図２７の
トランジスタＱ19およびＱ191 は、差動入力信号Ｖin２
＋，Ｖin２−がトランジスタＱ４のベースに供給される
シングルエンド入力信号Ｖin１と混合されることができ
るギルバートミキサ203 および204 によって置換されて
いる。
【００９７】ミキサ203 は、信号Ｖin２＋およびＶin２
−をそれぞれ受信するように接続されたベースを有する
差動結合トランジスタＱ32およびＱ33を含む。トランジ
スタＱ32およびＱ33のエミッタはトランジスタＱ３のコ
レクタに接続され、これらトランジスタのコレクタは抵
抗Ｒ16およびＲ17にそれぞれ接続されている。ミキサ20
4 は信号Ｖin２＋およびＶin２−をそれぞれ受信するよ
うに接続されたベースを有する差動結合トランジスタＱ
34およびＱ35を含む。トランジスタＱ34およびＱ35のエ
ミッタはトランジスタＱ31のコレクタに接続され、これ
らトランジスタＱ34およびＱ35のコレクタは抵抗Ｒ17お
よびＲ16にそれぞれ接続されている。ミキサ203 および
204 は、入力信号Ｖin２＋およびＶin２−を入力信号Ｖ
in１の各位相と合計する。
−をそれぞれ受信するように接続されたベースを有する
差動結合トランジスタＱ32およびＱ33を含む。トランジ
スタＱ32およびＱ33のエミッタはトランジスタＱ３のコ
レクタに接続され、これらトランジスタのコレクタは抵
抗Ｒ16およびＲ17にそれぞれ接続されている。ミキサ20
4 は信号Ｖin２＋およびＶin２−をそれぞれ受信するよ
うに接続されたベースを有する差動結合トランジスタＱ
34およびＱ35を含む。トランジスタＱ34およびＱ35のエ
ミッタはトランジスタＱ31のコレクタに接続され、これ
らトランジスタＱ34およびＱ35のコレクタは抵抗Ｒ17お
よびＲ16にそれぞれ接続されている。ミキサ203 および
204 は、入力信号Ｖin２＋およびＶin２−を入力信号Ｖ
in１の各位相と合計する。
【００９８】回路202 は、トランジスタＱ８およびＱ９
のベースにそれぞれ接続されたベースを有するトランジ
スタＱ36およびＱ37を含んでいる補償差動増幅器206 を
さらに含んでいる。エミッタ減結合抵抗ＲＣは、トラン
ジスタＱ36およびＱ37のエミッタ間に接続されている。
トランジスタＱ36およびＱ37のエミッタは、一定の電流
ＩＣを流す定電流源ＳＣ１およびＳＣ２にそれぞれ接続
されている。
のベースにそれぞれ接続されたベースを有するトランジ
スタＱ36およびＱ37を含んでいる補償差動増幅器206 を
さらに含んでいる。エミッタ減結合抵抗ＲＣは、トラン
ジスタＱ36およびＱ37のエミッタ間に接続されている。
トランジスタＱ36およびＱ37のエミッタは、一定の電流
ＩＣを流す定電流源ＳＣ１およびＳＣ２にそれぞれ接続
されている。
【００９９】信号Ｖin１はトランジスタＱ38のベースに
供給され、そのエミッタはトランジスタＱ36のコレクタ
に接続される。トランジスタＱ38のコレクタはトランジ
スタＱ３のコレクタに接続される。トランジスタＱ39の
ベースは接地され、そのエミッタはトランジスタＱ37の
コレクタに接続される。トランジスタＱ39のコレクタは
トランジスタ31のコレクタに接続されている。
供給され、そのエミッタはトランジスタＱ36のコレクタ
に接続される。トランジスタＱ38のコレクタはトランジ
スタＱ３のコレクタに接続される。トランジスタＱ39の
ベースは接地され、そのエミッタはトランジスタＱ37の
コレクタに接続される。トランジスタＱ39のコレクタは
トランジスタ31のコレクタに接続されている。
【０１００】トランジスタＱ38およびＱ39および増幅器
206 は、トランジスタＱ４のベースで回路202 の前端部
における不安定性からプレディストーショントランジス
タＱ４およびＱ41を補償するように機能する。補償が行
われない場合、入力信号Ｖin１が増加されると、信号電
流はそのベースから流出するトランジスタＱ４において
生じられる。これは増幅器202 の入力インピーダンスを
不所望な負インピーダンスにする。
206 は、トランジスタＱ４のベースで回路202 の前端部
における不安定性からプレディストーショントランジス
タＱ４およびＱ41を補償するように機能する。補償が行
われない場合、入力信号Ｖin１が増加されると、信号電
流はそのベースから流出するトランジスタＱ４において
生じられる。これは増幅器202 の入力インピーダンスを
不所望な負インピーダンスにする。
【０１０１】トランジスタＱ４から流出するベース電流
は、トランジスタＱ38によって要求されるベース信号電
流を供給する。トランジスタＱ38の入力インピーダン
ス、および入力信号Ｖin１によって見られるような回路
202 の入力インピーダンスはトランジスタＱ38およびＱ
４のエミッタ電流における変化を調整することによって
調整される。トランジスタＱ38における変化がトランジ
スタＱ４における変化と等しい場合、入力インピーダン
スは理論上無限大である。トランジスタＱ38における変
化がトランジスタＱ４における変化よりも大きい場合、
入力インピーダンスは有限の正の値を有する。トランジ
スタＱ38における変化がトランジスタＱ４における変化
よりも小さい場合、入力インピーダンスは有限の負の値
を有する。また、図示されてはいないが、増幅器206 を
除去し、抵抗Ｒ15の抵抗値を半分に減少し、２重コレク
タ装置とトランジスタＱ８およびＱ９を置換することが
可能である。これは、これらの段がプレディストーショ
ンであるから直線形であるＱ38およびＱ39のコレクタに
付加的な同位相信号電流を供給する。
は、トランジスタＱ38によって要求されるベース信号電
流を供給する。トランジスタＱ38の入力インピーダン
ス、および入力信号Ｖin１によって見られるような回路
202 の入力インピーダンスはトランジスタＱ38およびＱ
４のエミッタ電流における変化を調整することによって
調整される。トランジスタＱ38における変化がトランジ
スタＱ４における変化と等しい場合、入力インピーダン
スは理論上無限大である。トランジスタＱ38における変
化がトランジスタＱ４における変化よりも大きい場合、
入力インピーダンスは有限の正の値を有する。トランジ
スタＱ38における変化がトランジスタＱ４における変化
よりも小さい場合、入力インピーダンスは有限の負の値
を有する。また、図示されてはいないが、増幅器206 を
除去し、抵抗Ｒ15の抵抗値を半分に減少し、２重コレク
タ装置とトランジスタＱ８およびＱ９を置換することが
可能である。これは、これらの段がプレディストーショ
ンであるから直線形であるＱ38およびＱ39のコレクタに
付加的な同位相信号電流を供給する。
【０１０２】図２９および３０は、図４のΔＶbeのプレ
ディストーション補償装置が相補的な（ＮおよびＰ型の
両装置）技術による回路に適用されることができる方法
を示す。実施例はバイポーラトランジスタを含むが、そ
の技術がＦＥＴ回路に等しく適用可能であることが理解
される。
ディストーション補償装置が相補的な（ＮおよびＰ型の
両装置）技術による回路に適用されることができる方法
を示す。実施例はバイポーラトランジスタを含むが、そ
の技術がＦＥＴ回路に等しく適用可能であることが理解
される。
【０１０３】図２９は、高いスパーフリーダイナミック
範囲（ＳＦＤＲ）を要求する連続時間フィルタのような
適用に特に適切である相補的バイポーラの低い歪のトラ
ンスコンダクタンス差動増幅器回路205 を示す。連続時
間フィルタのような典型的な適用は、偽似信号阻止フィ
ルタ、高性能コンピュータディスク駆動装置および音響
およびビデオ録音装置を含む。
範囲（ＳＦＤＲ）を要求する連続時間フィルタのような
適用に特に適切である相補的バイポーラの低い歪のトラ
ンスコンダクタンス差動増幅器回路205 を示す。連続時
間フィルタのような典型的な適用は、偽似信号阻止フィ
ルタ、高性能コンピュータディスク駆動装置および音響
およびビデオ録音装置を含む。
【０１０４】入力信号Ｖin+ はＮＰＮバイポーラトラン
ジスタＱ20およびＱ21のベースに供給され、さらにＰＮ
ＰバイポーラトランジスタＱ22のベースに供給される。
トランジスタＱ20およびＱ21のコレクタは電源ＶＣＣに
接続され、トランジスタＱ２２のエミッタは電流Ｉ15を
流出する一定電源Ｓ29に接続される。トランジスタＱ20
のエミッタは、一定電流Ｉ16を流出する定電流源Ｓ30に
レベルシフトダイオードＤ15，Ｄ16およびＤ17を通って
接続される。
ジスタＱ20およびＱ21のベースに供給され、さらにＰＮ
ＰバイポーラトランジスタＱ22のベースに供給される。
トランジスタＱ20およびＱ21のコレクタは電源ＶＣＣに
接続され、トランジスタＱ２２のエミッタは電流Ｉ15を
流出する一定電源Ｓ29に接続される。トランジスタＱ20
のエミッタは、一定電流Ｉ16を流出する定電流源Ｓ30に
レベルシフトダイオードＤ15，Ｄ16およびＤ17を通って
接続される。
【０１０５】ダイオードＤ17と電源Ｓ30の接続部は、Ｎ
ＰＮトランジスタＱ23およびＰＮＰトランジスタＱ24の
ベースに接続される。トランジスタＱ23のエミッタは、
一定の電流Ｉ17を流す定電流源Ｓ31に接続される。トラ
ンジスタＱ24のコレクタは電源ＶＥＥに接続される入力
信号Ｖin- はＮＰＮバイポーラトランジスタＱ25および
Ｑ26のベースに供給され、さらにＰＮＰバイポーラトラ
ンジスタＱ27のベースに供給される。トランジスタＱ25
およびＱ26のコレクタは電源ＶＣＣに接続され、トラン
ジスタＱ27のエミッタは電流Ｉ18を流出する定電源Ｓ32
に接続される。トランジスタＱ25のエミッタは、一定の
電流Ｉ19を流出する定電流源Ｓ33にレベルシフトダイオ
ードＤ18，Ｄ19およびＤ20を通って接続される。
ＰＮトランジスタＱ23およびＰＮＰトランジスタＱ24の
ベースに接続される。トランジスタＱ23のエミッタは、
一定の電流Ｉ17を流す定電流源Ｓ31に接続される。トラ
ンジスタＱ24のコレクタは電源ＶＥＥに接続される入力
信号Ｖin- はＮＰＮバイポーラトランジスタＱ25および
Ｑ26のベースに供給され、さらにＰＮＰバイポーラトラ
ンジスタＱ27のベースに供給される。トランジスタＱ25
およびＱ26のコレクタは電源ＶＣＣに接続され、トラン
ジスタＱ27のエミッタは電流Ｉ18を流出する定電源Ｓ32
に接続される。トランジスタＱ25のエミッタは、一定の
電流Ｉ19を流出する定電流源Ｓ33にレベルシフトダイオ
ードＤ18，Ｄ19およびＤ20を通って接続される。
【０１０６】ダイオードＤ20と電源Ｓ33との接続部は、
ＮＰＮトランジスタＱ28およびＰＮＰトランジスタＱ29
のベースに接続される。トランジスタＱ28のエミッタ
は、一定の電流Ｉ20を流す定電流源Ｓ34に接続される。
トランジスタＱ29のコレクタは電源ＶＥＥに接続され
る。
ＮＰＮトランジスタＱ28およびＰＮＰトランジスタＱ29
のベースに接続される。トランジスタＱ28のエミッタ
は、一定の電流Ｉ20を流す定電流源Ｓ34に接続される。
トランジスタＱ29のコレクタは電源ＶＥＥに接続され
る。
【０１０７】エミッタ減結合抵抗Ｒ20はトランジスタＱ
22およびＱ27のエミッタ間に接続され、一方エミッタ減
結合抵抗Ｒ21はトランジスタＱ23およびＱ28のエミッタ
間に接続される。トランジスタＱ21のエミッタはＰＮＰ
トランジスタＱ90のベースおよびトランジスタＱ28のコ
レクタに接続され、トランジスタＱ26のエミッタはＰＮ
ＰトランジスタＱ91のベース、およびトランジスタＱ23
のコレクタに接続されている。
22およびＱ27のエミッタ間に接続され、一方エミッタ減
結合抵抗Ｒ21はトランジスタＱ23およびＱ28のエミッタ
間に接続される。トランジスタＱ21のエミッタはＰＮＰ
トランジスタＱ90のベースおよびトランジスタＱ28のコ
レクタに接続され、トランジスタＱ26のエミッタはＰＮ
ＰトランジスタＱ91のベース、およびトランジスタＱ23
のコレクタに接続されている。
【０１０８】トランジスタＱ22のコレクタはＮＰＮトラ
ンジスタＱ92のベース、およびトランジスタＱ29のエミ
ッタに接続され、トランジスタＱ27のコレクタはＮＰＮ
トランジスタＱ93のベース、およびトランジスタＱ24の
エミッタに接続される。
ンジスタＱ92のベース、およびトランジスタＱ29のエミ
ッタに接続され、トランジスタＱ27のコレクタはＮＰＮ
トランジスタＱ93のベース、およびトランジスタＱ24の
エミッタに接続される。
【０１０９】エミッタ減結合抵抗Ｒ22はトランジスタＱ
90およびＱ91のエミッタ間に接続され、エミッタ減結合
抵抗Ｒ23はトランジスタＱ92およびＱ93のエミッタ間に
接続される。一定の電流Ｉ21を流出する定電流源Ｓ35お
よびＳ36はトランジスタＱ90およびＱ91のエミッタと抵
抗Ｒ22との接続部に接続され、一定の電流Ｉ21を流す定
電流源Ｓ37およびＳ38はトランジスタＱ92およびＱ93の
エミッタと抵抗Ｒ23との接続部に接続される。
90およびＱ91のエミッタ間に接続され、エミッタ減結合
抵抗Ｒ23はトランジスタＱ92およびＱ93のエミッタ間に
接続される。一定の電流Ｉ21を流出する定電流源Ｓ35お
よびＳ36はトランジスタＱ90およびＱ91のエミッタと抵
抗Ｒ22との接続部に接続され、一定の電流Ｉ21を流す定
電流源Ｓ37およびＳ38はトランジスタＱ92およびＱ93の
エミッタと抵抗Ｒ23との接続部に接続される。
【０１１０】トランジスタＱ90およびＱ91、電源Ｓ35お
よびＳ36、および抵抗Ｒ22は主ＰＮＰトランスコンダク
タンス増幅器210 を構成し、トランジスタＱ92およびＱ
93、電源Ｓ37およびＳ38、および抵抗Ｒ23は主ＮＰＮト
ランスコンダクタンス増幅器212 を構成する。トランジ
スタＱ22およびＱ27、電源Ｓ29およびＳ32、および抵抗
Ｒ20は補償ＰＮＰトランスコンダクタンス増幅器214 を
構成し、トランジスタＱ23およびＱ28、電源Ｓ31および
Ｓ34、および抵抗Ｒ21は補償ＮＰＮトランスコンダクタ
ンス増幅器216 を構成する。
よびＳ36、および抵抗Ｒ22は主ＰＮＰトランスコンダク
タンス増幅器210 を構成し、トランジスタＱ92およびＱ
93、電源Ｓ37およびＳ38、および抵抗Ｒ23は主ＮＰＮト
ランスコンダクタンス増幅器212 を構成する。トランジ
スタＱ22およびＱ27、電源Ｓ29およびＳ32、および抵抗
Ｒ20は補償ＰＮＰトランスコンダクタンス増幅器214 を
構成し、トランジスタＱ23およびＱ28、電源Ｓ31および
Ｓ34、および抵抗Ｒ21は補償ＮＰＮトランスコンダクタ
ンス増幅器216 を構成する。
【０１１１】トランジスタＱ21およびＱ26はＰＮＰ主増
幅器のトランジスタＱ90およびＱ91に関するプレディス
トーション補償トランジスタであり、一方トランジスタ
Ｑ24およびＱ29は主ＮＰＮ増幅器のトランジスタＱ93お
よびＱ92に関する補償トランジスタである。プレディス
トーション補償トランジスタＱ21およびＱ26は増幅器21
6 によって駆動され、プレディストーショントランジス
タＱ24およびＱ29は増幅器214 によって駆動される。
幅器のトランジスタＱ90およびＱ91に関するプレディス
トーション補償トランジスタであり、一方トランジスタ
Ｑ24およびＱ29は主ＮＰＮ増幅器のトランジスタＱ93お
よびＱ92に関する補償トランジスタである。プレディス
トーション補償トランジスタＱ21およびＱ26は増幅器21
6 によって駆動され、プレディストーショントランジス
タＱ24およびＱ29は増幅器214 によって駆動される。
【０１１２】出力電流信号Ｉout+およびＩout-は、トラ
ンジスタＱ90、Ｑ93およびＱ91，Ｑ92のコレクタでそれ
ぞれ得られる。これらの電流は、出力Ｉout+とＩout-の
間に接続される単一の信号抵抗の出力Ｉout+およびＩou
t-と接地間に接続された負荷抵抗（図示されていない）
によって出力電圧に変換されることができる。積分出力
は出力間にキャパシタを接続することによって発生され
る。
ンジスタＱ90、Ｑ93およびＱ91，Ｑ92のコレクタでそれ
ぞれ得られる。これらの電流は、出力Ｉout+とＩout-の
間に接続される単一の信号抵抗の出力Ｉout+およびＩou
t-と接地間に接続された負荷抵抗（図示されていない）
によって出力電圧に変換されることができる。積分出力
は出力間にキャパシタを接続することによって発生され
る。
【０１１３】相補的な構成において、補償トランジスタ
のΔＶbeは主トランジスタのΔＶbeが増加する時に増加
しなければならず、反対の場合には反対である。これ
は、上記された全ＮＰＮ構成に関する動作の反対であ
る。例として主トランジスタＱ90および補償トランジス
タＱ21に対して、入力信号Ｖin+ が増加する時にトラン
ジスタＱ90を通る電流は減少し、トランジスタＱ90のΔ
Ｖbeは減少する。主トランジスタＱ90のエミッタの電圧
はＶin+ ＋トランジスタＱ90のＶbeである。補償トラン
ジスタＱ21のエミッタの電圧はＶin+ −トランジスタＱ
21のＶbeである。
のΔＶbeは主トランジスタのΔＶbeが増加する時に増加
しなければならず、反対の場合には反対である。これ
は、上記された全ＮＰＮ構成に関する動作の反対であ
る。例として主トランジスタＱ90および補償トランジス
タＱ21に対して、入力信号Ｖin+ が増加する時にトラン
ジスタＱ90を通る電流は減少し、トランジスタＱ90のΔ
Ｖbeは減少する。主トランジスタＱ90のエミッタの電圧
はＶin+ ＋トランジスタＱ90のＶbeである。補償トラン
ジスタＱ21のエミッタの電圧はＶin+ −トランジスタＱ
21のＶbeである。
【０１１４】Ｖin+ ＋トランジスタＱ21の正常のＶbe−
トランジスタＱ90の正常のＶbeに等しいトランジスタＱ
90のエミッタの電圧に対して、トランジスタＱ28および
トランジスタＱ21を通る電流が減少し、トランジスタＱ
21のΔＶbeがトランジスタＱ90のΔＶbeと同じだけ減少
するように増幅器216 は機能しなければならない。この
方法において、トランジスタのＶbeはトランジスタＱ90
のＶbeに等しく維持され、またトランジスタＱ90のＶbe
を相殺し、トランジスタＱ90のエミッタ電圧はＶin+ ＋
トランジスタＱ21の正常のＶbe−トランジスタＱ90の正
常のＶbeで維持される。他の３つの主補償トランジスタ
についての動作も類似している。
トランジスタＱ90の正常のＶbeに等しいトランジスタＱ
90のエミッタの電圧に対して、トランジスタＱ28および
トランジスタＱ21を通る電流が減少し、トランジスタＱ
21のΔＶbeがトランジスタＱ90のΔＶbeと同じだけ減少
するように増幅器216 は機能しなければならない。この
方法において、トランジスタのＶbeはトランジスタＱ90
のＶbeに等しく維持され、またトランジスタＱ90のＶbe
を相殺し、トランジスタＱ90のエミッタ電圧はＶin+ ＋
トランジスタＱ21の正常のＶbe−トランジスタＱ90の正
常のＶbeで維持される。他の３つの主補償トランジスタ
についての動作も類似している。
【０１１５】別の補償バイポーラで低い歪のトランスコ
ンダクタンス差動増幅器回路220 は図３０において示さ
れている。上記された回路はＡ級増幅器段として動作
し、回路220 は信号電流を定在電流よりも大きくするこ
とを可能にするＡＢ級の段を含む。入力信号Ｖin+ は、
ＮＰＮトランジスタＱ100 のベースに供給され、そのコ
レクタは電源ＶＣＣに接続されている。トランジスタＱ
100 のエミッタは一定の電流Ｉ22を流す定電流源Ｓ39に
レベルシフト用のダイオード接続されたＮＰＮトランジ
スタＤ21，Ｄ22およびＤ23を通って接続される。信号Ｖ
in+ は、ＰＮＰトランジスタＱ101 およびＮＰＮトラン
ジスタＱ102 のベースにさらに供給される。
ンダクタンス差動増幅器回路220 は図３０において示さ
れている。上記された回路はＡ級増幅器段として動作
し、回路220 は信号電流を定在電流よりも大きくするこ
とを可能にするＡＢ級の段を含む。入力信号Ｖin+ は、
ＮＰＮトランジスタＱ100 のベースに供給され、そのコ
レクタは電源ＶＣＣに接続されている。トランジスタＱ
100 のエミッタは一定の電流Ｉ22を流す定電流源Ｓ39に
レベルシフト用のダイオード接続されたＮＰＮトランジ
スタＤ21，Ｄ22およびＤ23を通って接続される。信号Ｖ
in+ は、ＰＮＰトランジスタＱ101 およびＮＰＮトラン
ジスタＱ102 のベースにさらに供給される。
【０１１６】トランジスタＱ101 のコレクタは電源ＶＥ
Ｅに接続され、トランジスタＱ101のエミッタはＮＰＮ
トランジスタＱ103 のベースに接続され、さらに一定の
電流Ｉ23を流す定電流源Ｓ40に接続される。トランジス
タＱ103 のコレクタは、ダイオード接続のＰＮＰトラン
ジスタＱ104 のベースおよびコレクタに接続され、さら
にＰＮＰトランジスタＱ105 のベースに接続される。ト
ランジスタＱ104 およびＱ105 のエミッタは電源ＶＣＣ
に接続される。トランジスタＱ105 のコレクタはＰＮＰ
トランジスタＱ106 のエミッタ、およびＮＰＮトランジ
スタＱ107 のベースに接続される。トランジスタＱ106
のコレクタは電源ＶＥＥに接続され、およびトランジス
タＱ107 のエミッタは一定の電流Ｉ24を流す定電流源Ｓ
41に接続されている。
Ｅに接続され、トランジスタＱ101のエミッタはＮＰＮ
トランジスタＱ103 のベースに接続され、さらに一定の
電流Ｉ23を流す定電流源Ｓ40に接続される。トランジス
タＱ103 のコレクタは、ダイオード接続のＰＮＰトラン
ジスタＱ104 のベースおよびコレクタに接続され、さら
にＰＮＰトランジスタＱ105 のベースに接続される。ト
ランジスタＱ104 およびＱ105 のエミッタは電源ＶＣＣ
に接続される。トランジスタＱ105 のコレクタはＰＮＰ
トランジスタＱ106 のエミッタ、およびＮＰＮトランジ
スタＱ107 のベースに接続される。トランジスタＱ106
のコレクタは電源ＶＥＥに接続され、およびトランジス
タＱ107 のエミッタは一定の電流Ｉ24を流す定電流源Ｓ
41に接続されている。
【０１１７】トランジスタＱ103 のエミッタはＰＮＰト
ランジスタＱ108 のエミッタに接続され、このトランジ
スタＱ108 のベースはトランジスタＱ100 のエミッタに
接続される。トランジスタＱ108 のコレクタはダイオー
ド接続のＮＰＮトランジスタＱ109 のベースおよびコレ
クタに接続され、トランジスタＱ109 のエミッタは電源
ＶＥＥに接続される。トランジスタＱ109 のベースはＮ
ＰＮトランジスタＱ110 のベースに接続され、トランジ
スタＱ110 のエミッタは電源ＶＥＥに接続され、そのコ
レクタはトランジスタＱ102 のエミッタおよびトランジ
スタＱ111 のベースに接続される。ＰＮＰトランジスタ
Ｑ111 のエミッタは、一定の電流Ｉ25を流す定電流源Ｓ
42に接続される。トランジスタＱ111 のコレクタはトラ
ンジスタＱ107 のコレクタに接続される。
ランジスタＱ108 のエミッタに接続され、このトランジ
スタＱ108 のベースはトランジスタＱ100 のエミッタに
接続される。トランジスタＱ108 のコレクタはダイオー
ド接続のＮＰＮトランジスタＱ109 のベースおよびコレ
クタに接続され、トランジスタＱ109 のエミッタは電源
ＶＥＥに接続される。トランジスタＱ109 のベースはＮ
ＰＮトランジスタＱ110 のベースに接続され、トランジ
スタＱ110 のエミッタは電源ＶＥＥに接続され、そのコ
レクタはトランジスタＱ102 のエミッタおよびトランジ
スタＱ111 のベースに接続される。ＰＮＰトランジスタ
Ｑ111 のエミッタは、一定の電流Ｉ25を流す定電流源Ｓ
42に接続される。トランジスタＱ111 のコレクタはトラ
ンジスタＱ107 のコレクタに接続される。
【０１１８】回路220 は上記左半分に本質的に類似して
いる右半分をさらに含み、対応している素子は同じ参照
符号にダッシュを付けて示されている。回路220 の右半
分の構成および動作はその左半分に対称的であり、した
がって詳細には説明しない。入力信号Ｖin- はトランジ
スタＱ100'のベースに供給され、差動出力電流信号Ｉou
t+およびＩout-はトランジスタＱ111 ，Ｑ107 およびＱ
111'，Ｑ107'のコレクタで得られる。エミッタ減結合抵
抗Ｒ24，Ｒ25およびＲ26は、トランジスタＱ111 ，Ｑ11
1'，Ｑ108 ，Ｑ108'およびＱ107 ，Ｑ107'のエミッタ間
に接続される。抵抗Ｒ24およびＲ26の抵抗値は等しく、
抵抗Ｒ25の抵抗は抵抗Ｒ24およびＲ26の抵抗値の半分で
ある。
いる右半分をさらに含み、対応している素子は同じ参照
符号にダッシュを付けて示されている。回路220 の右半
分の構成および動作はその左半分に対称的であり、した
がって詳細には説明しない。入力信号Ｖin- はトランジ
スタＱ100'のベースに供給され、差動出力電流信号Ｉou
t+およびＩout-はトランジスタＱ111 ，Ｑ107 およびＱ
111'，Ｑ107'のコレクタで得られる。エミッタ減結合抵
抗Ｒ24，Ｒ25およびＲ26は、トランジスタＱ111 ，Ｑ11
1'，Ｑ108 ，Ｑ108'およびＱ107 ，Ｑ107'のエミッタ間
に接続される。抵抗Ｒ24およびＲ26の抵抗値は等しく、
抵抗Ｒ25の抵抗は抵抗Ｒ24およびＲ26の抵抗値の半分で
ある。
【０１１９】トランジスタＱ111 およびＱ111'、電源Ｓ
42およびＳ42' 、および抵抗Ｒ24は主ＰＮＰトランスコ
ンダクタンス増幅器222 を構成する。トランジスタＱ10
7 およびＱ107'、電源Ｓ41およびＳ41' 、および抵抗Ｒ
26は主ＮＰＮトランスコンダクタンス増幅器224 を構成
する。トランジスタＱ102 ，Ｑ106 ，Ｑ102'およびＱ10
6'は、主トランジスタＱ111 ，Ｑ107 ，Ｑ111'およびＱ
107'のためのプレディストーション補償トランジスタで
ある。
42およびＳ42' 、および抵抗Ｒ24は主ＰＮＰトランスコ
ンダクタンス増幅器222 を構成する。トランジスタＱ10
7 およびＱ107'、電源Ｓ41およびＳ41' 、および抵抗Ｒ
26は主ＮＰＮトランスコンダクタンス増幅器224 を構成
する。トランジスタＱ102 ，Ｑ106 ，Ｑ102'およびＱ10
6'は、主トランジスタＱ111 ，Ｑ107 ，Ｑ111'およびＱ
107'のためのプレディストーション補償トランジスタで
ある。
【０１２０】トランジスタＱ103 ，Ｑ104 およびＱ105
はＰＮＰの利得１の相補フォロア226aを構成し、トラン
ジスタＱ108 ，Ｑ109 およびＱ110 はＮＰＮの利得１の
相補フォロア226bを構成する。フォロア226aは補償トラ
ンジスタＱ106 を駆動し、一方フォロア226bは補償トラ
ンジスタＱ102 を駆動する。回路220 の右半分における
対応している素子および抵抗Ｒ25と共にフォロア226aお
よび226bは、ＡＢ級のトランスコンダクタンス増幅器を
構成する。補償トランジスタＱ102 ，Ｑ106 ，Ｑ102'お
よびＱ106'は、図２８を参照して上記されたのと同じ方
法でそれらのΔＶbeが各主トランジスタＱ111 ，Ｑ107
，Ｑ111'およびＱ107'のΔＶbeが増加するのと同じ量
だけ増加するように駆動され、反対の場合には反対にな
るように駆動する。
はＰＮＰの利得１の相補フォロア226aを構成し、トラン
ジスタＱ108 ，Ｑ109 およびＱ110 はＮＰＮの利得１の
相補フォロア226bを構成する。フォロア226aは補償トラ
ンジスタＱ106 を駆動し、一方フォロア226bは補償トラ
ンジスタＱ102 を駆動する。回路220 の右半分における
対応している素子および抵抗Ｒ25と共にフォロア226aお
よび226bは、ＡＢ級のトランスコンダクタンス増幅器を
構成する。補償トランジスタＱ102 ，Ｑ106 ，Ｑ102'お
よびＱ106'は、図２８を参照して上記されたのと同じ方
法でそれらのΔＶbeが各主トランジスタＱ111 ，Ｑ107
，Ｑ111'およびＱ107'のΔＶbeが増加するのと同じ量
だけ増加するように駆動され、反対の場合には反対にな
るように駆動する。
【０１２１】トランジスタＱ100 およびＱ101 はトラン
ジスタＱ103 およびＱ108 に対する駆動装置である。ト
ランジスタＱ104 およびＱ105 は、補償トランジスタＱ
106にトランジスタＱ103 を通って流れる電流における
変化を反射する電流ミラーを構成する。トランジスタＱ
109 およびＱ110 は、補償トランジスタＱ102 にトラン
ジスタＱ108 を通って流れる電流における変化を反射す
る電流ミラーを構成する。
ジスタＱ103 およびＱ108 に対する駆動装置である。ト
ランジスタＱ104 およびＱ105 は、補償トランジスタＱ
106にトランジスタＱ103 を通って流れる電流における
変化を反射する電流ミラーを構成する。トランジスタＱ
109 およびＱ110 は、補償トランジスタＱ102 にトラン
ジスタＱ108 を通って流れる電流における変化を反射す
る電流ミラーを構成する。
【０１２２】本発明の複数の実施例が示され説明されて
いるが、本発明の技術的範囲から逸脱することなしに多
数の変更および別の実施例が当業者によって行われるで
あろう。したがって、本発明は特定の記載された実施例
にのみ限定されるものではない。様々な変化は、特許請
求の範囲に限定されるような本発明の技術的範囲から逸
脱することなしに企図され、行われることができる。
いるが、本発明の技術的範囲から逸脱することなしに多
数の変更および別の実施例が当業者によって行われるで
あろう。したがって、本発明は特定の記載された実施例
にのみ限定されるものではない。様々な変化は、特許請
求の範囲に限定されるような本発明の技術的範囲から逸
脱することなしに企図され、行われることができる。
【図１】負荷電流（ΔＶbe）変調に関するプレディスト
ーション補償構成を含んでいる従来の共通エミッタバイ
ポーラトランジスタ回路の回路図。
ーション補償構成を含んでいる従来の共通エミッタバイ
ポーラトランジスタ回路の回路図。
【図２】共通コレクタ（エミッタフォロア）バイポーラ
トランジスタ形態における信号変調の原因を示す回路
図。
トランジスタ形態における信号変調の原因を示す回路
図。
【図３】ΔＶbeの変調に対する第１の補償構成を含んで
いる本発明の１実施例の共通コレクタバイポーラトラン
ジスタ回路の回路図。
いる本発明の１実施例の共通コレクタバイポーラトラン
ジスタ回路の回路図。
【図４】ΔＶbeの変調に対する第２の補償構成を含んで
いる共通コレクタトランジスタ回路の回路図。
いる共通コレクタトランジスタ回路の回路図。
【図５】ベース幅（ΔＶce）変調に対する補償構成を含
んでいる共通コレクタトランジスタ回路の回路図。
んでいる共通コレクタトランジスタ回路の回路図。
【図６】図３および５の補償構成を具備している共通コ
レクタトランジスタ回路の回路図。
レクタトランジスタ回路の回路図。
【図７】図３および５の補償構成の変形実施例を含んで
いる共通コレクタトランジスタ回路の回路図。
いる共通コレクタトランジスタ回路の回路図。
【図８】図４および５の補償構成を具備している共通コ
レクタトランジスタ回路の回路図。
レクタトランジスタ回路の回路図。
【図９】図３および５の補償構成を含んでいる差動共通
コレクタ抵抗性減結合トランジスタ増幅器回路の回路
図。
コレクタ抵抗性減結合トランジスタ増幅器回路の回路
図。
【図１０】図９に類似し、Ｎ型の金属酸化物半導体（Ｎ
ＭＯＳ）ＦＥＴによって構成される回路の回路図。
ＭＯＳ）ＦＥＴによって構成される回路の回路図。
【図１１】共通ベースバイポーラトランジスタ形態にお
ける信号変調の原因を示す図。
ける信号変調の原因を示す図。
【図１２】電流利得（ΔＩｂ）変調に関する第１の補償
構成を含んでいる本発明の実施例の共通ベーストランジ
スタ回路の回路図。
構成を含んでいる本発明の実施例の共通ベーストランジ
スタ回路の回路図。
【図１３】ΔＩｂの変調に関する第２の補償構成を含ん
でいる共通ベーストランジスタ回路の回路図。
でいる共通ベーストランジスタ回路の回路図。
【図１４】ΔＩｂの変調に関する第３の補償構成を含ん
でいる共通ベーストランジスタ回路の回路図。
でいる共通ベーストランジスタ回路の回路図。
【図１５】図１２の回路をさらに詳細な回路図。
【図１６】図１３の回路をさらに詳細な回路図。
【図１７】図１４の回路をさらに詳細な回路図。
【図１８】非減結合共通エミッタバイポーラトランジス
タ構成における信号変調の原因を示す図。
タ構成における信号変調の原因を示す図。
【図１９】図１および１３の補償構成を含んでいる本発
明の実施例の非減結合共通エミッタバイポーラトランジ
スタ回路の回路図。
明の実施例の非減結合共通エミッタバイポーラトランジ
スタ回路の回路図。
【図２０】図３および１２の補償構成を含んでいる抵抗
性減結合共通エミッタバイポーラトランジスタ回路の回
路図。
性減結合共通エミッタバイポーラトランジスタ回路の回
路図。
【図２１】図４のΔＶbeの補償構成を含んでいるフィー
ドフォワード構成における非減結合共通エミッタバイポ
ーラトランジスタ差動トランスコンダクタンス増幅器の
回路図。
ドフォワード構成における非減結合共通エミッタバイポ
ーラトランジスタ差動トランスコンダクタンス増幅器の
回路図。
【図２２】図２１に類似し、ＨＥＭＴによる実施例の回
路の回路図。
路の回路図。
【図２３】図４のΔＶbeの補償構成を含んでいるフィー
ドフォワード構成における抵抗性減結合共通エミッタバ
イポーラトランジスタ差動トランスコンダクタンス増幅
器の回路図。
ドフォワード構成における抵抗性減結合共通エミッタバ
イポーラトランジスタ差動トランスコンダクタンス増幅
器の回路図。
【図２４】図４のΔＶbeの補償構成を含んでいる抵抗性
負荷フィードバック構成における抵抗性減結合共通エミ
ッタバイポーラトランジスタ差動トランスコンダクタン
ス増幅器の回路図。
負荷フィードバック構成における抵抗性減結合共通エミ
ッタバイポーラトランジスタ差動トランスコンダクタン
ス増幅器の回路図。
【図２５】図３のΔＶbeの補償構成を含んでいるフィー
ドフォワード構成における別の抵抗性減結合共通エミッ
タバイポーラトランジスタ差動トランスコンダクタンス
増幅器の回路図。
ドフォワード構成における別の抵抗性減結合共通エミッ
タバイポーラトランジスタ差動トランスコンダクタンス
増幅器の回路図。
【図２６】図３のΔＶbeの補償構成を含んでいる抵抗性
負荷フィードバック構成における別の抵抗性減結合共通
エミッタバイポーラトランジスタ差動トランスコンダク
タンス増幅器の回路図。
負荷フィードバック構成における別の抵抗性減結合共通
エミッタバイポーラトランジスタ差動トランスコンダク
タンス増幅器の回路図。
【図２７】図４のΔＶbeの補償構成を含んでいるフィー
ドフォワード構成における抵抗性減結合共通エミッタバ
イポーラトランジスタシングルエンド対差動変換器の回
路図。
ドフォワード構成における抵抗性減結合共通エミッタバ
イポーラトランジスタシングルエンド対差動変換器の回
路図。
【図２８】ギルバートミキサとして構成される図２７の
回路の変形回路の回路図。
回路の変形回路の回路図。
【図２９】補償バイポーラトランジスタを使用し、プレ
ディストーション補償トランジスタに対するクラスＡの
駆動増幅器を有する抵抗性減結合差動トランスコンダク
タンス増幅器回路の回路図。
ディストーション補償トランジスタに対するクラスＡの
駆動増幅器を有する抵抗性減結合差動トランスコンダク
タンス増幅器回路の回路図。
【図３０】相補バイポーラトランジスタを使用し、プレ
ディストーション補償トランジスタに対するＡＢ級駆動
増幅器を有する抵抗性減結合差動トランスコンダクタン
ス増幅器の回路図。
ディストーション補償トランジスタに対するＡＢ級駆動
増幅器を有する抵抗性減結合差動トランスコンダクタン
ス増幅器の回路図。
Ｑ３，Ｑ４，Ｑ５，Ｑ12…トランジスタ、Ｓ１…電流
源。
源。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ドワイト・デー・バードサル
アメリカ合衆国、カリフォルニア州
90650、ノーウォーク、ドマート・アベ
ニュー 14300
(56)参考文献 特開 平３−3508（ＪＰ，Ａ)
特開 昭63−132509（ＪＰ，Ａ)
特開 平２−20906（ＪＰ，Ａ)
特開 平３−154508（ＪＰ，Ａ)
特開 平２−32608（ＪＰ，Ａ)
特開 平１−137709（ＪＰ，Ａ)
実開 昭57−152813（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/32
H03F 3/45
H03F 3/50
Claims (2)
- 【請求項１】 大きな信号を受けるシングルエンド入力
を有し、かつ大きなシングルエンド入力信号に応じて出
力信号を発生し、非直線性エラーを有する予め定められ
た伝達関数を有するトランジスタ手段と、トランジスタ手段の出力インピーダンスをシングルエン
ド入力信号の全範囲に亘って一定に保持するブーストラ
ップ回路を含んでいる、 トランジスタ手段に接続される
補償手段と、単一抵抗性減結合差動トランスコンダクタンス増幅器を
含み、 補償手段がトランジスタ手段の前記非直線性エラ
ーと実質的に大きさが等しく極性が反対で、前記非直線
性エラーを消去する非直線性エラーを生成するように入
力信号の予め定められた関数として補償信号を発生して
補償手段に供給する補償信号発生手段とを具備し、トラ
ンジスタ回路に実質的に直線性の伝達関数を与えること
を特徴とするトランジスタ回路。 - 【請求項２】 大きな信号を受ける差動入力を有し、か
つ第１および第２の差動接続された主トランジスタを備
え、非直線性エラーを有する伝達関数を含んでいる主差
動増幅器手段と、第１および第２の差動接続された主トランジスタに交差
接続された単一抵抗性減結合差動トランスコンダクタン
ス増幅器を含み、 前記非直線性エラーによってそれぞれ
生成される第１および第２の主トランジスタにおける各
電流変化と大きさが等しく極性が反対で、その電流変化
を消去する第１および第２の差動補償電流信号を発生し
て主増幅器手段に供給する差動補償増幅器手段とを具備
している差動増幅器回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US871861 | 1992-04-20 | ||
| US07/871,861 US5250911A (en) | 1992-04-20 | 1992-04-20 | Single-ended and differential transistor amplifier circuits with full signal modulation compensation techniques which are technology independent |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661748A JPH0661748A (ja) | 1994-03-04 |
| JP3527260B2 true JP3527260B2 (ja) | 2004-05-17 |
Family
ID=25358321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09336593A Expired - Fee Related JP3527260B2 (ja) | 1992-04-20 | 1993-04-20 | 全信号変調補償技術によるシングルエンドおよび差動トランジスタ増幅器回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5250911A (ja) |
| EP (1) | EP0566990B1 (ja) |
| JP (1) | JP3527260B2 (ja) |
| DE (1) | DE69333380T2 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09500499A (ja) * | 1993-05-28 | 1997-01-14 | ナショナル・セミコンダクター・コーポレイション | 電圧をバッファリングするための低差動出力インピーダンス方法および装置 |
| US5365192A (en) * | 1993-08-11 | 1994-11-15 | Trimble Navigation Limited | AC-coupled single-ended or differential-input radio frequency amplifier integrated circuit |
| US5481179A (en) * | 1993-10-14 | 1996-01-02 | Micron Technology, Inc. | Voltage reference circuit with a common gate output stage |
| US5483151A (en) * | 1994-09-27 | 1996-01-09 | Mitsubishi Denki Kabushiki Kaisha | Variable current source for variably controlling an output current in accordance with a control voltage |
| US5546030A (en) * | 1994-12-30 | 1996-08-13 | Sgs-Thomson Microelectronics, Inc. | Differential high speed inductive driver with a bidirectional current limiting output stage |
| JP2908282B2 (ja) * | 1995-05-22 | 1999-06-21 | 日本電気移動通信株式会社 | 両波整流回路 |
| US5736885A (en) * | 1995-06-26 | 1998-04-07 | Wietecha; Stanley Frank | Offset adjustment for fully differential amplifiers |
| US5677646A (en) * | 1995-12-27 | 1997-10-14 | Maxim Integrated Products, Inc. | Differential pair amplifier with improved linearity in low-voltage applications |
| US5748048A (en) * | 1996-12-12 | 1998-05-05 | Cypress Semiconductor Corporation | Voltage controlled oscillator (VCO) frequency gain compensation circuit |
| US6122497A (en) * | 1997-08-21 | 2000-09-19 | Analog Devices, Inc. | RF mixer with inductive degeneration |
| EP0917285B1 (en) * | 1997-11-14 | 2003-05-07 | Zarlink Semiconductor Limited | Low-voltage amplifiers |
| US6271725B1 (en) * | 1998-09-30 | 2001-08-07 | Lsi Logic Corporation | Low voltage bipolar transconductor circuit with extended dynamic range |
| DE69900308T2 (de) | 1999-02-10 | 2002-04-25 | Agilent Technologies Inc | Ausgleich von Zeitfehlern , die verursacht sind durch dynamische thermische Fehlpaarungen |
| DE19924107A1 (de) * | 1999-05-26 | 2000-11-30 | Philips Corp Intellectual Pty | Transistorverstärker |
| US6366167B1 (en) * | 2000-02-29 | 2002-04-02 | Gain Technology Corporation | Low voltage rail-to-rail CMOS input stage |
| US6407637B1 (en) * | 2000-05-12 | 2002-06-18 | National Semiconductor Corporation | Differential current mirror and method |
| US6373338B1 (en) * | 2000-05-12 | 2002-04-16 | National Semiconductor Corporation | Differential current mirror system and methods |
| IL144811A (en) * | 2000-08-11 | 2005-12-18 | Ibm | Amplifier with suppression of harmonics |
| JP2002111412A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 増幅回路 |
| EP1261129A1 (en) * | 2001-05-25 | 2002-11-27 | Agilent Technologies, Inc. (a Delaware corporation) | Amplifier apparatus for an output stage of a laser driver circuit |
| JP3833530B2 (ja) * | 2001-12-13 | 2006-10-11 | 株式会社東芝 | 差動増幅器 |
| GB2369508B (en) * | 2002-03-12 | 2002-10-09 | Zarlink Semiconductor Ltd | Amplifier and tuner |
| US20030197512A1 (en) * | 2002-04-22 | 2003-10-23 | Michael Miller | Battery analyzer |
| DE10249695B3 (de) * | 2002-10-25 | 2004-05-19 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Strahlungssensor mit reduzierter Störsignalempfindlichkeit |
| US7071784B2 (en) * | 2002-11-29 | 2006-07-04 | Linear Technology Corporation | High linearity digital variable gain amplifier |
| US7215194B2 (en) * | 2004-05-28 | 2007-05-08 | Cornell Research Foundation, Inc. | Extended bandwidth amplifier and oscillator using positive current feedback through inductive load |
| KR20060040267A (ko) * | 2004-11-05 | 2006-05-10 | 삼성전자주식회사 | 높은 전압이득율과 안정적인 공통모드출력전압을 가지는차동증폭기 |
| JP4569286B2 (ja) * | 2004-12-14 | 2010-10-27 | ソニー株式会社 | バイアス発生回路及び同回路を有するカスコード型差動増幅器及び同差動増幅器を備えたアナログ／ディジタル変換器 |
| US7236017B2 (en) * | 2005-01-05 | 2007-06-26 | The Boeing Company | High speed sample-and-hold circuit |
| US8035455B1 (en) | 2005-12-21 | 2011-10-11 | Cypress Semiconductor Corporation | Oscillator amplitude control network |
| ITMI20060330A1 (it) * | 2006-02-24 | 2007-08-25 | St Microelectronics Srl | Circuito di correzione per distorsioni di segnale di seconda armonica |
| US7538616B1 (en) * | 2006-03-09 | 2009-05-26 | Marvell International Ltd. | Wideband low distortion/low power |
| JP2006325273A (ja) * | 2006-09-11 | 2006-11-30 | Texas Instr Japan Ltd | バッファ回路 |
| US7501860B2 (en) * | 2007-07-31 | 2009-03-10 | National Semiconductor Corporation | Differential input driver using current feedback and cross-coupled common base devices |
| US7646220B2 (en) * | 2007-09-27 | 2010-01-12 | Omnivision Technologies, Inc. | Reduced voltage subLVDS receiver |
| US20090153688A1 (en) * | 2007-12-13 | 2009-06-18 | Gennum Corporation | Digital Video Cable Driver |
| US8421541B2 (en) * | 2009-06-27 | 2013-04-16 | Qualcomm Incorporated | RF single-ended to differential converter |
| US8174318B2 (en) * | 2010-01-28 | 2012-05-08 | Analog Devices, Inc. | Apparatus and method for providing linear transconductance amplification |
| JP5617741B2 (ja) * | 2011-03-31 | 2014-11-05 | 住友電気工業株式会社 | 分布定数型増幅器 |
| RU2461956C1 (ru) * | 2011-08-12 | 2012-09-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Широкополосный усилитель тока |
| US9184957B2 (en) | 2012-12-27 | 2015-11-10 | Intel Corporation | High speed receivers circuits and methods |
| US9413309B1 (en) | 2015-03-25 | 2016-08-09 | Analog Devices Global | Apparatus and methods for a cascode amplifier topology for millimeter-wave power application |
| US10199997B2 (en) * | 2016-06-09 | 2019-02-05 | Qualcomm Incorporated | Source-degenerated amplification stage with rail-to-rail output swing |
| JP6826314B2 (ja) * | 2016-12-27 | 2021-02-03 | ヤマハ株式会社 | フローティング電源回路および増幅器 |
| WO2019215968A1 (ja) * | 2018-05-10 | 2019-11-14 | ソニーセミコンダクタソリューションズ株式会社 | 増幅回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297046U (ja) * | 1976-01-19 | 1977-07-20 | ||
| US4885548A (en) * | 1987-07-24 | 1989-12-05 | Nippon Telegraph And Telephone Corporation | Wideband amplifier |
| US4748420A (en) * | 1987-10-19 | 1988-05-31 | Tektronix, Inc. | Quadcomp amplifier |
| US4891607A (en) * | 1988-06-06 | 1990-01-02 | Hewlett-Packard Company | Low distortion drive amplifier |
| US5130567A (en) * | 1989-05-12 | 1992-07-14 | U.S. Philips Corporation | Bipolar transistor arrangement with distortion compensation |
| FR2661291A1 (fr) * | 1990-04-19 | 1991-10-25 | Philips Composants | Circuit suiveur differentiel. |
| DE4118151A1 (de) * | 1991-06-03 | 1992-12-10 | Philips Patentverwaltung | Schaltungsanordnung mit einem transistor in kollektorschaltung |
-
1992
- 1992-04-20 US US07/871,861 patent/US5250911A/en not_active Expired - Lifetime
-
1993
- 1993-04-15 DE DE69333380T patent/DE69333380T2/de not_active Expired - Fee Related
- 1993-04-15 EP EP93106145A patent/EP0566990B1/en not_active Expired - Lifetime
- 1993-04-20 JP JP09336593A patent/JP3527260B2/ja not_active Expired - Fee Related
- 1993-06-21 US US08/080,269 patent/US5343163A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0566990A2 (en) | 1993-10-27 |
| US5250911A (en) | 1993-10-05 |
| EP0566990B1 (en) | 2004-01-14 |
| DE69333380D1 (de) | 2004-02-19 |
| JPH0661748A (ja) | 1994-03-04 |
| US5343163A (en) | 1994-08-30 |
| DE69333380T2 (de) | 2004-10-28 |
| EP0566990A3 (en) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3527260B2 (ja) | 全信号変調補償技術によるシングルエンドおよび差動トランジスタ増幅器回路 | |
| US6429700B1 (en) | Driver circuit with output common mode voltage control | |
| US5343164A (en) | Operational amplifier circuit with slew rate enhancement | |
| EP0481631B1 (en) | Wide dynamic range transconductance stage | |
| JPH03150908A (ja) | 直流結合トランスインピーダンス型増幅器 | |
| US6104244A (en) | Amplifier having a rail-to-rail output stage | |
| JPH10510963A (ja) | 低電圧の線形出力バッファの演算増幅器 | |
| US4595883A (en) | Emitter-follower type single-ended push-pull circuit | |
| US4774476A (en) | Linearized differential amplifier | |
| US4659998A (en) | Voltage follower | |
| JP3492891B2 (ja) | 出力回路装置 | |
| GB2219705A (en) | Fet amplifier | |
| US4583052A (en) | Amplifier having complete isolation of power sources | |
| US20070069815A1 (en) | Operational amplifier | |
| EP0566334B1 (en) | Sample and hold circuit with full signal modulation compensation using bipolar transistors of single conductivity type | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| US4855684A (en) | Bias current compensation for bipolar input stages | |
| US4804926A (en) | FT quadrupler amplifier with linearity correction | |
| US6809589B2 (en) | Low voltage large swing/high linearity analog buffer with servo amplifier and feedback loop | |
| US5525931A (en) | High-speed video amplifier | |
| JP2002502139A (ja) | 演算増幅器の利得向上 | |
| US4500849A (en) | Low noise power amplifier circuit | |
| US5821812A (en) | Wideband amplifier using parallel feedback transistor | |
| US5729176A (en) | Linear differential gain stage | |
| US6104242A (en) | Highly linear transconductor with passive feedback |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |