JPS63171066A - 画信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ファクシミリ送信機等においての信号処理に
より記録媒体上の記録画を縮小するための画信号処理装
置に関する。

従来のファクシミリ装置においては、共通機種（各種制
御、変調方式が同じ）間でファクシミリ通信を行う場合
、紙サイズの大きい送信機例えばＢ−４から紙サイズの
ｌＪ・さな受信機例えばＡ　−４と通信する場合には、
受信機の受信画が途中で切れる不都合がある。

そこで、画像の縮小を行うことが考えられている。従来
例えば電子ビーム記録等においては、一旦受信機のメモ
リに蓄積した画信号を書込時よりも速いクロックで読み
出すことにより主走査方向に２インを圧縮する一方、副
走査速度を上げることＫよシ縮小を行う方法が存在する
（特開昭５０−２４１１号公報）。さらに、その際に副
走査方向についてライン単位で画信号を拾てることによ
り縮小を行う提案もなされている（特開昭５２−５４３
１４号公報）。

しかしながら、受信機の記録紙幅が狭くこれに対応して
記録素子数が少ない場合には、メモリからの読出速度を
上げることにより主走査方向にうインを圧縮すること自
体が不可能となる。また、ライン単位で画信号を拾でる
ことは画質の劣化につながシ好ましくない。

本発明はこの点に鑑みてなされたものであり、送信側の
読取素子数と受信側の記録素子数とが等しい場合には通
常の受信記録を行い、送信側の読取素子数よシも受信側
の記録素子数が少ない場合には一旦欠落のない画信号を
受信したうえでこれをライン単位で読み出して記録素子
に対応したメモリに曹き込む前に主走査方向について所
定間隔でビットを間引く一方晶１］走査速度を速め単位
時間あたりの副走査面積を広くとることとし、縮小の要
否を送信側からの制御により行う構成をとることにより
、読取と記録のサイズが異なる送受信機間であっても、
簡易にしかも良好な受信記録を行うものである。

ここで、送信側からの画信号を全ライン完全な形で蓄積
するのは、送信側の読取幅が受信側の記録と同様に狭い
場合等には縮小を行う必要がないので受信画信号をその
まま記録するためである。

それにより読取幅と記録幅が同じ機種間で縮小を行わず
に送信部を行うこと、送信側の読取幅よりも受信側の記
録幅が小さい場合に縮小記録を行うこと、さらに、後者
の場合に縮小を予め送信側で行い受信側では受信画信号
をそのまま記録すること等様々な制御が可能となる。そ
して、これらの制御は、送信側から画信号の伝送に先だ
って送られる制御信号の中で行われる。

また、一旦全ラインの画信号をメモリに蓄積する構成を
有しながら主走査方向についてのみピントを間引くこと
とし、副走査方向についてはあえてラインを間引く構成
をとらなかったのは画質劣化の防止のためである。つま
シ、原稿上の文字は一般に縦方向（副走査方向）の線よ
シも横方向（主走査方向）の線が細い場合が多いために
、仮にライン単位で画信号を間引くとすれば画質の劣化
が著しいからである。

さらに、受信した原画信号を蓄積するメモリから画信号
をライン単位に分離してこれを各々蓄積するメモリテ書
き込む前に胸引き処理を行う構成となっている。仮に、
これをそのメモリからの画信号読出時に行うものとすれ
ば、新たに間引いた後の画信号を蓄積するメモリが必要
となシ、また、そのメモリからの画信号読出後にソフト
的にビットを間引くことも可能であるが処理に時間がか
かるためこれも好ましくない。従って、記録素子に対応
する容量のメモリへの画信号書込前に間引き処理を行う
ことが最も効率が良いわけである。

以下、本発明の一実施例を図面に基いて説明する。

第１図は、本発明を用いた画信号処理装置を示す概略ブ
ロック図である。１は送信側よシ伝送される画信号を伸
長した後に蓄積するバッファメモリ、２はバッファメモ
リ１に蓄積された画信号をライン単位に分離してライン
メモリ３１　　及びラインメモリ３２　に交互に振シ分
けるセレクタ、４はセレクタ２へ切換信号を出力すると
ともにラインメモリ３１　　及び３２に対する書込クロ
ック、読出クロックを出力するクロックコントローラ、
６はクロックコントローラ４からの信号により副走査方
向の記録紙移動を行うステップモータの歩進を制御する
ステップモータコントローラ、６は送信側からの制御信
号を入力して縮小記録の必要性を判別し、それに応じた
制御信号をクロックコントローラ４及びステップモータ
コントローラ５に出力する縮小コントローラ、７１及び
７２は各ラインのビット数を計数してライン終了信号を
ラインメモリ３１　　及び３２　に対して出力するカウ
ンタである。尚、ラインメモリ３１　　及び３２の容量
は記録素子数に対応したビット数があれば、十分である
。

上述構成を有する本実施例の動作を第２図を用いて以下
に説明する。

先ず、画信号の送信に先立つ制御手順中で送受信能力の
交換が行われるが、この中で縮小コントローラｅが縮小
記録の必要性を判断する。縮小が必要な場合にクロック
コントローラ４及びステップモータコントローラ５に対
して縮小指令が発せられる。その画信号は順次伝送され
伸長された後にバックアメモリ１に蓄積される。その後
画信号ａは順次読み出され、信号ｅにセレクタがライン
単位で切り換えられることにより、ラインメモリ３１　
　及び３□に交互に入力される。その際標準クロックＣ
に対してイの周波数のクロックＣ１で書込を行うため２
０４８ビツトの画信号ａは信号ｄのように偶数ビットが
間引かれた形でラインメモリ３１　及び３２　　に順次
書き込まれてゆく。そして画信号ｄはクロックＣ１に従
ってライン単位で連続的に記録部に読み出されてゆき記
録素子に印加される。尚、信号すは、ベージイネーブル
信号であり、クロックコントａ−ラ４の作動区間を設定
するものである。

一方、ステップモータコントローラｅｓ　Ｉｔｉ　ｍ　
小コントローラ６の縮小指令に応じてステップモータの
ステップパルスを％にする。

従って、主走査方向、副走査方向とも、％に圧縮した記
録面が得られることとなる。

尚、縮小を行う際に主走査方向のビットを間引くタイミ
ングは偶数番目だけでなく、例えばｎビットに１ビット
間引くなど、縮小率に応じて自由に選択可能であること
勿論である。

以上の説明から明らかなように、本願は、送信側から送
られてくる画信号を蓄積する第１のメモリとこの第１の
メモリから前記画信号を読み出して一旦蓄積する第２の
メモリとこの第２のメモリに前記画信号を書き込む前に
主走査方向についてのみビットを間引く手段とこの第２
のメモリに蓄積された画信号に応じて記録素子を駆動す
る駆動手段と、記録紙を副走査方向に移動する副走査制
御手段と、送信側からの制御信号を入力し縮小が必要な
場合には前記ビットを間引く手段によυ主走査方向のビ
ットを間引く一方、前記副走査制御手段により副走査速
度を速める制御を行う縮小制御手段とを具備する画信号
処理装置であシ、送信側の読取サイズと受信側の記録サ
イズとが同一の場合は勿論、これらが異なる場合であっ
ても簡易にしかも画質劣化の少ない良好な受信画が得ら
れるものである。

【図面の簡単な説明】

第１図は本発明の一実施例による画信号処理装置の概略
ブロック図、第２図は同装置の要部信号波形図である。 １・・・・・バッファメモリ、２・・・・・セレクタ、
３１゜３２　・・・・・・ラインメモリ、４・・・・・
・クロックコントローラ、５・・・・・・ステップモー
タコントローラ、６・・・・・・縮小コントローラ、７
１，７２　　・・・・・・カウンタ。

Claims (1)

【特許請求の範囲】
1. 送信側から送られてくる画信号を蓄積する第１のメモリ
   と、この第１のメモリから前記画信号を読み出して一旦
   蓄積する第２のメモリと、この第２のメモリに前記画信
   号を書き込む前に主走査方向についてのみ所定間隔でビ
   ットを間引く手段とこの第２のメモリに蓄積された画信
   号に応じて記録素子を駆動する記録手段と、記録紙を副
   走査方向に移動する副走査制御手段と、送信側からの制
   御信号を入力し縮小が必要な場合には前記ビットを間引
   く手段により主走査方向のビットを間引く一方、前記副
   走査制御手段により副走査速度を速める制御を行う縮小
   制御手段とを具備する画信号処理装置。