JPS63165713A - フライングキヤパシタ入力回路の隣接チヤンネルへの影響阻止方法 - Google Patents
フライングキヤパシタ入力回路の隣接チヤンネルへの影響阻止方法Info
- Publication number
- JPS63165713A JPS63165713A JP61313483A JP31348386A JPS63165713A JP S63165713 A JPS63165713 A JP S63165713A JP 61313483 A JP61313483 A JP 61313483A JP 31348386 A JP31348386 A JP 31348386A JP S63165713 A JPS63165713 A JP S63165713A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- amplifier
- input
- flying capacitor
- input circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000003990 capacitor Substances 0.000 title claims description 11
- 230000000694 effects Effects 0.000 title abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はフライングキャパシタ入力回路に存在する浮遊
容量による隣接チャネルへの影響を阻止する方法に関す
る。
容量による隣接チャネルへの影響を阻止する方法に関す
る。
（従来技術）
複数のアナログ信号を絶縁をとって個別に取シ出すため
の回路として、従来よシフライングキャパシタ入力回路
が用いられているがその構成は一般に第２図に示すよう
に、容量ＣとリレーｒとＫよって構成する入力チャネル
ＣＨ１゜ＣＨｚ、・・・・・・ＣＨｎをそれぞれ高入力
インピーダンスのアンプＡＭＰ ｉｃ後接続前記各チャ
ネルから出力するアナログ信号を前記アンプＡＭＰを介
して増巾し、必要に応じてＡ／Ｄ変換するものである。
の回路として、従来よシフライングキャパシタ入力回路
が用いられているがその構成は一般に第２図に示すよう
に、容量ＣとリレーｒとＫよって構成する入力チャネル
ＣＨ１゜ＣＨｚ、・・・・・・ＣＨｎをそれぞれ高入力
インピーダンスのアンプＡＭＰ ｉｃ後接続前記各チャ
ネルから出力するアナログ信号を前記アンプＡＭＰを介
して増巾し、必要に応じてＡ／Ｄ変換するものである。
しかしながら、上述したような従来のフライングキャパ
シタ入力回路に於いては前記各チャネルとアンプとの接
続線ＡＢｌ’！ＩＫ浮遊容量Ｃｓが存在するので前記チ
ャネルを切換えた場合前記浮遊容量ＣｓＫ残留する電荷
が当該チャネルに蓄えられた電荷に加えられ、その結果
入力信号に誤差を生ずるという欠陥が有りた。
シタ入力回路に於いては前記各チャネルとアンプとの接
続線ＡＢｌ’！ＩＫ浮遊容量Ｃｓが存在するので前記チ
ャネルを切換えた場合前記浮遊容量ＣｓＫ残留する電荷
が当該チャネルに蓄えられた電荷に加えられ、その結果
入力信号に誤差を生ずるという欠陥が有りた。
（発明の目的）
本発明は上述したような従来のフライングキャパシタ入
力回路の欠陥を除去するためになされたものであってチ
ャネル切換時に於ける浮遊容量の隣接チャネルへの影響
を阻止する方法な提供することを目的とする。
力回路の欠陥を除去するためになされたものであってチ
ャネル切換時に於ける浮遊容量の隣接チャネルへの影響
を阻止する方法な提供することを目的とする。
（発明の概Ｗｌ）
上述の目的を達成するため本発明に於ては各入力チャネ
ルとアンプとの接続線をいづれかのチャネルとアンプを
接続する前に短絡或は接地せしめるようにしたものであ
る。
ルとアンプとの接続線をいづれかのチャネルとアンプを
接続する前に短絡或は接地せしめるようにしたものであ
る。
（実施例）
以下本発明を図面に示した実施例に基づいて詳細に説明
する。
する。
実施例の説明に先だって本発明の理解を助けるために従
来技術に於ける浮遊容量Ｃｓの影響の程度について簡単
に説明する。
来技術に於ける浮遊容量Ｃｓの影響の程度について簡単
に説明する。
第２図において９例えば入力チャネルＣＨＩ及びＣＨｚ
の容量Ｃｔ、Ｃ！の両端電圧をそれぞれ５■および５ｍ
Ｖとし、 Ｃ１＝ｃ ｚ＝０．４７ ＃Ｆと仮定する。
の容量Ｃｔ、Ｃ！の両端電圧をそれぞれ５■および５ｍ
Ｖとし、 Ｃ１＝ｃ ｚ＝０．４７ ＃Ｆと仮定する。
またＡＢ間の浮遊容量Ｃｓを３００ｐＦと見積る。ここ
で入力チャネルＣＨ１をアンプに接続した後にはＣｓに
はＱｓ＝Ｃｓ ＊ Ｖ＝３００ Ｘ１０ Ｘ５ クー
ロンの電荷が残留する。
で入力チャネルＣＨ１をアンプに接続した後にはＣｓに
はＱｓ＝Ｃｓ ＊ Ｖ＝３００ Ｘ１０ Ｘ５ クー
ロンの電荷が残留する。
次に人力チャネルＣＨｘ Ｋはその容量ＣｓにＱｚ＝ｏ
、４７ Ｘ １０−’ Ｘ ５ Ｘ １０−３クーロン
の電荷が蓄積されているのでＣＨｚ とアンプを接続ス
ると、前記Ｑ２と前記Ｑｓとを加えた電荷に対応する電
圧がアンプに加わる事になる。この電圧Ｖを計算すると
。
、４７ Ｘ １０−’ Ｘ ５ Ｘ １０−３クーロン
の電荷が蓄積されているのでＣＨｚ とアンプを接続ス
ると、前記Ｑ２と前記Ｑｓとを加えた電荷に対応する電
圧がアンプに加わる事になる。この電圧Ｖを計算すると
。
Ｖ＝（Ｑｚ＋Ｑｓ）／（Ｃｚ＋Ｃｓ）！＝８．２ｘｌＯ
−”となる。チャネルＣＨｚからは５ｍＶの入力電圧が
期待されているところに８．２ ｍ Ｖの電圧が入力さ
れることＫなシ入力信号におよそ６０％の誤差を生ずる
こととなシ、データに極めて大きな誤差を生ずるという
欠陥が有ること前述の通シである。
−”となる。チャネルＣＨｚからは５ｍＶの入力電圧が
期待されているところに８．２ ｍ Ｖの電圧が入力さ
れることＫなシ入力信号におよそ６０％の誤差を生ずる
こととなシ、データに極めて大きな誤差を生ずるという
欠陥が有ること前述の通シである。
この問題を解決するため本発明においては以下の様にす
る。すなわち第１図に示す様に前記入力チャネルＣＨｓ
、ＣＨｚ、−＝−ＣＨｎとアンプＡＭＰとの接続線に短
絡チャネルＣＨｓを接続し。
る。すなわち第１図に示す様に前記入力チャネルＣＨｓ
、ＣＨｚ、−＝−ＣＨｎとアンプＡＭＰとの接続線に短
絡チャネルＣＨｓを接続し。
いずれかの入力チャネルとアンプとを接続する前に当該
短絡チャネルＣＨｓを動作させることによって前記浮遊
容量Ｃｓに蓄えられている電荷Ｑ３を放電せしめた後、
ＣＨｓを開放ししかる後に所望のチャネルをアンプに接
続すれば良い。この様にすることＫよって前記浮遊容量
ＣｓＫ蓄見られた電荷Ｑ３の影響を除去することが出来
る。
短絡チャネルＣＨｓを動作させることによって前記浮遊
容量Ｃｓに蓄えられている電荷Ｑ３を放電せしめた後、
ＣＨｓを開放ししかる後に所望のチャネルをアンプに接
続すれば良い。この様にすることＫよって前記浮遊容量
ＣｓＫ蓄見られた電荷Ｑ３の影響を除去することが出来
る。
なお、前記短絡チャネルＣＨｓは第１図における接続線
ＡＢ間設けたスイッチに変えても良いことは言うまでも
ない。
ＡＢ間設けたスイッチに変えても良いことは言うまでも
ない。
また、第３図に示す様に不平衡型アンプを用いるフライ
ングキャパシタ入力口ＷＩＩにおいては各入力チャネル
とアンプとの接続線をスイッチＳＷを介して接地する様
にすれば良い。
ングキャパシタ入力口ＷＩＩにおいては各入力チャネル
とアンプとの接続線をスイッチＳＷを介して接地する様
にすれば良い。
（発明の効果）
本発明は以上説明したような方法を用いるものであるか
ら極めて簡単な回路を付加するのみでフライングキャパ
シタ入力回路を使用する計測系等に於ける浮遊容量の影
響を除去し、測定データの誤シな大巾に減少する上で著
しい効果が有る。
ら極めて簡単な回路を付加するのみでフライングキャパ
シタ入力回路を使用する計測系等に於ける浮遊容量の影
響を除去し、測定データの誤シな大巾に減少する上で著
しい効果が有る。
＄１図は本発明の方法を実現するための一実施例な示す
回路図、第２図は従来のフライングキャパシタ入力回路
の構成を示す回路図、第３図は本発明の他の実施例を示
す回路図である。 Ｃ１〜Ｃｎｅ・・・・・…容量、 ｒｌ〜ｒｎ・
・・・・・・・・リレー、 Ｃ１〜Ｃｎｅ ＣＨｓ、ＳＷ・・・・・・・・・短絡あるいは接地回路
、 ＡＭＰ・・・・・・・・・アンプ。 Ｃｓ・・・・・・・・・浮遊容量。
回路図、第２図は従来のフライングキャパシタ入力回路
の構成を示す回路図、第３図は本発明の他の実施例を示
す回路図である。 Ｃ１〜Ｃｎｅ・・・・・…容量、 ｒｌ〜ｒｎ・
・・・・・・・・リレー、 Ｃ１〜Ｃｎｅ ＣＨｓ、ＳＷ・・・・・・・・・短絡あるいは接地回路
、 ＡＭＰ・・・・・・・・・アンプ。 Ｃｓ・・・・・・・・・浮遊容量。
Claims (1)
- フライングキャパシタ入力回路に於いて、容量とリレー
とによって構成する多数の入力チャンネルとアンプとの
接続線を、前記いずれかの入力チャンネルと前記アンプ
とを接続する前に短絡或は接地せしめるようにしたこと
を特徴とするプライングキャパシタ入力回路の隣接チャ
ンネルへの影響阻止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313483A JPS63165713A (ja) | 1986-12-26 | 1986-12-26 | フライングキヤパシタ入力回路の隣接チヤンネルへの影響阻止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313483A JPS63165713A (ja) | 1986-12-26 | 1986-12-26 | フライングキヤパシタ入力回路の隣接チヤンネルへの影響阻止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63165713A true JPS63165713A (ja) | 1988-07-09 |
Family
ID=18041850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61313483A Pending JPS63165713A (ja) | 1986-12-26 | 1986-12-26 | フライングキヤパシタ入力回路の隣接チヤンネルへの影響阻止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63165713A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011075503A (ja) * | 2009-10-01 | 2011-04-14 | Shindengen Electric Mfg Co Ltd | 電池電圧監視装置及び該電池電圧監視装置における電池電圧監視制御方法 |
| JP2012510070A (ja) * | 2008-11-27 | 2012-04-26 | エルジー・ケム・リミテッド | バッテリーセル電圧測定装置及び測定方法 |
| JP2018080992A (ja) * | 2016-11-16 | 2018-05-24 | 日置電機株式会社 | 測定装置 |
| JP2020003504A (ja) * | 2019-09-11 | 2020-01-09 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5431644A (en) * | 1977-08-12 | 1979-03-08 | Mitsubishi Electric Corp | Induction heating apparatus |
| JPS6074740A (ja) * | 1983-09-30 | 1985-04-27 | Toshiba Corp | フライングキャパシタ方式のリレ−マルチプレクサ回路 |
-
1986
- 1986-12-26 JP JP61313483A patent/JPS63165713A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5431644A (en) * | 1977-08-12 | 1979-03-08 | Mitsubishi Electric Corp | Induction heating apparatus |
| JPS6074740A (ja) * | 1983-09-30 | 1985-04-27 | Toshiba Corp | フライングキャパシタ方式のリレ−マルチプレクサ回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012510070A (ja) * | 2008-11-27 | 2012-04-26 | エルジー・ケム・リミテッド | バッテリーセル電圧測定装置及び測定方法 |
| JP2011075503A (ja) * | 2009-10-01 | 2011-04-14 | Shindengen Electric Mfg Co Ltd | 電池電圧監視装置及び該電池電圧監視装置における電池電圧監視制御方法 |
| JP2018080992A (ja) * | 2016-11-16 | 2018-05-24 | 日置電機株式会社 | 測定装置 |
| JP2020003504A (ja) * | 2019-09-11 | 2020-01-09 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4651034A (en) | Analog input circuit with combination sample and hold and filter | |
| US6803766B2 (en) | Battery pack voltage detection apparatus | |
| JP2005292137A (ja) | フライングキャパシタ式組電池電圧検出装置 | |
| JPS6276310A (ja) | 低域通過フィルタ | |
| JPH0313677B2 (ja) | ||
| US5045851A (en) | Analog signal multiplexer with noise rejection | |
| JPS63165713A (ja) | フライングキヤパシタ入力回路の隣接チヤンネルへの影響阻止方法 | |
| US4609877A (en) | Buffer circuit with differential structure for measurement of capacitive charges | |
| US4209717A (en) | Sample and hold circuit | |
| US3942174A (en) | Bipolar multiple ramp digitisers | |
| JP4662098B2 (ja) | フライングキャパシタ式組電池電圧検出装置 | |
| EP0312142A1 (en) | Read circuit for a delay circuit | |
| CN109639261A (zh) | 比较电路、延时消除方法 | |
| JPH04242321A (ja) | サンプル・ホ−ルド回路を有する電圧比較器およびエラー低減方法 | |
| JPH0252455B2 (ja) | ||
| JP2001111424A (ja) | Ａ／ｄ変換方法 | |
| CN106471380A (zh) | 具备电压检测部的电源装置 | |
| JPS62122315A (ja) | スイツチトキヤパシタ回路 | |
| JPS5939926B2 (ja) | デジタルアナログ変換器 | |
| JPH0339947Y2 (ja) | ||
| JPH0248958Y2 (ja) | ||
| JP2518643B2 (ja) | 浮動容量回路 | |
| CN100481726C (zh) | 转导滤波电路 | |
| SU1506539A1 (ru) | Электронный коммутатор | |
| JPS5884342A (ja) | 信号処理回路 |