JPH0248958Y2 - - Google Patents
Info
- Publication number
- JPH0248958Y2 JPH0248958Y2 JP13796881U JP13796881U JPH0248958Y2 JP H0248958 Y2 JPH0248958 Y2 JP H0248958Y2 JP 13796881 U JP13796881 U JP 13796881U JP 13796881 U JP13796881 U JP 13796881U JP H0248958 Y2 JPH0248958 Y2 JP H0248958Y2
- Authority
- JP
- Japan
- Prior art keywords
- common
- switch
- input
- capacitor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 31
- 238000011144 upstream manufacturing Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【考案の詳細な説明】
本考案は、多点信号入力装置の改良に関するも
のである。
のである。
多数のアナログ信号を１つずつ順番に選択し
て、計測装置に入力するために、多点信号入力装
置が用いられる。多点信号入力装置は、信号を精
度よく入力するために、同相除去比が十分に高く
なければならない。
て、計測装置に入力するために、多点信号入力装
置が用いられる。多点信号入力装置は、信号を精
度よく入力するために、同相除去比が十分に高く
なければならない。
同相除去比の高い多点信号入力装置の従来例と
しては、第１図ないし第３図のようなものがあ
る。
しては、第１図ないし第３図のようなものがあ
る。
第１図の装置は、いわゆる差動入力形のもので
あつて、それぞれ二線からなる複数の入力チヤネ
ルI1〜IoにそれぞれスイツチS1〜Soを設け、これ
らのスイツチを順番に開閉することにより、各入
力チヤネルの信号を逐一差動増幅器Ａに入力する
ようにしたものである。この装置によれば、差動
増幅器Ａが、入力チヤネルIi（ｉ＝１〜ｎ）の二
線の電位の差を増幅するので、二線に共通に含ま
れているコモンモード・ノイズは除去される。
あつて、それぞれ二線からなる複数の入力チヤネ
ルI1〜IoにそれぞれスイツチS1〜Soを設け、これ
らのスイツチを順番に開閉することにより、各入
力チヤネルの信号を逐一差動増幅器Ａに入力する
ようにしたものである。この装置によれば、差動
増幅器Ａが、入力チヤネルIi（ｉ＝１〜ｎ）の二
線の電位の差を増幅するので、二線に共通に含ま
れているコモンモード・ノイズは除去される。
この装置の同相除去比は、差動増幅器の性能に
よつて決まつてしまうので、高い同相除去比を得
ようとすれば、同相除去比の高い差動増幅器を用
いなければならない。しかしながら、例えば10V
のコモンモード・ノイズの下で、10mVの入力信
号を0.1％の精度で測定しようとすれば、同相除
去比は120dB必要であるが、そのような差動増幅
器は実現が困難である。
よつて決まつてしまうので、高い同相除去比を得
ようとすれば、同相除去比の高い差動増幅器を用
いなければならない。しかしながら、例えば10V
のコモンモード・ノイズの下で、10mVの入力信
号を0.1％の精度で測定しようとすれば、同相除
去比は120dB必要であるが、そのような差動増幅
器は実現が困難である。
第２図の装置は、いわゆるフライング・キヤパ
シタ方式のものであつて、各入力チヤネルIiにつ
き線間にキヤパシタCiを設け、かつ、その前後に
スイツチSi1，Si2を設けて、スイツチSi1，Si2の互
いに逆な位相の開閉動作により、いつたんキヤパ
シタCiに貯えた入力電圧を、入力チヤネルから切
離してシングルエンド増幅器Ａに入力するように
したものである。
シタ方式のものであつて、各入力チヤネルIiにつ
き線間にキヤパシタCiを設け、かつ、その前後に
スイツチSi1，Si2を設けて、スイツチSi1，Si2の互
いに逆な位相の開閉動作により、いつたんキヤパ
シタCiに貯えた入力電圧を、入力チヤネルから切
離してシングルエンド増幅器Ａに入力するように
したものである。
この装置は、同相除去比の高いものが得やすい
が、入力チヤネル切換用のスイツチとその駆動回
路が、入力チヤネル数の２倍だけ必要になるの
で、経済的でない。
が、入力チヤネル切換用のスイツチとその駆動回
路が、入力チヤネル数の２倍だけ必要になるの
で、経済的でない。
第３図の装置は、簡易形のフライング・キヤパ
シタ方式のものであつて、フライング・キヤパシ
タとそれを増幅器に接続するスイツチを全チヤネ
ルに共通に１個とし、共通キヤパシタCsに、入力
チヤネルごとに設けたスイツチSiで、入力チヤネ
ルIiの入力電圧をいつたん充電して入力チヤネル
Iiから切離し、次いで共通のスイツチSsで、キヤ
パシタCsの電圧をシングルエンド増幅器Ａに入力
するようにしたものである。共通キヤパシタCsの
充電速度を高めるために、入力チヤネルIiごとに
キヤパシタCiが線間に設けられ、それらの静電容
量はCi≫Csとされる。
シタ方式のものであつて、フライング・キヤパシ
タとそれを増幅器に接続するスイツチを全チヤネ
ルに共通に１個とし、共通キヤパシタCsに、入力
チヤネルごとに設けたスイツチSiで、入力チヤネ
ルIiの入力電圧をいつたん充電して入力チヤネル
Iiから切離し、次いで共通のスイツチSsで、キヤ
パシタCsの電圧をシングルエンド増幅器Ａに入力
するようにしたものである。共通キヤパシタCsの
充電速度を高めるために、入力チヤネルIiごとに
キヤパシタCiが線間に設けられ、それらの静電容
量はCi≫Csとされる。
この装置は、第２図の装置よりもスイツチとそ
の駆動回路の使用数がほぼ半分に削減される利点
がある。しかし、共通キヤパシタCsの上流側には
全入力チヤネルの終端が集合接続されて、この部
分に大きな浮遊容量が生じているので、この浮遊
容量に充電されるコモンモード電圧により誤差を
生じる欠点がある。すなわち、キヤパシタCsの一
端が接地されているため、アンプ側に切換つた時
に、ノルマルモードに変換してしまう。
の駆動回路の使用数がほぼ半分に削減される利点
がある。しかし、共通キヤパシタCsの上流側には
全入力チヤネルの終端が集合接続されて、この部
分に大きな浮遊容量が生じているので、この浮遊
容量に充電されるコモンモード電圧により誤差を
生じる欠点がある。すなわち、キヤパシタCsの一
端が接地されているため、アンプ側に切換つた時
に、ノルマルモードに変換してしまう。
本考案の目的は、比較的簡単な構成ながら同相
除去比の高い多点信号入力装置を提供することに
ある。
除去比の高い多点信号入力装置を提供することに
ある。
本考案は、
それぞれ二線からなり線間にキヤパシタが接続
された複数の入力チヤネル、各入力チヤネルのキ
ヤパシタの下流側に二線に直列にそれぞれ設けら
れたチヤネル切換スイツチ、チヤネル切換スイツ
チの下流側において全入力チヤネルの二線の対応
する線同志がそれぞれ共通に接続された点からそ
れぞれ導き出された二線からなる共通入力線、共
通入力線の線間に設けられた共通キヤパシタ、共
通キヤパシタの上流側と下流側においてそれぞれ
二線に直列に設けられた２組の共通スイツチ、下
流側の共通スイツチの下流側の共通入力線が入力
端子に接続される差動増幅器、および、全チヤネ
ル切換スイツチを一時には１つのチヤネルのスイ
ツチがオンになる関係で順番に駆動し上流側の共
通スイツチをチヤネル切換スイツチに同期して駆
動し下流側の共通スイツチを上流側の共通スイツ
チのオン期間が終わつた後にオン期間が来る関係
で駆動するスイツチ駆動手段を具備する多点信号
入力装置である。
された複数の入力チヤネル、各入力チヤネルのキ
ヤパシタの下流側に二線に直列にそれぞれ設けら
れたチヤネル切換スイツチ、チヤネル切換スイツ
チの下流側において全入力チヤネルの二線の対応
する線同志がそれぞれ共通に接続された点からそ
れぞれ導き出された二線からなる共通入力線、共
通入力線の線間に設けられた共通キヤパシタ、共
通キヤパシタの上流側と下流側においてそれぞれ
二線に直列に設けられた２組の共通スイツチ、下
流側の共通スイツチの下流側の共通入力線が入力
端子に接続される差動増幅器、および、全チヤネ
ル切換スイツチを一時には１つのチヤネルのスイ
ツチがオンになる関係で順番に駆動し上流側の共
通スイツチをチヤネル切換スイツチに同期して駆
動し下流側の共通スイツチを上流側の共通スイツ
チのオン期間が終わつた後にオン期間が来る関係
で駆動するスイツチ駆動手段を具備する多点信号
入力装置である。
以下、図面によつて本考案を詳細に説明する。
第４図は、本考案実施例の概念的構成図である。
第４図の装置は、第３図の装置と類似の構成を持
つているが、第３図の装置と異なるところは、共
通キヤパシタCsと全入力チヤネルの集合接続部の
間に、第２の共通スイツチSs2を設けたことと、
増幅器Ａとして差動増幅器を用いたことにある。
第４図は、本考案実施例の概念的構成図である。
第４図の装置は、第３図の装置と類似の構成を持
つているが、第３図の装置と異なるところは、共
通キヤパシタCsと全入力チヤネルの集合接続部の
間に、第２の共通スイツチSs2を設けたことと、
増幅器Ａとして差動増幅器を用いたことにある。
この装置においては、入力チヤネルごとのスイ
ツチSiと第２の共通スイツチSs2とで、入力チヤ
ネルIiの入力電圧をいつたん共通キヤパシタCsに
充電しては次に入力系を切離し、その後に第１の
共通スイツチSs1で、共通キヤパシタCsの電圧を
差動増幅器Ａに入力する動作を、各入力チヤネル
につき順番に行うようになつている。各スイツチ
の駆動回路は格別のものでないので、図示しない
が、各スイツチの動作のタイミング・チヤートの
一例を第５図に示す。第５図のように、共通スイ
ツチSs2のオン期間をチヤネルごとのスイツチSi
のオン期間より短かく、かつその期間内に含まれ
るようにすると、チヤネルごとのスイツチSiのス
イツチング特性のバラツキによる影響を除くこと
ができる。
ツチSiと第２の共通スイツチSs2とで、入力チヤ
ネルIiの入力電圧をいつたん共通キヤパシタCsに
充電しては次に入力系を切離し、その後に第１の
共通スイツチSs1で、共通キヤパシタCsの電圧を
差動増幅器Ａに入力する動作を、各入力チヤネル
につき順番に行うようになつている。各スイツチ
の駆動回路は格別のものでないので、図示しない
が、各スイツチの動作のタイミング・チヤートの
一例を第５図に示す。第５図のように、共通スイ
ツチSs2のオン期間をチヤネルごとのスイツチSi
のオン期間より短かく、かつその期間内に含まれ
るようにすると、チヤネルごとのスイツチSiのス
イツチング特性のバラツキによる影響を除くこと
ができる。
この装置の利点は、第２の共通スイツチSs2に
より、測定時は共通キヤパシタCsの両端から、全
入力チヤネルの集合接続部が切離されることにあ
る。このため、入力チヤネルの集合接続部の浮遊
容量は測定時に共通キヤパシタCsの両端に接続さ
れることがなく、したがつて、それに充電された
コモンモード電圧は誤差要因にならない。もつと
も、共通キヤパシタCsの両端とコモン点の間に
は、なおも浮遊容量がありうるが、この浮遊容量
は十分小さくすることが可能であり、そうするこ
とによつて浮遊容量に充電されたコモンモード電
圧はごく短時間で消滅させることができるので事
実上問題にならない。また、キヤパシタCsは両端
共、非接地のため、Csにおいて、コモンモードが
ノルマルモードに変換されることはない。このた
め、共通キヤパシタCsの電圧を入力とする差動増
幅器Ａは、とくに同期除去比の高いものである必
要がないので実現が容易であり、しかもそのよう
な増幅器を用いておりながら、多点信号入力装置
としては同相除去比の高いものが得られる。
より、測定時は共通キヤパシタCsの両端から、全
入力チヤネルの集合接続部が切離されることにあ
る。このため、入力チヤネルの集合接続部の浮遊
容量は測定時に共通キヤパシタCsの両端に接続さ
れることがなく、したがつて、それに充電された
コモンモード電圧は誤差要因にならない。もつと
も、共通キヤパシタCsの両端とコモン点の間に
は、なおも浮遊容量がありうるが、この浮遊容量
は十分小さくすることが可能であり、そうするこ
とによつて浮遊容量に充電されたコモンモード電
圧はごく短時間で消滅させることができるので事
実上問題にならない。また、キヤパシタCsは両端
共、非接地のため、Csにおいて、コモンモードが
ノルマルモードに変換されることはない。このた
め、共通キヤパシタCsの電圧を入力とする差動増
幅器Ａは、とくに同期除去比の高いものである必
要がないので実現が容易であり、しかもそのよう
な増幅器を用いておりながら、多点信号入力装置
としては同相除去比の高いものが得られる。
このような多点信号入力装置は、共通スイツチ
とその駆動回路がもう１つふえた分だけ、第３図
の従来例より部品点数がふえるが、部品点数の大
部分を占める入力チヤネルごとのスイツチとその
駆動回路数に比べて、その増加はわずかであり、
ほとんど、第３図の従来例と変わらないとみるこ
とができる。したがつて比較的簡単な構成で、同
期除去比の高い多点信号入力装置を実現している
といえる。
とその駆動回路がもう１つふえた分だけ、第３図
の従来例より部品点数がふえるが、部品点数の大
部分を占める入力チヤネルごとのスイツチとその
駆動回路数に比べて、その増加はわずかであり、
ほとんど、第３図の従来例と変わらないとみるこ
とができる。したがつて比較的簡単な構成で、同
期除去比の高い多点信号入力装置を実現している
といえる。
また、このような多点信号入力装置は、共通キ
ヤパシタCsとその両側の共通スイツチSs1，Ss2を
きわめて物理的に小さな単位回路で構成できるの
で、シールド等によつて外来のノイズを遮断する
ことが容易であり、コモンモード以外のノイズに
対しても強い耐性を持たせることができる。
ヤパシタCsとその両側の共通スイツチSs1，Ss2を
きわめて物理的に小さな単位回路で構成できるの
で、シールド等によつて外来のノイズを遮断する
ことが容易であり、コモンモード以外のノイズに
対しても強い耐性を持たせることができる。
また、共通キヤパシタCsと共通スイツチSs1，
Ss2を複数系統並列に設け、それぞれに異なる入
力チヤネル群を集合接続して、スーパーマルチプ
レクシングを行うようにしてもよい。
Ss2を複数系統並列に設け、それぞれに異なる入
力チヤネル群を集合接続して、スーパーマルチプ
レクシングを行うようにしてもよい。
第１図ないし第３図は従来例の概念的構成図、
第４図は、本考案実施例の概念的構成図、第５図
は、第４図の装置の動作説明図である。 I1〜Io……入力チヤネル、S1〜So……チヤネル
切換スイツチ、Ss1，Ss2……共通スイツチ、Cs…
…共通キヤパシタ、Ａ……増幅器。
第４図は、本考案実施例の概念的構成図、第５図
は、第４図の装置の動作説明図である。 I1〜Io……入力チヤネル、S1〜So……チヤネル
切換スイツチ、Ss1，Ss2……共通スイツチ、Cs…
…共通キヤパシタ、Ａ……増幅器。
Claims (1)
- それぞれ二線からなり線間にキヤパシタが接続
された複数の入力チヤネル、各入力チヤネルのキ
ヤパシタの下流側に二線に直列にそれぞれ設けら
れたチヤネル切換スイツチ、チヤネル切換スイツ
チの下流側において全入力チヤネルの二線の対応
する線同志がそれぞれ共通に接続された点からそ
れぞれ導き出された二線からなる共通入力線、共
通入力線の線間に設けられた共通キヤパシタ、共
通キヤパシタの上流側と下流側においてそれぞれ
二線に直列に設けられた２組の共通スイツチ、下
流側の共通スイツチの下流側の共通入力線が入力
端子に接続される差動増幅器、および、全チヤネ
ル切換スイツチを一時には１つのチヤネルのスイ
ツチがオンになる関係で順番に駆動し上流側の共
通スイツチをチヤネル切換スイツチに同期して駆
動し下流側の共通スイツチを上流側の共通スイツ
チのオン期間が終わつた後にオン期間が来る関係
で駆動するスイツチ制御手段を具備する多点信号
入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13796881U JPS5844696U (ja) | 1981-09-17 | 1981-09-17 | 多点信号入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13796881U JPS5844696U (ja) | 1981-09-17 | 1981-09-17 | 多点信号入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5844696U JPS5844696U (ja) | 1983-03-25 |
| JPH0248958Y2 true JPH0248958Y2 (ja) | 1990-12-21 |
Family
ID=29931211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13796881U Granted JPS5844696U (ja) | 1981-09-17 | 1981-09-17 | 多点信号入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844696U (ja) |
-
1981
- 1981-09-17 JP JP13796881U patent/JPS5844696U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5844696U (ja) | 1983-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1842204B1 (en) | Sample and hold apparatus | |
| US5343157A (en) | Method and apparatus for measuring an unknown capacitance using a known reference capacitance | |
| US3851260A (en) | Signal sampling circuits | |
| GB837670A (en) | Improvements in or relating to signal transmission systems | |
| DE3633790A1 (de) | Anordnung zur aufbereitung der ausgangssignale einer widerstandsbruecke | |
| EP0458931B1 (de) | Anordnung zur verarbeitung von sensorsignalen | |
| US3942174A (en) | Bipolar multiple ramp digitisers | |
| DE102011086594A1 (de) | Beschleunigungs- und winkelgeschwindigkeitserfassungsvorrichtung | |
| US3235800A (en) | System for measuring frequency by comparing unknown to reference and determining therate of change of phase | |
| JPS5952784B2 (ja) | アナログデ−タ信号振幅状態表示記録器 | |
| US4086541A (en) | Time division multiplexing amplifier | |
| US4609877A (en) | Buffer circuit with differential structure for measurement of capacitive charges | |
| JPH0248958Y2 (ja) | ||
| JPS5947348B2 (ja) | 決定装置 | |
| SE441713B (sv) | Laddningsoverforingsanordning | |
| US3659051A (en) | Complex wave analyzing system | |
| US4695751A (en) | Sampling-data integrator with commutated capacitance utilizing a unitary-gain amplifier | |
| JPH0339947Y2 (ja) | ||
| JPS6051901A (ja) | 高感度コンパレ−タ | |
| SU1266002A1 (ru) | Многоканальный программируемый аналого-цифровой преобразователь | |
| JPH0210406Y2 (ja) | ||
| US4052556A (en) | Circuit arrangement for balancing a two wire full duplex data transmission system | |
| JP2518643B2 (ja) | 浮動容量回路 | |
| JPS58107736A (ja) | 時分割アナログ信号再生装置 | |
| KR830002298B1 (ko) | 전하전송 소자의 클록킹 신호 구동회로 |