JPS6316523A - 集合形漏電継電器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集合設置した検出ユニットにより、複数の回
路の漏電事故を検出して、保護装置または警報装置を選
択的に作動させる集合形漏電継電器に関する。

〔従来の技術〕

第７図は漏電継電器の使用例を示したもので、電源１に
幹線用遮断器２、分岐回路用遮断器３を接続し、各分岐
回路に負荷４を接続しである。各分岐回路には漏電検出
用の零相変流器５が施設され、この零相変流器５の出力
により漏電継電器６を動作させる。漏電事故が発生した
場合は、漏電継電器６の出力により、回路の重要度に応
じて、保護装置である分岐回路用遮断器３の引きはずし
コイル７を付勢して回路を遮断するか、または警報装置
８のみを作動させる。

漏電継電器６としては、近年、集合形のものが開発され
ている。このような集合形漏電継電器の従来例を第８図
〜第１０図に示す。第８図は外観図、第９図は構造図、
第１０図は内部接続図で、第８図、第９図に示すように
、漏電継電器６は大きく分けて、検出ユニット９、電源
ユニット１０、マザーボード１１および筐体１２からな
り、集合すべき回路数に合わせて複数の検出ユニット９
と共通の電源ユニット１０を筐体１２の内部に支持され
たマザーボード１１のコネクタ１３に差し込むことによ
り、各ユニット９，１０を相互接続するとともに、端子
台１４を介して第７図に示す零相変流器５、引きはずし
コイル７、警報装置８や外部電源と接続する。

第１０図に示すように、検出ユニット９はそれぞれ電子
回路で構成された漏電検出部１５と出力リレー１６を１
枚の印刷配線板に塔載してなり、その漏電検出部１５は
印刷配線板であるマザーボード１１の入力端子１７にコ
ネクタ１３を介して接続され、入力端子１７に接続され
た零相変流器５からの信号に基づいて漏電を検出し、出
力リレー１６を動作させる。

出力リレー１６は２個の常開接点１６ａ、　１６ａ’　
を有し、その一方の接点１６ａはマザーボード１１の個
別出力端子１９にコネクタ１３を介して接続され、他方
の接点１６８′はマザーボード１１の共通出力端子２０
にコネクタ１３を介して並列接続されており、接点１６
ａの閉路により個別出力端子１９に接続された引きはず
しコイル７（第７図）を付勢し、接点１６８′の閉路に
より共通出力端子２０に接続された警報装置８（第７図
）を作動させる。電源ユニット１ｏは、マザーボード１
１の入力端子１８に接続された外部電源からの交流１０
０Ｖ入力を電源回路２１で交流２４Ｖまたは直流２４Ｖ
に変換し、マザーボード１１を介して各検出ユニット９
に供給する。また、各検出ユニット９にはテストボタン
２２を備え、このテストボタン２２を押すことにより、
検出ユニット内部の試験用回路を通じて漏電検出部１５
の入力側にテスト信号が印加され、検出ユニット単体の
動作試験ができるようになっている。

〔発明が解決しようとする問題点〕

集合形漏電継電器は、コネクタを用いて複数の検出ユニ
ットをマザーボードにプラグイン接続する構成となって
いるため、コネクタの接触部の信頼度が十分高いことが
必要であり、特に零相変流器の出力信号は微小な電圧、
電流（定格感度電流に対して１２ｍＶ、　８０μＡ程度
）であるため、その信、号を伝えるコネクタの接触部の
保全については特段の留意が必要である。また、集合形
漏電継電器は、埋込形が主流で、通常は配電盤の表面に
設置されるが、零相変流器は盤の奥にあって漏電継電器
と長い配線で接続されている場合が多く、零相変流器や
配線の保守点検がむずかしい。にもかかわらず、従来の
集合形漏電継電器においては、前述のように検出ユニッ
ト単体の動作試験はできるものの、コネクタの接触部の
信頼度チェックや零相変流器およびその配線の点検につ
いては配慮されていなかった。

本発明は上記の点にかんがみなされたもので、コネクタ
の接触部の信頼度チェックや零相変流器およびその配線
の点検まで含めた総合的な動作試験ができ、保全性に優
れた集合形漏電継電器を提供することを目的とする。

〔問題点を解決するための手段〕

上記目的は、動作試験時に、試験用電源からのテスト信
号を外部の零相変流器と、該零相変流器を接続するマザ
ーボードの入力端子および該入力端子に接続されたコネ
クタの接触部を介して各検出ユニットに入力する試験用
回路形成手段を備えることによって達成される。

〔作用〕

動作試験時には、試験用電源からのテスト信号が零相変
流器と、上記マザーボードの入力端子および上記コネク
タの接触部を含む試験用回路を通って各検出ユニットに
入力されるので、零相変流器の断線や誤配線あるいはコ
ネクタの接触不良があると、テスト信号を送っても当該
検出ユニットは動作しない、これにより、検出ユニット
の動作試験と同時に、コネクタの接触部の信頼度チェッ
ク、零相変流器およびその配線の点検もできる。

〔実施例〕

以下、本発明の実施例を第１図〜第６図により説明する
０図中、共通または対応する部分はすべて同一符号を付
して示す。

第１図は本発明の第１の実施例の内部接続図で、複数の
検出ユニット９と共通の電源ユニット１０を図示しない
筐体内部に支持されたマザーボード１１のコネクタ１３
に差し込み、検出ユニット９の漏電検出部１５はマザー
ボード１１の入力端子１７を介して外部の零相変流器５
に接続し、出力リレー１６の有する２個の常開接点１６
ａ、　１６ａ’のうち、一方の接点１６ａはマザーボー
ド１１の個別出力端子１９を介して図示しない引きはず
しコイルに、他方の接点１６８′はマザーボード１１の
共通出力端子２０を介して図示しない警報装置にそれぞ
れ接続し、電源ユニット１０の電源回路２１はマザーボ
ード１１の入力端子１８を介して図示しない外部電源に
接続する構成となっており、以上の構成は第８図〜第１
０図に示す従来例と同一である。マザーボード１１には
、電源ユニット１０から各検出ユニット９に給電する電
源用配線２３．２４と、電源回路２１内の試験用電源２
１ａから各検出ユニット９にテスト信号を送る試験用配
線２５を設け、各検出ユニット９には試験用配線２５に
接続された試験用スイッチ２６を設けてあり、本実施例
では、この試験用配線２５と試験用スイッチ２６が試験
用回路形成手段に相当する。第１図中、２７は入力端子
１７の端子間に接続されたバリスタのような非線形抵抗
素子で、検出ユニット９が接続されていないとき、抵抗
値が低下して零相変流器５の二次側聞路を防止する。

第２図は検出ユニット９の漏電検出部１５の詳細回路図
で、２８は零相変流器５の出力電流を電圧に変換する負
荷抵抗、２９は定格感度電流調整器、３０はノイズ除去
用フィルタ、３１は負荷抵抗２８からの入力電圧が所定
のしきい値を越えたとき出力を生じる差動増幅器３２を
用いて構成された比較回路、３３は差動増幅器３２の出
力を所定時間遅延させる時延回路、３４は動作時間調整
器、３５は時延回路３３の出力を保持するラッチ回路、
３６はラッチ回路３５の出力により導通し、出力リレー
１６を動作させるサイリスタ、３７は電源ラインに挿入
されたノイズ除去用フィルタ、３８はリセットボタンで
ある。なお、比較回路３１を構成する差動増幅器３２の
（＋）個入力端子と電源の正電位線（＋）との間に接続
した抵抗３９、４０と、これら抵抗の接続点■と電源の
負電位線（−）との間に接続したツェナダイオード４１
は、負電位線を基準電位（ＧＮＤ）として接続点■に所
定のバイアス電位Ｖ　ｒｅｆ□（たとえば＋２．５Ｖ）
を与える。

次に、本実施例の試験用回路の構成を第３図により説明
する。検出ユニット９に設けた試験用スイッチ２６は、
動作試験時に試験用電源からのテスト信号を検出ユニッ
ト９に入力するための切換スイッチで、その共通端子２
６ｃはコネクタ１３を介して零相変流器５の出力側の１
線に、常閉接点２６ｂはバイアス電位Ｖｙｅｆｉが与え
られた漏電検出部１５内の１線に、常開接点２６ａはコ
ネクタ１３を介して電源ユニット１０からの試験用配線
２５にそれツレ接続されており、接点には金、白金等の
貴金属を用いて安定した低抵抗接触を確保している。

電源ユニット１０内の電源回路２１は、外部電源４２か
らの入力電圧（交流１００Ｖ）を変圧器４３、全波整流
器４４、平滑コンデンサ４５により直流２４Ｖに変換し
、電源用配線２３．２４を介して各検出ユニット９に供
給するとともに、この直流電源電圧を抵抗４６とツェナ
ダイオード４７により分割して試験用電源２１ａとして
おり、試験用配線２５との接続点■の電位Ｖ　ｒｅｆ２
は、Ｖ　ｒｅｆｚ　＜　Ｖ　ｒｅｆｌとする（たとえば
基準電位（Ｇ　Ｎ　Ｄ　）に対し＋２．ＯＶ）。４８は
電源表示用発光素子である。

動作試験時に検出ユニット９の図示しないテストボタン
を押すと、試験用スイッチ２６の常開接点２６ａが閉路
状態となり、正常時には、Ｖｒｅｆ□とＶｒｅｆｚの電
位差によって第３図の■◎（３■■■■■Ｏで示す試験
用回路に破線矢印の方向にテスト信号であるループ電流
が流れる。この試験用回路には、零相変流器５、入力端
子１７、コネクタ１３および漏電検出部１５の負荷抵抗
２８が含まれており、試験用回路を流れるループ電流に
よって比較回路３１のしきい値を越える図示極性の電圧
が負荷抵抗２８に発生し、検出ユニット９の動作確認が
できる。

ここで、零相変流器５の断線や誤配線あるいはコネクタ
１３の接触不良があると、テストボタンを押しても上記
ループ電流が流れないので、検出ユニット９は動作せず
、異常であることがわかる。

第４図は本発明の第２の実施例の内部接続図である。本
実施例は、零相変流器５に一次導体に−Ｌとは別の試験
用巻線４９を設け、電源ユニット１０内の変圧器４３に
設けた独立の二次巻線５０を試験用電源２１ａとして、
マザーボード１１に設けた試験用配線５１，５２、検出
ユニット９に設けた試験用スイッチ５３、マザーボード
１１の試験用端子５４、外部配線ｋｔ＝　１２ｔを介し
て試験用巻線４９に通電し、電磁誘導により零相変流器
５から二次側配線に、Ｑ、入力端子１７、コネクタ１３
を介して検出ユニット９にテスト信号を入力させる構成
としたもので、本実施例では、試験用巻線４９、試験用
配線５１．５２、試験用スイッチ５３、試験用端子５４
、外部配線に、。

Ｑｔが試験用回路形成手段に相当する。本実施例によれ
ば、零相変流器への配線は多少複雑になるが、コネクタ
１３の接触部の信頼度チェックと零相変流器５およびそ
の配線の点検を含めた総合的な動作試験ができ、かつ零
相変流器の出力回路にスイッチを挿入しないため、通電
の信頼度がさらに向上するという利点がある。

以上の各実施例は、試験用電源２１ａを共通の電源ユニ
ット１０に一括して設けた例であるが、各検出ユニット
ごとに試験用電源を内蔵させることもできる。

第５図、第６図は、零相変流器の接続状態を点検するた
めの別の試験装置を備えた集合形漏電継電器の例を示す
。

第５図は構造図で、５５は電源ユニット１０に設けられ
たテストボタン、５６は筐体１２の前面に配置された各
検出ユニットごとの発光表示素子、５７は検出ユニット
９により押圧されて動作するように筐体１２の内部に配
置されたマイクロスイッチのような機械的検品スイッチ
で、該検出スイッチは検出ユニット９が挿入されたとき
に開路状態となり、検出ユニット９が挿入されていない
ときは閉路状態となる。

第６図は内部接続図で、電源ユニット１０内の変圧器４
３に設けた独立の二次巻線５８とこれに接続した全波整
流器５９とで試験用電源６０を構成し、その直流出力側
をテストボタン５５とコネクタ１３を介してマザーボー
ド１１の試験用配線６１．６２に接続して。

試験用電源６０の正側出力端からテストボタン５５、コ
ネクタ１３．配線６１、検出スイッチ５７、発光表示素
子５６．入力端子１７、零相変流器５、入力端子１７、
配ｇ６２．コネクタ１３を経て試験用電源６０の負側出
力端に至る試験用回路を形成している。

第６図の＃１は検出ユニット９が挿入された状態を示し
、この状態では検出スイッチ５７が開となるため、テス
トボタン５５を押しても発光表示素子５６は点灯しない
、　＃２．　＃３は検出ユニット９が挿入されていない
状態を示し、この状態では検出スイッチ５７が閉となる
ため、正常時には、テストボタン５５を押すと、発光表
示素子５６は点灯するが、零相変流器５の断線や誤配線
があると、テストボタン５５を押しても発光表示素子５
６は点灯せず、異常であることがわかる。

本装置は、検出ユニットを挿入していない状態で零相変
流器の接続状態の点検ができるので、前記第１または第
２の実施例と併用すれば、コネクタの接触部の異常、零
相変流器およびその配線の異常、検出ユニットの異常を
識別することができる。第５図、第６図に示した機械的
検出スイッチ５７の代わりに、光センサ、磁気センサ等
の他の検出手段を用いてもよい。

〔発明の効果〕

本発明によれば、検出ユニットの動作試験と同時に、零
相変流器と検出ユニットを接続するコネクタの接触部の
信頼度チェック、零相変流器およびその配線の点検もで
きるので、集合形漏電継電器の保全性を向上させ、かつ
使用者の保守点検工数を軽減することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の内部接続図、第２図は
同実施例中の検出ユニットの詳細回路図、第３図は同実
施例の試験用回路の構成図、第４図は本発明の第２の実
施例の内部接続図、第５図（Ａ）（Ｂ）は零相変流器の
接続状態チェック用の他の試験装置を備えた集合形漏電
継電器の正面図および側断面図、第６図はその内部接続
図、第７図は集合形漏電継電器の使用例を示す接続図、
第８図は集合形漏電継電器の従来例の外観斜視図、第９
図（Ａ）　（Ｂ）は従来例の正面図および側断面図、第
１０図はその内部接続図である。 ５：零相変流器 ９：検出ユニット １１：マザーボード １２：筐体 １３：コネクタ １７．１８：入力端子 １９．２０：出力端子 ２１ａ：試験用電源 ２４．２５，２６，４９，５１，５２，５３．５４．　
ｋ　ｔ、　Ｑ　ｔ　：試験用回路形成手段 代理人弁理士　　中　村　純之助 ？２ｉｉＰ３　と 矛４次 ４４　１０２１ａ　　ｂＬＩ　　　４：ｊ１Ｆ６図 ｂＬＩ　　　ＩＬＩ　　　コｂ １’５ （仝） ｔ　７　ｉ隊

Claims (1)

【特許請求の範囲】
1. １、それぞれ対応する零相変流器からの信号に基づいて
   漏電検出を行なう複数の検出ユニットと、これら検出ユ
   ニットを接続するコネクタおよび入出力端子を有するマ
   ザーボードとを同一筐体に収納してなる集合形漏電継電
   器において、動作試験時に、試験用電源からのテスト信
   号を外部の零相変流器と、該零相変流器を接続する上記
   マザーボードの入力端子および該入力端子に接続された
   コネクタの接触部を介して上記各検出ユニットに入力す
   る試験用回路形成手段を備えたことを特徴とする集合形
   漏電継電器。