JPS63164488A - プリント配線板用の高密度パタ−ンフィルムの作成方法 - Google Patents
プリント配線板用の高密度パタ−ンフィルムの作成方法Info
- Publication number
- JPS63164488A JPS63164488A JP61313815A JP31381586A JPS63164488A JP S63164488 A JPS63164488 A JP S63164488A JP 61313815 A JP61313815 A JP 61313815A JP 31381586 A JP31381586 A JP 31381586A JP S63164488 A JPS63164488 A JP S63164488A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern
- wiring
- hole
- pattern film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000013075 data extraction Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313815A JPS63164488A (ja) | 1986-12-26 | 1986-12-26 | プリント配線板用の高密度パタ−ンフィルムの作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313815A JPS63164488A (ja) | 1986-12-26 | 1986-12-26 | プリント配線板用の高密度パタ−ンフィルムの作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164488A true JPS63164488A (ja) | 1988-07-07 |
| JPH0451869B2 JPH0451869B2 (enrdf_load_stackoverflow) | 1992-08-20 |
Family
ID=18045846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61313815A Granted JPS63164488A (ja) | 1986-12-26 | 1986-12-26 | プリント配線板用の高密度パタ−ンフィルムの作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63164488A (enrdf_load_stackoverflow) |
-
1986
- 1986-12-26 JP JP61313815A patent/JPS63164488A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0451869B2 (enrdf_load_stackoverflow) | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010054721A1 (en) | Semiconductor integrated circuit and semiconductor integrated circuit wiring layout method | |
| JPH08227428A (ja) | プリント基板ｃａｄ装置 | |
| JPH08212241A (ja) | 半導体集積回路用マスクパターンまたはウエハ上への直接描画パターンの設計方法，及びそれらのデザインルール確認方法 | |
| WO2013058117A1 (ja) | 三次元空間を用いた電子基板の電気設計装置、電気設計方法、プログラムおよびコンピューター読み取り可能な記録媒体 | |
| JPH08153134A (ja) | 配線ｃａｄ装置 | |
| US6496968B1 (en) | Hierarchical wiring method for a semiconductor integrated circuit | |
| JPS63164488A (ja) | プリント配線板用の高密度パタ−ンフィルムの作成方法 | |
| CN117915552A (zh) | 电路板及其制备方法和布线方法、显示模组、显示装置、计算机设备和存储介质 | |
| CN110188463A (zh) | 一种过孔阵列的锯齿平滑方法 | |
| JP2521770B2 (ja) | プリント基板のパタ−ン配線方法 | |
| JP3181353B2 (ja) | 多層プリント配線板設計ｃａｄ装置 | |
| US20030102159A1 (en) | Optimum power and ground bump pad and bump patterns for flip chip packaging | |
| JPH07271843A (ja) | 多層プリント基板設計用のパターン表示方法 | |
| JPH0773238A (ja) | 不要ランド削除システム | |
| JPH0245881A (ja) | プリント基板の配線方法 | |
| JPS5910767Y2 (ja) | 多層印刷配線構造 | |
| JP2005309874A (ja) | 電子回路基板用ｃａｄシステムとそれに使用するコンピュータプログラム、および電子回路基板の製造方法 | |
| JP2005309873A (ja) | 電子回路基板用ｃａｄシステムとそれに使用するコンピュータプログラム、および電子回路基板の製造方法 | |
| JPS6386597A (ja) | プリント配線板におけるパタ−ンの自動配線処理方法 | |
| JPS63314846A (ja) | 一層配線方式 | |
| JP2593202B2 (ja) | 多層プリント配線板自動設計装置の自動配線処理装置 | |
| JPH02222072A (ja) | 多層同時配線方法 | |
| JPS63225868A (ja) | グリツドレス配線経路決定方式 | |
| JPS59204255A (ja) | 集積回路方式及びア−トワ−ク方式 | |
| JPS6386493A (ja) | プリント基板自動配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |