JPS63163392A - Display controller - Google Patents

Display controller

Info

Publication number
JPS63163392A
JPS63163392A JP61314766A JP31476686A JPS63163392A JP S63163392 A JPS63163392 A JP S63163392A JP 61314766 A JP61314766 A JP 61314766A JP 31476686 A JP31476686 A JP 31476686A JP S63163392 A JPS63163392 A JP S63163392A
Authority
JP
Japan
Prior art keywords
display
read
character
ram
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61314766A
Other languages
Japanese (ja)
Inventor
白岡 秀規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61314766A priority Critical patent/JPS63163392A/en
Publication of JPS63163392A publication Critical patent/JPS63163392A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 1五光1 本発明は表示制御装置に関し、特にCRT(catho
deray tube )モニタへのキャラクタデータ
の表示を制御する表示制御I装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display control device, and particularly to a CRT (catho
(delay tube) relates to a display control device that controls the display of character data on a monitor.

良米韮I 従来、この秤の表示制御装置(以下CRTコントローラ
とする)は、ビデオRAM (ランダムアクセスメモリ
)と、制御部と、CPUインタフェースと、ROM(リ
ードオンリメモリ)によるキャラクタジェネレータと、
CRTモニタインタフェースとから構成されていた。
Conventionally, the display control device (hereinafter referred to as CRT controller) of this scale has a video RAM (random access memory), a control section, a CPU interface, a character generator using a ROM (read only memory),
It consisted of a CRT monitor interface.

CRTコントローラの制御部は、CPUインタフェース
を介してCPU (中央処理装置)から受取った表示デ
ータやコマンドを解読し、これらをビデオRAMに書込
むとともに、ビデオRAMからこれらを一定周期で読出
してキャラクタジェネレータにより表示信号に変換する
。この表示信号をCRTモニタインタフェースを介して
CR,Tモニタに供給し、任意の位置にキャラクタジェ
ネレータが有するパターンの範囲でキャラクタ表示を行
っていた。
The control section of the CRT controller decodes display data and commands received from the CPU (Central Processing Unit) via the CPU interface, writes them to the video RAM, reads them from the video RAM at regular intervals, and outputs them to the character generator. is converted into a display signal by This display signal was supplied to the CR and T monitors via the CRT monitor interface, and characters were displayed at arbitrary positions within the range of the pattern possessed by the character generator.

このような従来のCRTコントO−ラでは、キャラクタ
ジェネレータの内容が固定されていたので、決ったキャ
ラクタしか表示できず、特殊な図形をキャラクタにより
表示するためにはキャラクタジェネレータをいらいら作
り換える必要があり、ハードウェアの共用化が図れない
という欠点があった。
In such conventional CRT controllers, the content of the character generator is fixed, so only fixed characters can be displayed, and in order to display special figures as characters, it is necessary to reconfigure the character generator. However, there was a drawback that it was not possible to share hardware.

また、グラフィック機能を有するCRTコントローラの
場合には、特殊な図形をプログラムにより自由に表示す
ることが可能となるが、CPLJによる処理が大暑に必
要となるため、CRTモニタへの画面表示が遅くなり、
固定のパターンを何度も表示するときにはキャラクタに
よる表示に比べてCPUの処理時間が非常に無駄になる
という欠点があった。
In addition, in the case of a CRT controller that has a graphic function, it is possible to freely display special figures using a program, but since processing by CPLJ is required in extreme heat, the screen display on the CRT monitor will be delayed. ,
There is a drawback that when a fixed pattern is displayed many times, the processing time of the CPU is wasted compared to when displaying characters.

魚貝Jυ1迫 本発明は上記のような従来ものの欠点を除去すべくなさ
れたもので、特殊なキャラクタの表示がハードウェアを
共用化して行うことができ、CPUの処理時間を節約し
てシステムの処理能力を向上させることができる表示制
御装置の提供を目的する。
The present invention was made in order to eliminate the above-mentioned drawbacks of the conventional ones.Special characters can be displayed by sharing hardware, saving CPU processing time and improving system efficiency. An object of the present invention is to provide a display control device that can improve processing performance.

発明の構成 本発明による表示制御装置は、読出し専用メモリからキ
ャラクタデータを読出してディスプレイ装置に表示する
よう制御する表示制御装置であって、前記キャラクタデ
ータの書込み読出しが自在な書込み読出しメモリを設け
、前記読出し専用メモリと前記書込み読出しメモリとの
切替えを自在とするようにしたことを特徴とする。
Structure of the Invention A display control device according to the present invention is a display control device that controls character data to be read from a read-only memory and displayed on a display device, and includes a read/write memory in which the character data can be freely written and read; The present invention is characterized in that the read-only memory and the write/read memory can be freely switched.

次に、本発明の一実施例について図面を参照して説明す
る。
Next, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例を示すブロック図である。図
において、本発明の一実茄例は、CPUインタフェース
1と、制御部2と、ビデオRAM3と、キャラクタジェ
ネレータ4と、CRTモニタインタフェース5とから構
成されている。
FIG. 1 is a block diagram showing one embodiment of the present invention. In the figure, one embodiment of the present invention is comprised of a CPU interface 1, a control section 2, a video RAM 3, a character generator 4, and a CRT monitor interface 5.

キャラクタジェネレータ4は書込み読出し回路41と、
アドレス作成回路42と、RAM43と、ROM44と
から構成されている。
The character generator 4 includes a write/read circuit 41,
It is composed of an address generation circuit 42, a RAM 43, and a ROM 44.

CRTモニタ20に表示が行われる場合、CPU10か
らの表示データやコマンドがCPUインタフェース1を
介して制御部2に供給され、コマンドに応じて表示デー
タがビデオRAM3に書込まれる。
When displaying on the CRT monitor 20, display data and commands from the CPU 10 are supplied to the control section 2 via the CPU interface 1, and the display data is written into the video RAM 3 in accordance with the commands.

制御部2は上記動作とは独立してビデオRAM3を周期
的に読出す。読出された表示データは制御部2から出力
されるタイミング信号とともにアドレス作成回路42に
供給され、アドレス作成回路42でアドレス信号に変換
されてRAM43またはROM44に供給される。RA
M43またはROM44はアドレス信号に対応する表示
信号をCRTモニタインタフェース5に出力する。CR
Tモニタインタフェース5は制御部2から出力される周
期信号およびタイミング信号によりRAM43またはR
OM44から供給された表示信号を変換してCRTモニ
タ20に出力する。
The control section 2 periodically reads out the video RAM 3 independently of the above operation. The read display data is supplied to the address generation circuit 42 together with a timing signal outputted from the control section 2, and is converted into an address signal by the address generation circuit 42 and supplied to the RAM 43 or ROM 44. R.A.
M43 or ROM44 outputs a display signal corresponding to the address signal to CRT monitor interface 5. CR
The T monitor interface 5 controls the RAM 43 or R according to the periodic signal and timing signal output from the control section 2.
The display signal supplied from the OM 44 is converted and output to the CRT monitor 20.

初期状態においてはアドレス作成回路42がROM44
側を選択するようになっており、ROM44に書込まれ
た固定の標準的キャラクタパターンに応じたキャラクタ
がCRTモニタ20に表示される。
In the initial state, the address generation circuit 42 is in the ROM 44.
A character corresponding to a fixed standard character pattern written in the ROM 44 is displayed on the CRT monitor 20.

CPLI 10のプログラムの中でROM 44が持っ
ていないキャラクタを表示したい場合には、プログラム
が持っているキャラクタパターンをCPUインタフェー
ス1および書込み読出し回路41を経由してRAM43
に書込む。プログラムが有するすべてのキャラクタパタ
ーンをRAM43に書込むと、アドレス作成回路42に
RAM43を選択させるようCPUインタフェース1お
よび書込み読出し回路41を経由してcpui oから
制御を行う。
If you want to display a character that the ROM 44 does not have in a CPLI 10 program, you can display the character pattern that the program has in the RAM 43 via the CPU interface 1 and the read/write circuit 41.
write to. When all the character patterns of the program are written into the RAM 43, control is performed from the CPUIO via the CPU interface 1 and the write/read circuit 41 to cause the address generation circuit 42 to select the RAM 43.

以後、RAM43が選択されるとRAM43に書込まれ
たキャラクタパターンに応じたキャラクタがCRTモニ
タ20に表示され、ROM44が選択されると標準的キ
ャラクタパターンに応じたキャラクタがCRTモニタ2
0に表示されることとなる。
Thereafter, when the RAM 43 is selected, a character corresponding to the character pattern written in the RAM 43 is displayed on the CRT monitor 20, and when the ROM 44 is selected, a character corresponding to the standard character pattern is displayed on the CRT monitor 2.
It will be displayed as 0.

このように、キャラクタジェネレータ4に設けられた標
準的キャラクタパターンを有するROM44以外に、キ
ャラクタパターンの書込み読出しがCPU10により自
由に行うことができるRAM43を設け、RAM43と
ROM44との選択をCPU10により自在に行えるよ
うにすることによって、ROM、/14が持っていない
特殊なキャラクタを同一ハードウェアを使用して表示す
ることができる。
In this way, in addition to the ROM 44 provided in the character generator 4 and having standard character patterns, a RAM 43 is provided in which character patterns can be written and read freely by the CPU 10, and the CPU 10 can freely select between the RAM 43 and the ROM 44. By making this possible, special characters that ROM and /14 do not have can be displayed using the same hardware.

また、キャラクタによる表示のためにグラフィック表示
に比べてCPU 10の処理が簡単となり、したがって
表示速度が速くなり、CPU10の処理時間を節約する
ことができ、システムの処理能力を向上させることがで
きる。
In addition, since the character display makes the processing of the CPU 10 simpler than that of the graphic display, the display speed becomes faster, the processing time of the CPU 10 can be saved, and the processing capacity of the system can be improved.

1旦Ω皇j 以上説明したように本発明によれば、キャラクタデータ
の蹴込み読出しが自在なRAM@設け、キャラクタジェ
ネレータの有するROMとこのRAMとの切替えを自在
とするようにすることによって、特殊なキャラクタの表
示がハードウェアを共用化して行うことができ、CPL
Jの処理時間を節約してシステムの処1!!!能力を向
上させることができるという効果がある。
As explained above, according to the present invention, by providing a RAM from which character data can be freely read and by making it possible to freely switch between the ROM possessed by the character generator and this RAM, Special characters can be displayed by sharing hardware, and CPL
Save J's processing time and improve your system! ! ! It has the effect of improving abilities.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図である。 主要部分の符号の説明 FIG. 1 is a block diagram showing one embodiment of the present invention. Explanation of symbols of main parts

Claims (1)

【特許請求の範囲】[Claims] 読出し専用メモリからキャラクタデータを読出してディ
スプレイ装置に表示するよう制御する表示制御装置であ
って、前記キャラクタデータの書込み読出しが自在な書
込み読出しメモリを設け、前記読出し専用メモリと前記
書込み読出しメモリとの切替えを自在とするようにした
ことを特徴とする表示制御装置。
A display control device that controls reading character data from a read-only memory and displaying it on a display device, the display control device comprising a read-write memory in which the character data can be freely written and read; A display control device characterized in that switching can be made freely.
JP61314766A 1986-12-25 1986-12-25 Display controller Pending JPS63163392A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61314766A JPS63163392A (en) 1986-12-25 1986-12-25 Display controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61314766A JPS63163392A (en) 1986-12-25 1986-12-25 Display controller

Publications (1)

Publication Number Publication Date
JPS63163392A true JPS63163392A (en) 1988-07-06

Family

ID=18057326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61314766A Pending JPS63163392A (en) 1986-12-25 1986-12-25 Display controller

Country Status (1)

Country Link
JP (1) JPS63163392A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256596A (en) * 1988-08-22 1990-02-26 Pfu Ltd Character display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604977A (en) * 1983-06-23 1985-01-11 株式会社東芝 System of managing non-resident pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604977A (en) * 1983-06-23 1985-01-11 株式会社東芝 System of managing non-resident pattern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256596A (en) * 1988-08-22 1990-02-26 Pfu Ltd Character display device

Similar Documents

Publication Publication Date Title
JPH067304B2 (en) Graphic processing device
JPS63163392A (en) Display controller
JPS5946681A (en) Pattern writing system for user's definition ram
JPS60220386A (en) Frame memory access system
JPS6067986A (en) Writing of display data into display unit
JPS648337B2 (en)
JPH03116194A (en) Display controller
JPS5893097A (en) Color switching circuit
JPS6064385A (en) Character display unit
JPS6321211B2 (en)
JPS6175388A (en) Display processor
KR900001530Y1 (en) Data transfer circuit between font rom and character generating ram
JPS619684A (en) Default screen display system
JPH0290795A (en) Time divisional switch control system
JPH0227677B2 (en)
JPS61176972A (en) Image display unit
JPS59152487A (en) Display unit
JPH07117889B2 (en) Display controller
JPH05108039A (en) Crt display device
JPH0126071B2 (en)
JPS61184587A (en) Image display controller
JPS60129786A (en) Image memory
JPS6341966A (en) Direct memory access transfer device
JPS6050585A (en) Screen split display controller
JPH0667769A (en) Single chip microcomputer