JPS631630B2 - - Google Patents
Info
- Publication number
- JPS631630B2 JPS631630B2 JP56032762A JP3276281A JPS631630B2 JP S631630 B2 JPS631630 B2 JP S631630B2 JP 56032762 A JP56032762 A JP 56032762A JP 3276281 A JP3276281 A JP 3276281A JP S631630 B2 JPS631630 B2 JP S631630B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- system abnormality
- svc
- abnormality notification
- supervisor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005856 abnormality Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
- G06F11/327—Alarm or error message display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3664—Environments for testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、データ処理システムにおけるシステ
ム異常の処理方式に係り、特にプログラム内部で
の論理矛盾の検出によるシステム異常の表示方式
に関するものである。
ム異常の処理方式に係り、特にプログラム内部で
の論理矛盾の検出によるシステム異常の表示方式
に関するものである。
従来のシステム異常の処理方式としては論理矛
盾が検出されたとき処理を進行させることを防止
するためにGO＊命令を発行させる方式が知られ
ている。上記GO＊命令とは自分自身のアドレス
にジヤンプせよという命令であつて、GO＊命令
が発行されると、プログラム実行の軌跡はダイナ
ミツク・ループを描がくことになる。他のシステ
ム異常の処理方式としては、システム異常が検出
されたとき、システム・ダウンを行い、システ
ム・ダウンしたことをメツセージ表示管に表示さ
せる方式が知られている。前者の方式は、正常動
作か異常動作かオペレータにわからない欠点があ
り、後者の方式は、システム異常の環境がシステ
ムのダンプ・リストを見なければ判らず原因の切
分けも出来ないという欠点がある。
盾が検出されたとき処理を進行させることを防止
するためにGO＊命令を発行させる方式が知られ
ている。上記GO＊命令とは自分自身のアドレス
にジヤンプせよという命令であつて、GO＊命令
が発行されると、プログラム実行の軌跡はダイナ
ミツク・ループを描がくことになる。他のシステ
ム異常の処理方式としては、システム異常が検出
されたとき、システム・ダウンを行い、システ
ム・ダウンしたことをメツセージ表示管に表示さ
せる方式が知られている。前者の方式は、正常動
作か異常動作かオペレータにわからない欠点があ
り、後者の方式は、システム異常の環境がシステ
ムのダンプ・リストを見なければ判らず原因の切
分けも出来ないという欠点がある。
本発明は、上記の欠点を除去するものであつ
て、プログラム内部の論理矛盾やハードウエア異
常をコード化し、論理矛盾やハードウエア異常発
生時点での環境およびコードをデイスプレイ上に
表示させることにより、システム異常の追求およ
びシステム異常に対する対処を能率的に行い得る
ようにしたシステム異常の表示方式を提供するこ
とを目的としている。そしてそのため、本発明の
システム異常の表示方式は、スーパバイザ・コー
ル命令が実行されたとき、スーパバイザ割込ハン
ドラが動作して上記実行されたスーパバイザ・コ
ール命令に対応した割込処理プログラムが選択さ
れ、当該選択された割込処理プログラムを実行す
るようになつたデータ処理システムにおいて、上
記スーパバイザ・コール命令の１つをシステム異
常通知命令として意味付け、当該システム異常通
知命令に対応した割込処理プログラムとして、主
記憶のデータを外部記憶に吐き出すと共に上記シ
ステム異常通知命令の次に書かれたコードを表示
装置に表示させるための命令群から構成されたも
のを用意し、プログラムの中に上記システム異常
通知命令を書込むと共に次の位置に当該プログラ
ムを特定できる識別用コードを書込んだことを特
徴とするものである。以下、本発明を図面を参照
しつつ説明する。
て、プログラム内部の論理矛盾やハードウエア異
常をコード化し、論理矛盾やハードウエア異常発
生時点での環境およびコードをデイスプレイ上に
表示させることにより、システム異常の追求およ
びシステム異常に対する対処を能率的に行い得る
ようにしたシステム異常の表示方式を提供するこ
とを目的としている。そしてそのため、本発明の
システム異常の表示方式は、スーパバイザ・コー
ル命令が実行されたとき、スーパバイザ割込ハン
ドラが動作して上記実行されたスーパバイザ・コ
ール命令に対応した割込処理プログラムが選択さ
れ、当該選択された割込処理プログラムを実行す
るようになつたデータ処理システムにおいて、上
記スーパバイザ・コール命令の１つをシステム異
常通知命令として意味付け、当該システム異常通
知命令に対応した割込処理プログラムとして、主
記憶のデータを外部記憶に吐き出すと共に上記シ
ステム異常通知命令の次に書かれたコードを表示
装置に表示させるための命令群から構成されたも
のを用意し、プログラムの中に上記システム異常
通知命令を書込むと共に次の位置に当該プログラ
ムを特定できる識別用コードを書込んだことを特
徴とするものである。以下、本発明を図面を参照
しつつ説明する。
第１図は本発明が適用されるデータ処理システ
ムの構成を示す図、第２図はハードウエア固定域
のSVC新PSW、SVC旧PSWおよび汎用レジスタ
退避域を説明する図、第３図はモニタのコンポー
ネントと識別コードの関係を示す図、第４図は本
発明の１実施例を説明する図、第５図は本発明の
他の実施例を説明する図である。
ムの構成を示す図、第２図はハードウエア固定域
のSVC新PSW、SVC旧PSWおよび汎用レジスタ
退避域を説明する図、第３図はモニタのコンポー
ネントと識別コードの関係を示す図、第４図は本
発明の１実施例を説明する図、第５図は本発明の
他の実施例を説明する図である。
第１図において、１は中央処理装置、２は主メ
モリ、３は命令制御部、４はPSWレジスタ、５
は命令アドレス・レジスタ、６は命令レジスタ、
７は命令デコーダ、８はシーケンス制御部、９は
記憶制御部、１０は演算処理部、１１はハードウ
エア固定域、１２はモニタ格納域、１３はSVC
割込ハンドラ格納域、１４―１ないし１４―ｎは
SVC割込処理プログラム格納域、１５はデイス
プレイをそれぞれ示している。PSWレジスタ４
はシステム・マスクやキー、命令のアドレスなど
が記入されている。命令フエツチを行うとき、
PSWレジスタ４の命令アドレスが命令アドレ
ス・レジスタ５にセツトされ、記憶制御部９を介
して主メモリ２に対して命令フエツチ要求が送出
される。主メモリ２からフエツチされた命令は命
令レジスタ６にセツトされ、命令デコーダ７によ
つてデコードされ、シーケンス制御部８はデコー
ド結果に基づいて各種の制御を行い、シーケンス
制御部８によつて演算処理部１０などが制御され
る。
モリ、３は命令制御部、４はPSWレジスタ、５
は命令アドレス・レジスタ、６は命令レジスタ、
７は命令デコーダ、８はシーケンス制御部、９は
記憶制御部、１０は演算処理部、１１はハードウ
エア固定域、１２はモニタ格納域、１３はSVC
割込ハンドラ格納域、１４―１ないし１４―ｎは
SVC割込処理プログラム格納域、１５はデイス
プレイをそれぞれ示している。PSWレジスタ４
はシステム・マスクやキー、命令のアドレスなど
が記入されている。命令フエツチを行うとき、
PSWレジスタ４の命令アドレスが命令アドレ
ス・レジスタ５にセツトされ、記憶制御部９を介
して主メモリ２に対して命令フエツチ要求が送出
される。主メモリ２からフエツチされた命令は命
令レジスタ６にセツトされ、命令デコーダ７によ
つてデコードされ、シーケンス制御部８はデコー
ド結果に基づいて各種の制御を行い、シーケンス
制御部８によつて演算処理部１０などが制御され
る。
SVC命令（スーパバイザ・コール命令）が実
行されると、SVC割込みが生ずる。そして図示
しないハードウエア機構によつてPSWレジスタ
４の内容が割込コードと共にハードウエア固定域
１１のSVC旧PSW格納域に格納され、ハードウ
エア固定域１１のSVC新PSW格納域の内容が
PSWレジスタ４にセツトされる。SVC新PSWは
SVC割込ハンドラの先頭アドレスを示すもので
あり、SVC割込ハンドラが実行されると、割込
み原因が調べられ、SVC命令の下位１バイトで
定まるコードに対応したSVC割込処理プログラ
ムが実行される。第２図はハードウエア固定域１
１の１部を示すものである。ハードウエア固定域
１１は、ハードウエアとソフトウエアの連絡場所
として使用されるものである。
行されると、SVC割込みが生ずる。そして図示
しないハードウエア機構によつてPSWレジスタ
４の内容が割込コードと共にハードウエア固定域
１１のSVC旧PSW格納域に格納され、ハードウ
エア固定域１１のSVC新PSW格納域の内容が
PSWレジスタ４にセツトされる。SVC新PSWは
SVC割込ハンドラの先頭アドレスを示すもので
あり、SVC割込ハンドラが実行されると、割込
み原因が調べられ、SVC命令の下位１バイトで
定まるコードに対応したSVC割込処理プログラ
ムが実行される。第２図はハードウエア固定域１
１の１部を示すものである。ハードウエア固定域
１１は、ハードウエアとソフトウエアの連絡場所
として使用されるものである。
第３図はモニタを構成する複数のコンポーネン
トを例示するものであつて、この例ではモニタは
スーパバイザやジヨブ管理プログラム、データ管
理プログラム、回線制御プログラムなどのコンポ
ーネントから構成されている。本発明の実施例に
おいては、複数のコンポーネントのそれぞれに対
して固有の識別コードが与えられている。例え
ば、スーパバイザに対しては１×××が与えられ
ている。なお、「×××」はスーパバイザを構成
するエレメントによつて一義的に定められるコー
ドである。
トを例示するものであつて、この例ではモニタは
スーパバイザやジヨブ管理プログラム、データ管
理プログラム、回線制御プログラムなどのコンポ
ーネントから構成されている。本発明の実施例に
おいては、複数のコンポーネントのそれぞれに対
して固有の識別コードが与えられている。例え
ば、スーパバイザに対しては１×××が与えられ
ている。なお、「×××」はスーパバイザを構成
するエレメントによつて一義的に定められるコー
ドである。
本発明の実施例においては、SVC00なるスー
パバイザ・コール命令が準備されている。
SVC00なる命令は、モニタの各コンポーネント
を構成する各エレメント中に予め記入され、ま
た、SVC00なる命令の次にそのエレメントを特
定できる識別コードが記入されている。さらに、
そのエレメントの実行中に論理矛盾が生ずると、
SVC00なる命令が実行されるようにプログラム
が予め構成されている。第４図は本発明の１実施
例を示すものであつて、エレメントの実行中に論
理矛盾が発生すると、SVC00命令にジヤンプす
る。SVC00命令が実行されると、SVC割込みが
生じ、SVC割込ハンドラの実行が開始する。割
込ハンドラによつてSVC割込み原因コード（こ
の場合は00）が判定され、SVC00に対応する
SVC割込処理プログラムの実行が開始される。
SVC00に対応するSVC割込処理プログラムの実
行によつて、エレメント識別コード、旧PSWお
よび汎用レジスタの内容が所定のメモリ領域に退
避させられ、次いでシステム・ダウンを行うため
に主メモリの全内容が外部記憶に退避させられ、
次いで、上記の識別コード、旧PSWおよび汎用
レジスタの内容がデイスプレイ１５に表示され、
最後にシステム・ダウン処理が行われる。この実
施例によれば、表示されたエレメント識別コー
ド、旧PSWおよび汎用レジスタの内容だけから
真の原因を略ぼ推測できると共に、原因追求に際
して全ての主記憶情報（メモリ・ダンプ）をプリ
ント・アウトする必要はなく最初から見るべきメ
モリ・ダンプの位置が判るので、デバツクの効率
を向上させることが出来る。
パバイザ・コール命令が準備されている。
SVC00なる命令は、モニタの各コンポーネント
を構成する各エレメント中に予め記入され、ま
た、SVC00なる命令の次にそのエレメントを特
定できる識別コードが記入されている。さらに、
そのエレメントの実行中に論理矛盾が生ずると、
SVC00なる命令が実行されるようにプログラム
が予め構成されている。第４図は本発明の１実施
例を示すものであつて、エレメントの実行中に論
理矛盾が発生すると、SVC00命令にジヤンプす
る。SVC00命令が実行されると、SVC割込みが
生じ、SVC割込ハンドラの実行が開始する。割
込ハンドラによつてSVC割込み原因コード（こ
の場合は00）が判定され、SVC00に対応する
SVC割込処理プログラムの実行が開始される。
SVC00に対応するSVC割込処理プログラムの実
行によつて、エレメント識別コード、旧PSWお
よび汎用レジスタの内容が所定のメモリ領域に退
避させられ、次いでシステム・ダウンを行うため
に主メモリの全内容が外部記憶に退避させられ、
次いで、上記の識別コード、旧PSWおよび汎用
レジスタの内容がデイスプレイ１５に表示され、
最後にシステム・ダウン処理が行われる。この実
施例によれば、表示されたエレメント識別コー
ド、旧PSWおよび汎用レジスタの内容だけから
真の原因を略ぼ推測できると共に、原因追求に際
して全ての主記憶情報（メモリ・ダンプ）をプリ
ント・アウトする必要はなく最初から見るべきメ
モリ・ダンプの位置が判るので、デバツクの効率
を向上させることが出来る。
第５図は本発明の他の実施例を示すものであ
る。機械チエツク割込ハンドラが動作し、ハード
ウエア側から通知される機械チエツク情報がハー
ドウエア固定域に格納され、しかる後に機械チエ
ツク情報が外部記憶に吐き出される。機械チエツ
ク割込ハンドラにはSVC00命令とこれに続いて
ハードウエア異常を示す原因コード（この例では
0079）が書込まれ、機械チエツク割込ハンドラが
復旧不可能なエラーであると判断すると、
SVC00命令が実行される。なお、原因コード
「0079」の先頭の数字「０」はハードウエア異常
を示すものである。SVC00に対応するSVC割込
処理プログラムは、原因コードの先頭の数字をみ
てハードウエア異常が発生したことを知る。そし
て、システム・ダウンに備えて主メモリの全内容
を外部記憶へ吐き出し、次いで原因コード、機械
チエツク情報をデイスプレイ１５に表示させ、最
後にシステムをダウンさせる。第５図の実施例に
よれば、ハードウエア異常が発生したとき、ユー
ザがデイスプレイに表示された機械チエツク情報
をメーカに電話連絡するだけで、メーカは必要な
交換部品が判り、これにより対処が迅速化される
という効果が得られる。
る。機械チエツク割込ハンドラが動作し、ハード
ウエア側から通知される機械チエツク情報がハー
ドウエア固定域に格納され、しかる後に機械チエ
ツク情報が外部記憶に吐き出される。機械チエツ
ク割込ハンドラにはSVC00命令とこれに続いて
ハードウエア異常を示す原因コード（この例では
0079）が書込まれ、機械チエツク割込ハンドラが
復旧不可能なエラーであると判断すると、
SVC00命令が実行される。なお、原因コード
「0079」の先頭の数字「０」はハードウエア異常
を示すものである。SVC00に対応するSVC割込
処理プログラムは、原因コードの先頭の数字をみ
てハードウエア異常が発生したことを知る。そし
て、システム・ダウンに備えて主メモリの全内容
を外部記憶へ吐き出し、次いで原因コード、機械
チエツク情報をデイスプレイ１５に表示させ、最
後にシステムをダウンさせる。第５図の実施例に
よれば、ハードウエア異常が発生したとき、ユー
ザがデイスプレイに表示された機械チエツク情報
をメーカに電話連絡するだけで、メーカは必要な
交換部品が判り、これにより対処が迅速化される
という効果が得られる。
以上の説明から明らかなように、本発明によれ
ば、システム異常の原因の切分けが迅速にできる
ので、それに対する対処と原因追求を効率的に行
い得るという効果が得られる。
ば、システム異常の原因の切分けが迅速にできる
ので、それに対する対処と原因追求を効率的に行
い得るという効果が得られる。
第１図は本発明が適用されるデータ処理システ
ムの構成を示す図、第２図はハードウエア固定域
のSVC新PSW、SVC旧PSWおよび汎用レジスタ
退避域を説明する図、第３図はモニタのコンポー
ネントと識別コードの関係を示す図、第４図は本
発明の１実施例を説明する図、第５図は本発明の
他の実施例を説明する図である。 １…中央処理装置、２…主メモリ、３…命令制
御部、４…PSWレジスタ、５…命令アドレス・
レジスタ、６…命令レジスタ、７…命令デコー
ダ、９…記憶制御部、１０…演算処理部、１１…
ハードウエア固定域、１２…モニタ格納域、１３
…SVC割込ハンドラ格納域、１４―１ないし１
４―ｎ…SVC割込処理プログラム格納域、１５
…デイスプレイ。
ムの構成を示す図、第２図はハードウエア固定域
のSVC新PSW、SVC旧PSWおよび汎用レジスタ
退避域を説明する図、第３図はモニタのコンポー
ネントと識別コードの関係を示す図、第４図は本
発明の１実施例を説明する図、第５図は本発明の
他の実施例を説明する図である。 １…中央処理装置、２…主メモリ、３…命令制
御部、４…PSWレジスタ、５…命令アドレス・
レジスタ、６…命令レジスタ、７…命令デコー
ダ、９…記憶制御部、１０…演算処理部、１１…
ハードウエア固定域、１２…モニタ格納域、１３
…SVC割込ハンドラ格納域、１４―１ないし１
４―ｎ…SVC割込処理プログラム格納域、１５
…デイスプレイ。
Claims (1)
- １ スーパバイザ・コール命令が実行されたと
き、スーパバイザ割込ハンドラが動作して上記実
行されたスーパバイザ・コール命令に対応した割
込処理プログラムが選択され、当該選択された割
込処理プログラムを実行するようになつたデータ
処理システムにおいて、上記スーパバイザ・コー
ル命令の１つをシステム異常通知命令として意味
付け、当該システム異常通知命令に対応した割込
処理プログラムとして、主記憶のデータを外部記
憶に吐き出すと共に上記システム異常通知命令の
次に書かれたコードを表示装置に表示させるため
の命令群から構成されたものを用意し、プログラ
ムの中に上記システム異常通知命令を書込むと共
に次の位置に当該プログラムを特定できる識別用
コードを書込んだことを特徴とするシステム異常
の表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56032762A JPS57150047A (en) | 1981-03-07 | 1981-03-07 | Display system of system fault |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56032762A JPS57150047A (en) | 1981-03-07 | 1981-03-07 | Display system of system fault |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57150047A JPS57150047A (en) | 1982-09-16 |
| JPS631630B2 true JPS631630B2 (ja) | 1988-01-13 |
Family
ID=12367847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56032762A Granted JPS57150047A (en) | 1981-03-07 | 1981-03-07 | Display system of system fault |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57150047A (ja) |
-
1981
- 1981-03-07 JP JP56032762A patent/JPS57150047A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57150047A (en) | 1982-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0477385B1 (en) | Method of resetting adapter module at failing time and computer system executing said method | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPS631630B2 (ja) | ||
| JP2679575B2 (ja) | 入出力チャネルの障害処理システム | |
| JP3171615B2 (ja) | データ転送のリトライ制御方式 | |
| JPH07334214A (ja) | プログラマブルコントローラ | |
| JPS5832422B2 (ja) | マイクロシンダンホウシキ | |
| JP3022398B2 (ja) | 仮想計算機方式 | |
| EP0655686A1 (en) | Retry control method and device for control processor | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JP4527419B2 (ja) | プログラムトレース方法およびトレース処理システム | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPH0635749A (ja) | データ処理システム | |
| JPH1011320A (ja) | 計算機等の処理装置におけるｒｏｍプログラムモニタ装置 | |
| JP2007041887A (ja) | デバッグ装置、そのメモリアクセス方法およびメモリアクセス方法を実現するプログラム | |
| JPH0325674A (ja) | 情報処理装置 | |
| JPH07210421A (ja) | スレッド環境におけるデバッグ方法 | |
| JPS62107354A (ja) | マイクロプログラム制御装置 | |
| JPH0113131B2 (ja) | ||
| JPH0520049A (ja) | 制御メモリの修正機能を有する情報処理システムおよび制御メモリの修正方法 | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JPS5849901B2 (ja) | デ−タ処理装置 | |
| JPH04243431A (ja) | 障害処理機能の評価方式 | |
| JPS6053887B2 (ja) | 情報処理システム | |
| JPH02240799A (ja) | Ｐｏｓの故障事前予防システム |