JPS63160271A - Ｓｉｔイメ−ジセンサ - Google Patents
Ｓｉｔイメ−ジセンサInfo
- Publication number
- JPS63160271A JPS63160271A JP61307369A JP30736986A JPS63160271A JP S63160271 A JPS63160271 A JP S63160271A JP 61307369 A JP61307369 A JP 61307369A JP 30736986 A JP30736986 A JP 30736986A JP S63160271 A JPS63160271 A JP S63160271A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- mos transistor
- sit
- drain
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/196—Junction field effect transistor [JFET] image sensors; Static induction transistor [SIT] image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＳＩＴイメージセンサの改善に関し、特に照射
光量に対するＳＩＴイメージセンサのダイナミックレン
ジの拡大に関する。
光量に対するＳＩＴイメージセンサのダイナミックレン
ジの拡大に関する。
（従来の技術）
従来、ＳＩＴイメージセンサの電荷蓄積部分は第４図に
示すような断面構造を有して構成されていた。
示すような断面構造を有して構成されていた。
第４図において、１は制御ゲート、２は接合ゲート ３
はソース、４はドレーン、５は制御ブー］・１と接合ゲ
ート２との間に形成されたゲートキャパシタンス、６は
接合ゲート２とドレーン４の間に形成された接合キャパ
シタンス、７は接合ゲート２とソース３との間に形成さ
れた接合キャパシタンス、８は分離電極を表す。
はソース、４はドレーン、５は制御ブー］・１と接合ゲ
ート２との間に形成されたゲートキャパシタンス、６は
接合ゲート２とドレーン４の間に形成された接合キャパ
シタンス、７は接合ゲート２とソース３との間に形成さ
れた接合キャパシタンス、８は分離電極を表す。
第４図に示す電荷蓄積部分では、接合ゲート２の印加電
圧をＯＶから増加させ、ドレーン４に印加された電圧よ
り高く増加させることができる。
圧をＯＶから増加させ、ドレーン４に印加された電圧よ
り高く増加させることができる。
接合ゲート２の印加電圧をＯ■に設定したときには、接
合ゲート２とソース３との間の空乏層により接合ゲート
２が閉じている。しかし、ドレーン４に電圧を印加させ
て増加してゆくと、上記状態で閉じていた接合ゲート２
が開き、ドレーン電流が流れて、ソース３とドレーン４
との間が導通する。
合ゲート２とソース３との間の空乏層により接合ゲート
２が閉じている。しかし、ドレーン４に電圧を印加させ
て増加してゆくと、上記状態で閉じていた接合ゲート２
が開き、ドレーン電流が流れて、ソース３とドレーン４
との間が導通する。
光ＳＩＴの原理は、バイアス電圧の印加された接合ゲー
ト２の接合点に光を照射してホトキャリアを発生させ、
これを接合ゲート２に蓄積させるようにして形成された
ものと考えられる。
ト２の接合点に光を照射してホトキャリアを発生させ、
これを接合ゲート２に蓄積させるようにして形成された
ものと考えられる。
第５図は、従来技術によるＳＩＴイメージセンサの動作
を示す説明図である。第５図において、Ｃ１は接合ゲー
ト２と制御ブー１−１との間のキャパシタンス、Ｃ２は
接合ゲート２とドレーン４との間のキャパシタンス＋Ｃ
３は接合ゲート２とソース３との間のキャパシタンスで
ある。
を示す説明図である。第５図において、Ｃ１は接合ゲー
ト２と制御ブー１−１との間のキャパシタンス、Ｃ２は
接合ゲート２とドレーン４との間のキャパシタンス＋Ｃ
３は接合ゲート２とソース３との間のキャパシタンスで
ある。
第５図（ａｌではドレーン４の印加電圧をＶＤＤ、制御
ゲートｌの印加電圧を零ボルトとする。第５図（ｂｌで
はドレーン４の印加電圧をＶ ＤＤ、制御ゲート１の印
加電圧をＶＧとする。第５図（Ｃ）ではドレーン４を開
放、制御ゲートｌの印加電圧を零ボルトとする。
ゲートｌの印加電圧を零ボルトとする。第５図（ｂｌで
はドレーン４の印加電圧をＶ ＤＤ、制御ゲート１の印
加電圧をＶＧとする。第５図（Ｃ）ではドレーン４を開
放、制御ゲートｌの印加電圧を零ボルトとする。
第５図（ａ）においては、キャパシタンスＣ２には電圧
ＶＤＤに相当するキャリアが蓄積される。
ＶＤＤに相当するキャリアが蓄積される。
次に、第５図（ｂｌに示すように制御ゲート１の印加電
圧をＶＧにすると、接合ゲート２電圧はＶｂｉまで上昇
するものとする。その後、第５図（Ｃ）に示すように制
御ブー）１の印加電圧を零にすると、接合ゲート２の電
圧はＶｓになるものとする。ここで、各電荷は保存され
ているものとする。
圧をＶＧにすると、接合ゲート２電圧はＶｂｉまで上昇
するものとする。その後、第５図（Ｃ）に示すように制
御ブー）１の印加電圧を零にすると、接合ゲート２の電
圧はＶｓになるものとする。ここで、各電荷は保存され
ているものとする。
上の仮定により
Ｖｓ＝（Ｃ１ＶＧ （Ｃ１＋Ｃ２＋Ｃ３）Ｖｂｉ）
／ （Ｃ，＋Ｃ２＋Ｃ３） ・・・（１）
−（Ｃ＋ ／ （Ｃ＋ ＋Ｃ２＋Ｃ３） ｌ ＶＧ −
ＶＬ＋ｉ・・・（１）′ が成立ら、接合ゲート２に現れる電圧ＶｓによってＳＩ
Ｔがターンオンしてドレーン電流が流れる。
／ （Ｃ，＋Ｃ２＋Ｃ３） ・・・（１）
−（Ｃ＋ ／ （Ｃ＋ ＋Ｃ２＋Ｃ３） ｌ ＶＧ −
ＶＬ＋ｉ・・・（１）′ が成立ら、接合ゲート２に現れる電圧ＶｓによってＳＩ
Ｔがターンオンしてドレーン電流が流れる。
（発明が解決しようとする問題点）
上述した従来のＳＩＴイメージセンサは、制御ゲートの
電圧を“高”レベルから“低”レベルへ下降させたとき
、ドレーン電流は流れ始めるが、接合ゲート２と基板を
形成するドレーン４との間のＰＮ接合は順バイアスされ
ているため、増幅された電流は次第に小さくなってしま
う。
電圧を“高”レベルから“低”レベルへ下降させたとき
、ドレーン電流は流れ始めるが、接合ゲート２と基板を
形成するドレーン４との間のＰＮ接合は順バイアスされ
ているため、増幅された電流は次第に小さくなってしま
う。
このため、出力にはその積分値を取らなくてはならない
という欠点がある。
という欠点がある。
したがって、成る定められた照射量に対するダイナミッ
クレンジの大きさは上記接合ゲートのキャパシタンス値
で設定されてしまい、ダイナミックレンジを広げること
が困難であるという欠点がある。
クレンジの大きさは上記接合ゲートのキャパシタンス値
で設定されてしまい、ダイナミックレンジを広げること
が困難であるという欠点がある。
さらに、第５図において第（１）式が得られたのは、Ｓ
ＩＴのソースポテンシャルが接地レベルにあるため、光
が入射したときには入射光量に対応して、接合ゲート２
とドレーン４との間に存在するホトダイオードの電極間
電圧ポテンシャルしか（１られなかったためである。
ＩＴのソースポテンシャルが接地レベルにあるため、光
が入射したときには入射光量に対応して、接合ゲート２
とドレーン４との間に存在するホトダイオードの電極間
電圧ポテンシャルしか（１られなかったためである。
これが第０）１式の第２項である。したがって、ソース
３のポテンシャルをＶＤＤまで増加すると接合ゲート２
に電荷を蓄積できないという欠点がある。
３のポテンシャルをＶＤＤまで増加すると接合ゲート２
に電荷を蓄積できないという欠点がある。
本発明の目的は、光？！！変換によって入射光量に比例
して得られた電荷を保持するためのキャパシタンスを備
えるとともにＭＯＳ）ランジスタによるスイッチを備え
て上記電荷のりセントを行なうことによって上記欠点を
除去し、ダイナミックレンジを広（とることができるよ
うに構成したＳＩＴイメージセンサを提供することにあ
る。
して得られた電荷を保持するためのキャパシタンスを備
えるとともにＭＯＳ）ランジスタによるスイッチを備え
て上記電荷のりセントを行なうことによって上記欠点を
除去し、ダイナミックレンジを広（とることができるよ
うに構成したＳＩＴイメージセンサを提供することにあ
る。
（問題点を解決するための手段）
本発明によるスイッチイメージセンサは、ＳＩＴと、プ
リセット用ＭＯＳトランジスタと、光電子Ｍｍキャパシ
タンス手段と、リセット用ＭＯＳトランジスタンス手段
と、スイッチ用ＭＯＳトランジスタと、メモリキ中パシ
タンス手段とを具備して構成したものである。
リセット用ＭＯＳトランジスタと、光電子Ｍｍキャパシ
タンス手段と、リセット用ＭＯＳトランジスタンス手段
と、スイッチ用ＭＯＳトランジスタと、メモリキ中パシ
タンス手段とを具備して構成したものである。
ＳＩＴは、ゲート接合を光電変換素子として動作させな
がら光電気信号を増幅するためのものである。
がら光電気信号を増幅するためのものである。
プリセット用ＭＯＳトランジスタは、ＳＩＴのドレーン
を逆バイアスさせるようにプリセットするためのもので
ある。
を逆バイアスさせるようにプリセットするためのもので
ある。
光電子蓄積キャパシタンス手段は、ＳＩＴのゲートに接
続されていて、ゲート接合で発生した光電気信号の電荷
をＮ積するためのものである。
続されていて、ゲート接合で発生した光電気信号の電荷
をＮ積するためのものである。
リセット用ＭＯＳトランジスタは、光電子ＭＭキャパシ
タンス手段の電荷をリセッＩ・するためのものである。
タンス手段の電荷をリセッＩ・するためのものである。
スイッチ用ＭＯＳトランジスタは、ＳＩＴから得られた
光電気信号を増幅して取出すことができるように、出力
ゲートとして動作させるためのものである。
光電気信号を増幅して取出すことができるように、出力
ゲートとして動作させるためのものである。
メモリキャパシタンス手段は、スイッチ用ＭＯＳトラン
ジスタの出力信号を積分するためのものである。
ジスタの出力信号を積分するためのものである。
（実施例）
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明によるＳＩＴイメージセンサの一実施
例を示す断面図である。
例を示す断面図である。
第１図において、１０１は裏面に低抵抗のＮ＋層を有す
るＮ形半導体基板、１０２はＰウェル層、１０３と１０
４はそれぞれ第１のＭｏ５ｔ・ランジスタＱ、のドレー
ンおよびソースを形成するＮ４領域、１０５は第１のＭ
ＯＳトランジスタＱ１のゲートを形成する金属層、１０
６は分離電極である。１０７は基板のＮ一層との間でＰ
Ｎ接合を形成し、光を入射できるＰ４′層、１１９はＰ
”眉１０７上に形成されたキャパシタンスＣｉを形成す
る層である。１０８はＰ”ｒ＃１０７を接合ゲートとし
、Ｎ＋層１０１をドレーンとする５ＩＴＱ５のソースを
形成するＮ＋層である。１０９はＰ＋層１０７上同様な
作用を有するＰ＋層、１１０は分離層、１１１と１１２
ζよそれぞれ第２のＭＯＳトランジスタＱ２のソースお
よびドレーンを形成するＰ＋層である。１１６はＰ＋層
１．１１，１１２によって形成されるソースおよびドレ
ーンに対向した第２のＭｏ３Ｉ−ランジスタＱ２のゲー
トを形成する金属層である。１１３はＰ＋層に隣接した
Ｎ一層、１１４と１１５はそれぞれ第３１７）ＭＯＳト
ランジスタＱ３のソースおよびドレーンを形成するＰ＋
層である。１１７はＰ＋層１１４，１１５によって形成
されるソースおよびドレーンに対向した第３のＭｏ３Ｉ
−ランジスクＱ３のゲートを形成する金属層である。１
１８はメモリキャパシタンスＣｍを形成する金ｇＩｒｆ
ｉである。１２０と１２１はそれぞれ第４のＭＯＳ！−
ランジスタＱ４を形成するソースおよびドレーンを形成
するＰ＋層、１２２はそのゲートを形成する金ｍＦａで
ある。
るＮ形半導体基板、１０２はＰウェル層、１０３と１０
４はそれぞれ第１のＭｏ５ｔ・ランジスタＱ、のドレー
ンおよびソースを形成するＮ４領域、１０５は第１のＭ
ＯＳトランジスタＱ１のゲートを形成する金属層、１０
６は分離電極である。１０７は基板のＮ一層との間でＰ
Ｎ接合を形成し、光を入射できるＰ４′層、１１９はＰ
”眉１０７上に形成されたキャパシタンスＣｉを形成す
る層である。１０８はＰ”ｒ＃１０７を接合ゲートとし
、Ｎ＋層１０１をドレーンとする５ＩＴＱ５のソースを
形成するＮ＋層である。１０９はＰ＋層１０７上同様な
作用を有するＰ＋層、１１０は分離層、１１１と１１２
ζよそれぞれ第２のＭＯＳトランジスタＱ２のソースお
よびドレーンを形成するＰ＋層である。１１６はＰ＋層
１．１１，１１２によって形成されるソースおよびドレ
ーンに対向した第２のＭｏ３Ｉ−ランジスタＱ２のゲー
トを形成する金属層である。１１３はＰ＋層に隣接した
Ｎ一層、１１４と１１５はそれぞれ第３１７）ＭＯＳト
ランジスタＱ３のソースおよびドレーンを形成するＰ＋
層である。１１７はＰ＋層１１４，１１５によって形成
されるソースおよびドレーンに対向した第３のＭｏ３Ｉ
−ランジスクＱ３のゲートを形成する金属層である。１
１８はメモリキャパシタンスＣｍを形成する金ｇＩｒｆ
ｉである。１２０と１２１はそれぞれ第４のＭＯＳ！−
ランジスタＱ４を形成するソースおよびドレーンを形成
するＰ＋層、１２２はそのゲートを形成する金ｍＦａで
ある。
第２図は、第１図に示すＳＩＴイメージセンサの等価回
路を示す回路図である。
路を示す回路図である。
第２図において、５はキャパシタンスＣｉ、９はＳＩＴ
、１０は第１のＭｏ３Ｉ−ランジスタＱｌ。
、１０は第１のＭｏ３Ｉ−ランジスタＱｌ。
１１は第３のＭＯＳトランジスタＱ３，１２はキャパシ
タンスＣｍ、１３は第４のＭＯＳ）ランジスタＱ４，１
６は第２のＭＯＳトランジスタＱ２である。
タンスＣｍ、１３は第４のＭＯＳ）ランジスタＱ４，１
６は第２のＭＯＳトランジスタＱ２である。
第２図において、キャパシタンス５には光電流による電
荷がＭＨＩされ、第２のＭｏ３）ランジスタ１６はプリ
セットトランジスタとして使用され、第３のＭｏ３）ラ
ンジスタ１１はＳ ＩＴ９の出力ゲートとして動作し、
キャパシタンス１２は出力電流積分用として使用されて
いる。
荷がＭＨＩされ、第２のＭｏ３）ランジスタ１６はプリ
セットトランジスタとして使用され、第３のＭｏ３）ラ
ンジスタ１１はＳ ＩＴ９の出力ゲートとして動作し、
キャパシタンス１２は出力電流積分用として使用されて
いる。
また、第１のＭｏ３）ランジスク１０はキャパシタンス
５の電荷をリセットするＭ ＯＳスイッチである。
５の電荷をリセットするＭ ＯＳスイッチである。
第３図は、第２図における各信号線の信号波形を示すタ
イミングヂャートである。各信号線、あるいは各キャパ
シタンスの番号はいずれも第２図における番号に対応す
る。
イミングヂャートである。各信号線、あるいは各キャパ
シタンスの番号はいずれも第２図における番号に対応す
る。
第２のＭｏ３）ランジスタ１６は５ＩＴ９のソースのポ
テンシャルをＶＤＤまで増加させるｈめのスイッチであ
り、この作用により接合ゲート１０７の光電荷を広いダ
イナミックレンジにわたり蓄積することができる。
テンシャルをＶＤＤまで増加させるｈめのスイッチであ
り、この作用により接合ゲート１０７の光電荷を広いダ
イナミックレンジにわたり蓄積することができる。
この場合には、接合ゲート１０７の光電荷を外部からり
セントする必要があり、このリセットを第１のＭＯＳト
ランジスタ１０によって行っている。
セントする必要があり、このリセットを第１のＭＯＳト
ランジスタ１０によって行っている。
制御信号線２３の制御信号によりＰＮ接合１０７−１０
１間のポテンシャルレベルが固定された後には、第３の
ＭＯＳ）ランジスク１１をターンオンすれば光電荷はメ
モリキャパシタンス１２に導かれる。
１間のポテンシャルレベルが固定された後には、第３の
ＭＯＳ）ランジスク１１をターンオンすれば光電荷はメ
モリキャパシタンス１２に導かれる。
キャパシタンス１２の電荷を順次読出すことによりデー
タが信号線１５上に出力される。
タが信号線１５上に出力される。
（発明の効果）
本発明は以上説明したように、光電変換によって入射光
量に比例して得られた電荷を保持するためのキャパシタ
ンスを備えるとともにＭＯＳトランジスタによるス・イ
ンチを備えて電荷のリセットを行うことにより、入射光
量のグイナミソクレンジを増加させるとともに大電流出
力を極めて有効に利用することができるため、微弱光に
対するセンシングが容易にできるという効果がある。
量に比例して得られた電荷を保持するためのキャパシタ
ンスを備えるとともにＭＯＳトランジスタによるス・イ
ンチを備えて電荷のリセットを行うことにより、入射光
量のグイナミソクレンジを増加させるとともに大電流出
力を極めて有効に利用することができるため、微弱光に
対するセンシングが容易にできるという効果がある。
第１図は、本発明によるＳＩＴイメージセンサの一実施
例を示す断面図である。 第２図は、第１図に示すＳＩＴイメージセンサの等価回
路図である。 第３図は、第２図の各部の波形を示すタイミングチャー
トである。 第４図は、従来技術によるＳＩＴ・イメージセンサの一
例を示す断面図である。 第５図は、第４図に示すＳＩＴイメージセンサの電荷の
蓄４債を示す等価回路図である。 １０．１１，１３．１６・・・ＭＯ３＋・ランジスタ９
・・・５ＩＴ ５．１２・・・キャパシタンス １４．１５．２０〜２３・・・信号線 １〜８，１０１〜１２２・・・集積回路要素ＶＣ，ＶＤ
Ｄ・・・電圧
例を示す断面図である。 第２図は、第１図に示すＳＩＴイメージセンサの等価回
路図である。 第３図は、第２図の各部の波形を示すタイミングチャー
トである。 第４図は、従来技術によるＳＩＴ・イメージセンサの一
例を示す断面図である。 第５図は、第４図に示すＳＩＴイメージセンサの電荷の
蓄４債を示す等価回路図である。 １０．１１，１３．１６・・・ＭＯ３＋・ランジスタ９
・・・５ＩＴ ５．１２・・・キャパシタンス １４．１５．２０〜２３・・・信号線 １〜８，１０１〜１２２・・・集積回路要素ＶＣ，ＶＤ
Ｄ・・・電圧
Claims (1)
- ゲート接合を光電変換素子として動作させながら光電気
信号を増幅するためのＳＩＴと、前記ＳＩＴのドレーン
を逆バイアスさせるようにプリセットするためのプリセ
ット用ＭＯＳトランジスタと、前記ＳＩＴのゲートに接
続されていて前記ゲート接合で発生した前記光電気信号
の電荷を蓄積するための光電子蓄積キャパシタンス手段
と、前記光電子蓄積キャパシタンス手段の電荷をリセッ
トするためのリセット用ＭＯＳトランジスタと、前記プ
リセット用ＭＯＳトランジスタに接続されていて前記Ｓ
ＩＴから得られた前記光電気信号を増幅して取出すこと
ができるように出力ゲートとして動作させるためのスイ
ッチ用ＭＯＳトランジスタと、前記スイッチ用ＭＯＳト
ランジスタの出力信号を積分するためのメモリキャパシ
タンス手段とを具備して構成したことを特徴とするＳＩ
Ｔイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61307369A JPS63160271A (ja) | 1986-12-23 | 1986-12-23 | Ｓｉｔイメ−ジセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61307369A JPS63160271A (ja) | 1986-12-23 | 1986-12-23 | Ｓｉｔイメ−ジセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63160271A true JPS63160271A (ja) | 1988-07-04 |
Family
ID=17968239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61307369A Pending JPS63160271A (ja) | 1986-12-23 | 1986-12-23 | Ｓｉｔイメ−ジセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63160271A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01198183A (ja) * | 1988-02-02 | 1989-08-09 | Seiko Instr & Electron Ltd | イメージセンサー |
-
1986
- 1986-12-23 JP JP61307369A patent/JPS63160271A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01198183A (ja) * | 1988-02-02 | 1989-08-09 | Seiko Instr & Electron Ltd | イメージセンサー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4454526A (en) | Semiconductor image sensor and the method of operating the same | |
| JPS6149822B2 (ja) | ||
| JPH0444465B2 (ja) | ||
| US4223330A (en) | Solid-state imaging device | |
| JPH0414543B2 (ja) | ||
| CA1124843A (en) | Solid-state imaging device | |
| JPH02100363A (ja) | 固体撮像素子 | |
| US4684968A (en) | JFET imager having light sensing inversion layer induced by insulator charge | |
| JPH0453149B2 (ja) | ||
| JPH0443428B2 (ja) | ||
| JPS59108344A (ja) | 固体撮像素子 | |
| JPH0471341B2 (ja) | ||
| JPS63160271A (ja) | Ｓｉｔイメ−ジセンサ | |
| JPS61228667A (ja) | 固体撮像装置 | |
| JPS5910631B2 (ja) | 固体撮像装置 | |
| JPS59188278A (ja) | 半導体撮像装置 | |
| JPS6117150B2 (ja) | ||
| JPH04125965A (ja) | 半導体装置 | |
| JPS61154373A (ja) | 光電変換装置 | |
| JPS6050101B2 (ja) | 固体撮像装置 | |
| JPS61228668A (ja) | 固体撮像装置 | |
| JPH0724301B2 (ja) | 光電変換装置 | |
| JPS61157179A (ja) | 撮像装置 | |
| JPS61157178A (ja) | 撮像装置 | |
| JPS62152162A (ja) | 一次元半導体撮像装置 |