JPS63159945A - 二重化計算機システム - Google Patents

二重化計算機システム

Info

Publication number
JPS63159945A
JPS63159945A JP61313791A JP31379186A JPS63159945A JP S63159945 A JPS63159945 A JP S63159945A JP 61313791 A JP61313791 A JP 61313791A JP 31379186 A JP31379186 A JP 31379186A JP S63159945 A JPS63159945 A JP S63159945A
Authority
JP
Japan
Prior art keywords
computer
input
standby
bus
output device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61313791A
Other languages
English (en)
Inventor
Tetsuo Ichikawa
哲夫 市川
Sumitoshi Saitou
純寿 斉藤
Tomokatsu Sato
佐藤 朝勝
Kazuhiko Shimoyama
和彦 下山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61313791A priority Critical patent/JPS63159945A/ja
Publication of JPS63159945A publication Critical patent/JPS63159945A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、待機冗長形の二重化計算機システムに係り、
特に入出力装置を共用する2台の計算機からの前記入出
力装置へのアクセス方法を改善したバス切換装置を備え
た二重化計算機システムに関する。
〔従来の技術〕
入出力装置を共用する2つの計算機より成る、従来の二
重化計算機システムについては、例えば、特公昭61−
19060号公報に記載されている。
従来の二重化計算機システムでは第3図に示すように、
二重化された2台の計算機1.2からの動作状態信号1
0.11に基づいて、二重化制御装置3は、一方の計算
機1または2を常用系に、他方を待機系に指定し、更に
常用系計算機l(または2)と入出力装置5とを接続す
るように、バス切換装置4奢こ指令12または13を与
える。
前記指令12.13に基づいて、2つの計算機、 1,
2と入出力装置5およびバス9とをそれぞれ接続する入
出カバスフ、8のゲート14.15の一方(常用系計算
機の側)が開かれると共に、他方(待機系計算機の側)
が閉じられる。なあ、制御対象6は入出力装置5に接続
されている。
これにより、常用系計算機1(または2)は、入出力装
置sgよびバス7.8の一方、入出力バス9を介してプ
ロセス情報の入出力を行う。
このような二重化計算機システムにおいては、制御の連
続性を保つために2台の計算機1.2は同じ情報を持っ
ていなければならない。このために、従来は常用系計算
機1(または2)から待機系計算機2(またはl)に二
重化制御装置3、バス19.20を介して共通情報の転
写を行っていた。
〔発明が解決しようとする問題点〕
上記従来技術では、2台の計算機自体が各々常用系であ
るのか待機系であるのかを認識し、常用系計算機のみが
入出力装置に対して入出力動作を行い、待機系計算機は
行なわないようにするという管理(二重化制御装置で行
なわれる)が必要である。
また、待機系計算機は、入出力装置からプロセス情報を
取込めないため、二重化制御装置3内に設けられたメモ
リ内容転写手段を介して、常用系計算機から待機系計算
機に情報を転写する必要があり、このために、各々の計
算機における転写処理の管理も必要となる。
前述のように、従来の方法では、種々の管理が必要とな
るために各々の計算機の処、理性能が低下する(本来の
制御に使用される時間やタスクが減少する)という問題
があった。
また、メモリ内容の転与手段においては、共用のメモリ
バッファ等が必要となるので、ハードウェアの追加によ
るコストアップや、2台の計算機にあける共通部分の増
加(4Iに、二重化制御装置の構造の複雑化)によるシ
ステム全体としての信頼性の低下を招くという問題もあ
った。
本発明の目的は、上記従来技術における問題点を解消し
た待機冗長形の二重化計算機システムを提供することに
ある。
〔問題点を解決するための手段〕
上記目的は、入出力装置を共用する2台の計算機より成
る待機冗長形の二重化計算機システムにおけるバス切換
装置に、 (1)常用系計算機からの書込みおよび胱出しアクセス
、ならびに待機系計算機からの読出しアクセスに対して
は、競合制御を施した後にアクセスを許可された計算機
と入出力装置との間のバスを接続し、一方、待機系計算
機からの書込みアクセスに対しては、バスを切離してア
クセスを禁止する第1の手段と、 (2)第1の手段によって、待機系計算機からの書込み
アクセス時にバスが切離された場合に、入出力装置に代
わりあたかも正常に書込みアクセスが終了したように応
答を返す第2の手段とを設けることにより達成される。
〔作用〕
上記第1の手段により、2台の計算機は、常用系である
か待機系であるかを問わず、入出力装置からプロセス情
報を取込むことができる。したがって、2台の計算機は
同じプロセス情報に基づき、同一内容の演算処理を行な
って同一の演算結果を得ることができる。
前記演算結果は、上記第1.第2の手段により、常用系
計算機側のもののみが入出力装置に反映され、待機系計
算機側のものは入出力装置に反映されないが、この時エ
ラーになることはない。
常用系計算機からの出力によるプロセス情報の変化は、
再び2台の計算機に同じプロセス情報として取込まれる
ため、2台の計算機は常に同じ情報を持つことになる。
このような状態において常用系計算機に異常が生じた場
合、二重化制御装置の指令に応じて常用系と待機系を切
換えることにより、完全な連続性を保ったままこの計算
機システムによる制御を継続することができる。
〔実施例〕
以下、本発明の一実施例を図面によりて詳細に説明する
。第1図は、本発明実施例の概念的構成図である。第1
図において、第3図と共通の符号は同一または同等部分
をあられしている。
二重化制御装置3人は、計算機1,2からの状態信号1
0.11により、一方を常用系、他方を待機系に指定し
、その指令12.13をバス切換装置4に出力する。バ
ス切換装置4は、二重化制御装置3人からの前記指令1
2.13により、6各の計算機1.2が常用系であるか
待機系であるかを認識する。
更にバス切換装置4は、計算機1.2からの入出力装置
5へのアクセスを、入出カバスフ、8の中のアドレスバ
スと制御バスとに基づいて検出し、常用系計算機1(ま
たは2)からの読出しアクセス及び書込みアクセスと、
待機系計算機2(またはl)からの読出しアクセスに対
しては、競合制御回路113により優先判定と詐可刊定
を行なう。
そして、胸倉制御回路113によりアクセスを許可した
計算機lまたは2の入出カバスフまたは8と入出力装置
5の入出力バス9とを、ゲート14または15を介して
接続する。
一方、待機系計算機2(または1)からの入出力装置5
への書込みアクセスに対しては、競合制御回路113と
二重化制御装置3人からの待機系指令12または13に
よりゲー)15(または14)を閉じると共に、応答制
御回路18(または17)により、前記書込みアクセス
があたかも正常に終了したかのように応答を返す。
第2図は、バス切換装置4を更に詳細に示したブロック
図である。
第2図において、100m 、100bは二重化制御装
置3人からの各々の計算機1,2の常用系待機系指令1
2.13の受信回路、101m 、102m 。
103m 、 101b 、 102b 、 103b
は各々の計算機1.2からのアクセスに対し応答を返す
応答制御回路である。
104m 、105m 、106m 、104b 、1
05b 。
106b は計算機1.2のアドレスバス114m。
114b  とデータバス115m 、115b  を
、入出力装置5のアドレスバス116と7’−1)バ2
11?にそれぞれ接続するか否かを制御するゲートであ
る。
また、107m 、108a 、111m 、112m
 。
1G?b 、108b 、1llb 、112bは前記
バスゲート104m 、105m 、106m 、10
4b 、105b。
106b  を制御するゲートである。
さらに、109m 、110m 、109b 、110
bは、計算機1.2からの読出しアクセスか書込みアク
セスかを示すR/W m号とストローブ8TB 4号を
入出力装置5に出力するか否かを制御するゲ−)、11
3は各々の計算機1,2からの入出力装置5へのアクセ
スの検出と競合制御を行ない、アクセスを許可する競合
制御回路である。
動作時には、常用系計算機1(または2)からの入出力
装置5への耽出し及び書込みアクセスと、待機系計算機
2(またはl)からの入出力装置5への続出しアクセス
に対して、競合制御回路113は、各々の計算機1.2
のアドレスバス114m +114bとストローブ8T
B−a 、 5TB−b信号により前記アクセスを検知
し侵先判定と許可判定を行う。
競合制御回路1131こよりアクセスが許可された側に
対してのみ、許可されたことを示す人CK−1またはA
CK−b信号を出力し、ゲニF 106a m109m
 、110m  または106b 、109b 、11
0bを開く。
これと共に、各計算機1.2からのR/W −a信号ま
たは几/w−bg号によって、ゲート104aと105
a のいずれか、または104bと105bのいずれか
を開き、このバス切換装置14に接続されている2台の
計算機1,2とそれらが共用する入出力装置5とを接続
する。
また、バス切換装置4は、待機系計算機2(またはl)
からの入出力装置5への書込みアクセスに対しては、ゲ
ー) 111bとtxzb(または111mと112m
)により、計算機2(またはl)と入出力装置5との間
の入出力バスの接続を行うゲートxo4b 、 1os
b 、 xosb 、 xosb 、 1xob (ま
たは104m 、105m 、106m 、109m 
、110aンを閉じ、計算機2(またはl)と入出力装
置5との接続を禁止する。
また、これと同時に、前記書込みアクセスがあたかも正
常に終了したように、ゲート101b 。
102b 、103b(または101m 、102a 
、103m)で構成される応答制御回路18(または1
7)よりRDY −bm号(またはRDY −a信号)
を待機系計算機2(または1)に出力する。
以上に説明した本発明の一実施例によれば、二重化され
た2台の計算機自体は、常用系であるのか待機系である
のかを認識しないで入出力*titへのアクセスができ
、各々のIttx機に詔いて同じプロセス情報を取込む
ことができる。
したがって、各々の計算機に詔ける常用系、待機系の管
理とメモリ内容の転写処理の管理を不要とすることがで
き、各々の計算機に$する処理性能の低下を防ぐことが
できる。
また、本発明によるバス切換装置は簡単なハードウェア
構成で実現できるため、ハードウェアの追加による大幅
なコストアップと各々の計算機の共通部分の増加による
システム全体としてのイ6頼性の低下を防ぐことができ
る。
〔発明の効果〕
本発明によれば、入出力装置を共用する2台の計算機よ
り成る二重化計算機システムにおいて、従来方式に詔い
て問題であった各々の計算機にあける常用系、待機系の
管理とメモリ内容の転写地理の管理による各々の計算機
の処理性能の低下と、ハードウェアの追加によるコスト
アップ及び各々の計算機の共通部分の増加によるシステ
ム全体としての信頼性の低下とを解消した待機冗長形の
二重化計算機システムを提供することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
本発明によるバス切換装置の詳細ブロック図、第3図は
従来例を示すブロック図である。 1.2・・・計算機、3A・・・二憲化制御装置、4・
・・バス切換装置、5・・・入出力装置、6・・・制御
対象、7〜9・・・入出力バス、113・・・屓合制御
回路、114m、114b”・計算機のアドレスバス、
115m。 115b・・・計算機のデータバス、116・・・入出
力装置のアドレスバス、117・・・入出力装置のデー
タノイス 代理人 弁理士  平  木  道  人第  1  
図 第  3  図

Claims (2)

    【特許請求の範囲】
  1. (1)入出力装置と、前記入出力装置を共用して同一内
    容の演算処理を実行すると共に、一方が常用系、他方が
    待機系となる2台の計算機と、前記入出力装置および前
    記2台の計算機の間のバスの接続あるいは切離しを行う
    バス切換装置とから成る待機冗長形の二重化計算機シス
    テムにおいて、前記入出力装置に対する常用系計算機か
    らの書込みアクセス、常用系計算機からの続出しアクセ
    ス、および待機系計算機からの読出しアクセス時には前
    記バスを接続し、常用系計算機からの書込みアクセス時
    にはバスを切離す第1の手段と、第1の手段により待機
    系計算機からの書込みアクセス時にバスが切離された場
    合には、入出力装置に代わりあたかも正常に書込みアク
    セスが終了したように応答を返す第2の手段とを、 前記バス切換装置に設けたことを特徴とする二重化計算
    機システム。
  2. (2)待機系計算機は、常用系計算機と同じプロセス情
    報を取込み、同一内容の演算を行なうことを特徴とする
    前記特許請求の範囲第1項記載の二重化計算機システム
JP61313791A 1986-12-24 1986-12-24 二重化計算機システム Pending JPS63159945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61313791A JPS63159945A (ja) 1986-12-24 1986-12-24 二重化計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61313791A JPS63159945A (ja) 1986-12-24 1986-12-24 二重化計算機システム

Publications (1)

Publication Number Publication Date
JPS63159945A true JPS63159945A (ja) 1988-07-02

Family

ID=18045571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61313791A Pending JPS63159945A (ja) 1986-12-24 1986-12-24 二重化計算機システム

Country Status (1)

Country Link
JP (1) JPS63159945A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014011A (ja) * 2009-07-03 2011-01-20 Hitachi Ltd 多重系システムの高信頼性制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55159265A (en) * 1979-05-30 1980-12-11 Mitsubishi Electric Corp Information processor
JPS5843775A (ja) * 1981-09-07 1983-03-14 Nisshin Kogyo Kk 浸漬式凍結装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55159265A (en) * 1979-05-30 1980-12-11 Mitsubishi Electric Corp Information processor
JPS5843775A (ja) * 1981-09-07 1983-03-14 Nisshin Kogyo Kk 浸漬式凍結装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014011A (ja) * 2009-07-03 2011-01-20 Hitachi Ltd 多重系システムの高信頼性制御装置

Similar Documents

Publication Publication Date Title
EP0534662B1 (en) Bus-to-bus interface for preventing data incoherence in a multiple processor computer system
EP0528538B1 (en) Mirrored memory multi processor system
US6944684B1 (en) System for selectively using different communication paths to transfer data between controllers in a disk array in accordance with data transfer size
US5386544A (en) Data processing system with a standby process mechanism for saving and restoring operations
JPS63159945A (ja) 二重化計算機システム
JPH0122653B2 (ja)
JP2774675B2 (ja) バスコントローラ
JPH0520107A (ja) 二重化制御装置
JPS638500B2 (ja)
JP2826483B2 (ja) ロック制御装置
JPS63140363A (ja) デ−タ処理装置の制御方法
JP2000347885A (ja) 二重化プロセス制御コントローラ
JPS6130300B2 (ja)
JPS5851364A (ja) 二重化周辺記憶制御装置
JP3012402B2 (ja) 情報処理システム
JPH0625986B2 (ja) 複合計算機システム
JPH1153330A (ja) 排他制御システム及び方法並びに記録媒体
JPS62182953A (ja) メモリアクセス制御方式
JPS61234447A (ja) バス獲得制御装置
JPH0156412B2 (ja)
JPH0375895B2 (ja)
JPH0711795B2 (ja) 入出力装置の二重化方式
JPS63132357A (ja) メモリアクセス制御装置
JPS63305451A (ja) 記憶システム
JPH04241036A (ja) ループ型共通メモリ同期方式