JPS63158911A - トランス駆動装置 - Google Patents
トランス駆動装置Info
- Publication number
- JPS63158911A JPS63158911A JP30715586A JP30715586A JPS63158911A JP S63158911 A JPS63158911 A JP S63158911A JP 30715586 A JP30715586 A JP 30715586A JP 30715586 A JP30715586 A JP 30715586A JP S63158911 A JPS63158911 A JP S63158911A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- input terminal
- transformer
- resistor
- nand gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 230000007704 transition Effects 0.000 abstract description 12
- 238000007665 sagging Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、バス形ネットワーク送信装置において、ト
ランス結合された伝送路へ信号を送信するためのトラン
ス駆動装置に関するものである。
ランス結合された伝送路へ信号を送信するためのトラン
ス駆動装置に関するものである。
第4図は、従来のトランス駆動装置を示す接続図である
。+1)はT T L (Transistor−Tr
ansistOr−Logic)のナンドゲート、(2
)および(31はナンドゲート入力端子、(4NはTT
L出力端子から入力端子(3)への帰還回路、(51は
固定抵抗、(6)は可変抵抗、(nはダイオードである
。ダイオード(71は、可変抵抗+61からナンド0ゲ
ート入力端子(31への向きが順方向となるように接続
される。+anは工さツタホロワ、(9)、a・はバイ
アス抵抗、 allはエミッタ抵抗。
。+1)はT T L (Transistor−Tr
ansistOr−Logic)のナンドゲート、(2
)および(31はナンドゲート入力端子、(4NはTT
L出力端子から入力端子(3)への帰還回路、(51は
固定抵抗、(6)は可変抵抗、(nはダイオードである
。ダイオード(71は、可変抵抗+61からナンド0ゲ
ート入力端子(31への向きが順方向となるように接続
される。+anは工さツタホロワ、(9)、a・はバイ
アス抵抗、 allはエミッタ抵抗。
(2)はトランジスタ、ajは帰還回路(4Nとエミッ
タホロワ(81を接続する結合コンデンサ、 <14
は整合抵抗。
タホロワ(81を接続する結合コンデンサ、 <14
は整合抵抗。
a9はコンデンサ、 (119はトランス、aっは2次
g1正相出力、a騰は2次側逆相出力である。
g1正相出力、a騰は2次側逆相出力である。
次に動作について説明する。第3図にこの発明を適用す
るシステムのインターフェイス条件(トランス駆動出力
)のうち、データ終了部の規定を示す。これによると、
データ終了直後から16゜n8以上の時間(T1)+o
、rv(”a”)を維持し。
るシステムのインターフェイス条件(トランス駆動出力
)のうち、データ終了部の規定を示す。これによると、
データ終了直後から16゜n8以上の時間(T1)+o
、rv(”a”)を維持し。
データ終了直後から300nθ以上、2μe以下の時間
(T2)に、+47以内(アイドル状態)に安定しなく
てはならない。
(T2)に、+47以内(アイドル状態)に安定しなく
てはならない。
第5図に示す従来の技術によるトランス駆動出力波形を
併用して以下詳細に述べる。’r’rI+ナンドゲート
入力端子(21には、アイドル区間で−2である反転デ
ータ信号口が入力される。ナンドゲート入力端子(3)
には、データ区間及びデータ終了後T1時間“H”、そ
の他の区間で“L”となるスケルチゲート信号イが入力
される。
併用して以下詳細に述べる。’r’rI+ナンドゲート
入力端子(21には、アイドル区間で−2である反転デ
ータ信号口が入力される。ナンドゲート入力端子(3)
には、データ区間及びデータ終了後T1時間“H”、そ
の他の区間で“L”となるスケルチゲート信号イが入力
される。
ナンドゲート入力端子(3+が′L″である状態(アイ
ドル区間)では、ナンドゲート(1)の出力はナンドゲ
ート入力端子(2)の状態によらずH”とナル。この時
ダイオード(71は導通状態となシ、結合コンデンサ(
ilには、ナンドゲート出力のH”レベルと、ナンドゲ
ート入力端子(21の′″L”レベルを、固定抵抗(5
)および可変抵抗+61で分圧し九電圧が入力される。
ドル区間)では、ナンドゲート(1)の出力はナンドゲ
ート入力端子(2)の状態によらずH”とナル。この時
ダイオード(71は導通状態となシ、結合コンデンサ(
ilには、ナンドゲート出力のH”レベルと、ナンドゲ
ート入力端子(21の′″L”レベルを、固定抵抗(5
)および可変抵抗+61で分圧し九電圧が入力される。
ナンドゲート入力端子(31がI HT″である状態(
データ有意区間)では、ダイオード(7)は非導通状態
となシ、結合コンデンサ0には2反転データ信号口が反
転されて入力される。
データ有意区間)では、ダイオード(7)は非導通状態
となシ、結合コンデンサ0には2反転データ信号口が反
転されて入力される。
以上の動作によシ、エミッタホロワ1filの出力はハ
で示すようになる。この出力はトランス(IOを駆動し
、2次側端子Gη、錦で、第5図で示す条件を満足する
トランス駆動差動出力波彫工を得る。
で示すようになる。この出力はトランス(IOを駆動し
、2次側端子Gη、錦で、第5図で示す条件を満足する
トランス駆動差動出力波彫工を得る。
従来のトランス駆動装置は、第3図に示すデーターアイ
ドル遷移部Cが無い為、パルストランスの性質からくる
。オーバーシュート電圧(δV)や。
ドル遷移部Cが無い為、パルストランスの性質からくる
。オーバーシュート電圧(δV)や。
T1を300nθ以上とる必要性からくる。サグ電圧(
ΔV)が生じ、設計マージンがとれなくなったJ)、
WA動作の原因となるなどの問題があった。
ΔV)が生じ、設計マージンがとれなくなったJ)、
WA動作の原因となるなどの問題があった。
なお第3図においてAはデータ部、Bは−”維持部であ
る。
る。
この発明は、上記のような問題を解消するためになされ
たもので、第3図に示すデータ→アイドル遷移部Of時
定数回路によシ作υ、オーバーシュート電圧(δV)を
消滅させ、T11に160nθにまで短縮できることで
、サグ電圧(ΔV)を削減することを目的とする。
たもので、第3図に示すデータ→アイドル遷移部Of時
定数回路によシ作υ、オーバーシュート電圧(δV)を
消滅させ、T11に160nθにまで短縮できることで
、サグ電圧(ΔV)を削減することを目的とする。
この発明に係るトランス駆動装置は、TTL出力端子か
ら入力端子への帰還回路に、ダイオードとコイルによる
時定数回路を挿入し、データ→アイドル遷移部倉作ル、
トランスを駆動するものである。
ら入力端子への帰還回路に、ダイオードとコイルによる
時定数回路を挿入し、データ→アイドル遷移部倉作ル、
トランスを駆動するものである。
この発明に係るトランス駆動装置の、’f’TL出力端
子から入力端子への帰還回路は、ゲート信号が′H″か
ら@L”に遷移する時にのみコイルに誘導起電力が生じ
ることにより、データーアイドル遷移部にコイルとコイ
ルに直列に接続された抵抗で決まる時定数波形が付加さ
れ、トランス駆動出力のオーバーシュート電圧(δV)
を消滅させ。
子から入力端子への帰還回路は、ゲート信号が′H″か
ら@L”に遷移する時にのみコイルに誘導起電力が生じ
ることにより、データーアイドル遷移部にコイルとコイ
ルに直列に接続された抵抗で決まる時定数波形が付加さ
れ、トランス駆動出力のオーバーシュート電圧(δV)
を消滅させ。
T1を短縮できサグ電圧(ΔV)を削減することができ
る。
る。
以下、この発明の一実施例全図について説明する。第1
図はこの発明の一実施例に従うトランス駆動装置である
。第1図において、(1)〜(IIIは従来例と同一の
ものである。Qlはコイル、(至)は可変抵抗+61
aにアノードを向けて、コイルなlと並列接続したダイ
オードである。
図はこの発明の一実施例に従うトランス駆動装置である
。第1図において、(1)〜(IIIは従来例と同一の
ものである。Qlはコイル、(至)は可変抵抗+61
aにアノードを向けて、コイルなlと並列接続したダイ
オードである。
次に、前記のように構成された駆動装置について、第2
図に示す。なお第2図のイル二は第4図のイル二に対応
している。動作波形を併用しながら以下に説明する。
図に示す。なお第2図のイル二は第4図のイル二に対応
している。動作波形を併用しながら以下に説明する。
ナンドゲ−1・入力端子+31が、定常的に”H″ある
いは# ′L″である場合は、コイルalはインピーダ
ンスを持たないので誘導起電力が生ぜず、駆動装置の動
作は従来例と同一である。
いは# ′L″である場合は、コイルalはインピーダ
ンスを持たないので誘導起電力が生ぜず、駆動装置の動
作は従来例と同一である。
ナンドゲート入力端子(3)が Hf”からH”に遷移
する時 dT0 □〈0 ・・・(11 ことでIOはダイオード順方向電流であるため。
する時 dT0 □〈0 ・・・(11 ことでIOはダイオード順方向電流であるため。
コイルIの両端には、起電力
d工0
Vl−12=−L−) O−(2+
t
ここでLはコイル09の自己インダクタンス、 71は
ダイオード@のアノード側電位、 V2はダイオード
°(至)のカソード°111tIt位である。が生じる
が、ダイオード(至)にとって順方向電圧であるので。
ダイオード@のアノード側電位、 V2はダイオード
°(至)のカソード°111tIt位である。が生じる
が、ダイオード(至)にとって順方向電圧であるので。
dIO
II −”:、 0 ・
・・(31t (1)〜13)式によシ第2図の二で示すようにナンド
ゲート入力端子(31が、 ′″L”から′″H+−に
遷移する時(アイドル→データ遷移部C)は1時定数回
路が存在しない場合と同等の駆動出力が得られる。
・・(31t (1)〜13)式によシ第2図の二で示すようにナンド
ゲート入力端子(31が、 ′″L”から′″H+−に
遷移する時(アイドル→データ遷移部C)は1時定数回
路が存在しない場合と同等の駆動出力が得られる。
ナンドゲート、入力端子(31が、 @Pから@L”に
遷移する時 であるため、コイル■の両端には起電力d工O Vl −72=−L−□< O−(51(it
、・が生じる。このときダイオ
ード翰にとって逆方向電圧であるので、帰還回路におい
て。
遷移する時 であるため、コイル■の両端には起電力d工O Vl −72=−L−□< O−(51(it
、・が生じる。このときダイオ
ード翰にとって逆方向電圧であるので、帰還回路におい
て。
d工0
s6r)−Δvo=工o(t) (R1+R2) +L
−、、、(6+(it ここでR1は固定抵抗、 R2は可変抵抗、ΔVQはダ
イオード■の順方向電位降下である。が成立する。従っ
て、データ→アイドル遷移部はに従った電位が第2図の
ハで示すように結合コンデンサajに入力される。これ
よ〕ナンドゲート入力端子(3)が1ビからL”に遷移
する時(データ→アイドル遷移部)は1g2図の二で示
すように□の時定数をもった時定数波形の駆動用R1十
R2 力が得られる。
−、、、(6+(it ここでR1は固定抵抗、 R2は可変抵抗、ΔVQはダ
イオード■の順方向電位降下である。が成立する。従っ
て、データ→アイドル遷移部はに従った電位が第2図の
ハで示すように結合コンデンサajに入力される。これ
よ〕ナンドゲート入力端子(3)が1ビからL”に遷移
する時(データ→アイドル遷移部)は1g2図の二で示
すように□の時定数をもった時定数波形の駆動用R1十
R2 力が得られる。
以上の動作から、従来技術と異なJ)rjを160ns
′tで短縮することができ、サグΔVは、 Tlにほ
ぼ比例することから、従来技術のサグΔVに比較し30
0以下になる。また、@H”から@L″へ低速度で変化
することから、オーバシュート電圧δVが生じない。
′tで短縮することができ、サグΔVは、 Tlにほ
ぼ比例することから、従来技術のサグΔVに比較し30
0以下になる。また、@H”から@L″へ低速度で変化
することから、オーバシュート電圧δVが生じない。
以上のように、この発明によればトランス駆動装置の帰
還口路に時定数回路を挿入したので、サグ電圧(ΔV)
が減少し、オーバーシュート電圧(δV)が除去吉れる
効果がある。
還口路に時定数回路を挿入したので、サグ電圧(ΔV)
が減少し、オーバーシュート電圧(δV)が除去吉れる
効果がある。
第1図はこの発明の一実施例によるトランス駆動装置を
示す回路構成図、第2図はこの発明の一実施例によるト
ランス駆動装置の各部の動作波形図、@3図はこの発明
が適用されるシステムのインミーフェイス条件を示す図
、第4図は従来のトランス駆動装置を示す回路構成図、
第5図は従来のトランス駆動装置の各部の動作波形図で
ある。 図において、(IIはナンドゲー)、141は帰還回路
。 (Is)は抵抗、(6)は可変抵抗、(71はダイオー
ド、C81はエミッタホロワ、ash結合コンデンサ、
tpaハ整合抵抗、 (19はコンデンサ、aeはト
ランス、 aSはコイル、(至)はダイオードである。 なお図中同一あるいは相当部分に#i同一符号を付して
示しである。
示す回路構成図、第2図はこの発明の一実施例によるト
ランス駆動装置の各部の動作波形図、@3図はこの発明
が適用されるシステムのインミーフェイス条件を示す図
、第4図は従来のトランス駆動装置を示す回路構成図、
第5図は従来のトランス駆動装置の各部の動作波形図で
ある。 図において、(IIはナンドゲー)、141は帰還回路
。 (Is)は抵抗、(6)は可変抵抗、(71はダイオー
ド、C81はエミッタホロワ、ash結合コンデンサ、
tpaハ整合抵抗、 (19はコンデンサ、aeはト
ランス、 aSはコイル、(至)はダイオードである。 なお図中同一あるいは相当部分に#i同一符号を付して
示しである。
Claims (1)
- トランスを介してバースト状の信号を伝送するトランス
駆動装置において、一方の入力端子にデータ信号が入力
され、他方の入力端子にデータ信号の始まりと終りを示
すゲート信号が入力されるTransistor−Tr
ansistor−Logic(TTL)のナンドゲー
トと、上記ナンドゲートの出力端子に接続された抵抗と
、上記抵抗に直列に接続されたコイルとダイオードとに
よる並列回路と、上記並列回路と直列に接続された可変
抵抗と、上記可変抵抗に直列にアノードが接続され、上
記ナンドゲートの他方の入力端子にカソードが接続され
たダイオードと、上記ナンドゲートの出力端子に接続さ
れた抵抗とコイルの接続点に結合コンデンサを介して接
続されたエミッタホロワと、上記エミッタホロワのエミ
ッタに接続されたコンデンサと抵抗とによる直列回路と
を備えたことを特徴とするトランス駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30715586A JPS63158911A (ja) | 1986-12-23 | 1986-12-23 | トランス駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30715586A JPS63158911A (ja) | 1986-12-23 | 1986-12-23 | トランス駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63158911A true JPS63158911A (ja) | 1988-07-01 |
Family
ID=17965691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30715586A Pending JPS63158911A (ja) | 1986-12-23 | 1986-12-23 | トランス駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63158911A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007138791A1 (ja) | 2006-05-26 | 2007-12-06 | Mitsubishi Electric Corporation | アナログ絶縁マルチプレクサ |
-
1986
- 1986-12-23 JP JP30715586A patent/JPS63158911A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007138791A1 (ja) | 2006-05-26 | 2007-12-06 | Mitsubishi Electric Corporation | アナログ絶縁マルチプレクサ |
US7973588B2 (en) | 2006-05-26 | 2011-07-05 | Mitsubishi Electric Corporation | Analog insulation/multiplexer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100611344B1 (ko) | 버스의 와이어를 통해 데이터 신호를 전송하는 버스 구동기 | |
US5898326A (en) | Signal transmission cable driver apparatus without a peaking coil | |
JP4960833B2 (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
EP0515097A1 (en) | Bus transceiver | |
US20070182615A1 (en) | Programmable amplitude line driver | |
EP1376542B1 (en) | Circuit and method to match common mode line impedance and to achieve symmetrical switching voltage outputs of write driver | |
US5430396A (en) | Backplane bus for differential signals | |
EP0443732B1 (en) | Load circuit for differential driver | |
US4615039A (en) | Data network driver | |
JPS63158911A (ja) | トランス駆動装置 | |
JP2621562B2 (ja) | Rs232cラインレシーバic | |
US5959601A (en) | Method and apparatus for parallel in serial out transmission | |
KR102034369B1 (ko) | 동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법 | |
EP0436771B1 (en) | Unbalanced transmitter and receiver for bipolar signals | |
WO2018070261A1 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
CN111223430B (zh) | 驱动电路及其驱动方法 | |
JP2748400B2 (ja) | 半導体集積回路 | |
US20020070764A1 (en) | Output driver circuit with current detection | |
US6292035B1 (en) | Signal transmission device | |
KR900002251B1 (ko) | 디지탈 자기 기록 회로 | |
US6650144B2 (en) | Line driver for supplying symmetrical output signals to a two-wire communication bus | |
JPH0661836A (ja) | 終端回路及び波形整形回路 | |
EP3826247A1 (en) | Transmitter with equalization | |
JPS584505B2 (ja) | 論理信号伝送装置 | |
JP3175138B2 (ja) | バスインターフェイス装置 |