JPS63155628A - 結晶欠陥の測定方法 - Google Patents

結晶欠陥の測定方法

Info

Publication number
JPS63155628A
JPS63155628A JP30207186A JP30207186A JPS63155628A JP S63155628 A JPS63155628 A JP S63155628A JP 30207186 A JP30207186 A JP 30207186A JP 30207186 A JP30207186 A JP 30207186A JP S63155628 A JPS63155628 A JP S63155628A
Authority
JP
Japan
Prior art keywords
defects
substrate
amount
depth direction
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30207186A
Other languages
English (en)
Other versions
JPH06103713B2 (ja
Inventor
▲吉▼田 正勝
Masakatsu Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP30207186A priority Critical patent/JPH06103713B2/ja
Publication of JPS63155628A publication Critical patent/JPS63155628A/ja
Publication of JPH06103713B2 publication Critical patent/JPH06103713B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、結晶基板中に存在する欠陥の測定方法に関す
るものである。
従来の技術 超LSIを形成する半導体基板、例えばSi単結晶は良
好な結晶性が要求されている。しかしながらSi単結晶
の加工による結晶欠陥、あるいは超LSIを形成するプ
ロセスにおいて、イオン注入、ドライエツチング、スパ
ッタリングなどイオンや電子の衝撃によって欠陥が形成
され、熱処理によっても回復しないものが存在し、形成
した超LSIの素子特性に悪い影響を与えている。そこ
で、この欠陥を測定して、Si単結晶基板を評価するこ
とが必要である。この欠陥を測定する従来方法として、
サーマル・ウェーブ法がある。
サーマル・ウェーブ法は第2図に概要図を示すように、
アルゴンレーザー(ポンプレーザー)11からのレーザ
ー光を変調手段12でIMHzに変調して、ビーム拡大
器13.レンズ系14を通して、ウェハ10の表面にl
um程度のスポットに絞り照射し、このレーザーの光エ
ネルギーの吸収により発生した熱波およびプラズマ波を
、検出用のHe−Neレーザー15から放射されるレー
ザー光がウェハ表面に照射されて反射されたときの反射
波を、ビーム拡大器16.スプリッタ17および検出器
18で検出し、その反射波により、欠陥量を測定する方
法である。
なお、第2図中、符号19,20.21の構体は、ダイ
クロイックミラー、1/4波長プレート、フィルタであ
る。この方法では、Siの反射率への熱波およびプラズ
マ波の効果は、ウェハ表面部分の不規則あるいは欠陥の
存在に対し、非常に敏感な変調反射信号として現れ、高
い検出精度を有している。例えば、イオン注入により発
生する欠陥では従来検出が困難であった、注入量101
0〜1012個/ cr&で発生する欠陥を検出するこ
とができ、広(使用されている。
発明が解決しようとする問題点 サーマル・ウェーブ法でSi基板中の欠陥を測定する場
合、ポンプレーザーからの放射光にIMHzの変調を加
えたとき、Si基板の表面から約3rimの深さの所ま
で熱波およびプラズマ波が発生する。したがって、3μ
m程度までの欠陥を測定している。しかしながら近年の
超LSIでは1μm以下の浅い領域に素子を形成するこ
と、およびSi基板にイオン注入法などでp−n接合を
形成した場合、接合層の近傍で発生する電流のリークが
重要な素子特性の要因となっており、深さ方向の欠陥の
分布の解析が必要である。しかるに、この方法では表面
から3um程度の深い範囲の積算値しか求めることがで
きない。また、測定する深さを浅くするためには、ポン
プレーザー、例えばアルゴンレーザーのビーム変調周波
数を高くしなければならない。0.3+Im程度の深さ
を測定するためには10 M Hzの周波数を必要とす
る。しかし、出力5W程度の高パワーのレーザーに高い
周波数で安定した変調を加えることは非常に困難である
。また連続的に変調周波数を変化させることはさらに困
難である。
本発明はポンプレーザーの変調周波数を変えることなく
Si基板の深さ方向の欠陥分布を測定する方法を提供す
るものである。
問題点を解決するための手段 本発明の結晶欠陥の測定方法は、レーザービームを変調
して半導体基板に照射し、光エネルギーの吸収により発
生した熱波およびプラズマ波を他のプローブレーザ−ビ
ームで検出し、半導体基板の欠陥を検出する方法におい
て、半導体基板を表面から深さ方向に少しづつ除去して
、その除去前の欠陥量と除去後の欠陥量との差より、S
i基板層の欠陥量を算出する方法をくり返し、深さ方向
の欠陥分布を求めるものである。このとき、Si基板の
除去は陽極酸化法を用いれば、5nm〜1100n程度
と薄くすることができ、かつ制御性も良いことから、精
度を高く極薄な層にわたって欠陥数を測定できる。
作用 本発明の方法によれば、ポンプレーザーの変調周波数を
高めることなく、深さ方向の欠陥分布を測定することが
できる。また表面層近傍の浅い層の欠陥密度を知ること
ができる。
実施例 本発明の一例としてSi基板にB+イオンを50Kev
の加速エネルギーでI X 10”/cn?の注大量の
イオン注入を行った層の欠陥分布の測定について示す。
このイオン注入では注入イオンの深さは、平均投影飛程
が0.16μmで深さは約0.3μm程度となる。この
注入により発生する注入欠陥は0.3μmより浅い層に
形成される。
本発明の応用例を第1図a −cの工程順断面図により
説明する。最初に、第1図aのように、注入後のSi基
板1の表面の注入欠陥量をサーマル・ウェーブ法により
測定しその値をNoとする。
次に、第1図すのように、Si基板1の表面を0.01
μm程度除去する。Si基板を除去する方法は例えば、
N−メチルアセト・アミドに硝酸カリウムを混合した溶
液にSi基板1の表面を接触させ、Si基板の裏面と溶
液の間に一定の電流を流し、Si基板の表面に酸化膜を
形成する陽極酸化法によって行う。陽極酸化によって2
0nmの酸化膜3を形成し、この酸化膜3を弗酸で除去
すると約10nmのSi層を除去することができる。か
つ酸化膜の厚さは陽極酸化で加える電流の電極の電圧で
正確に制御できる。Si基板を除去する方法としては陽
極酸化法の他に、Siのプラズマエッチ、RIE、スパ
ッタエッチ、Siのケミカルエッチ等があるが、なるべ
(ダメッヂを発生しなく、エツチング層の厚さの制御性
の良い方法が望ましい。
次に、第1図Cのように、再度Si基板1の表面を除去
後サーマル・ウェーブ法により欠陥量を測定し、その値
N1を求める。このSi基板表面の除去した厚さをΔe
1とすれば、Δe1の厚みの中に含まれる欠陥量は(N
 o −N + )として求まる。また、欠陥密度は(
No  N+)/Δe1で求まる。次に、さらにSi基
板をΔe2だけ除去し、除去後サーマル・ウェーブ法の
測定値をN2とし、このような過程をくり返し行なうと
、i番目の除去層の欠陥密度は(N;−+−NI)/Δ
e1として求められる。
ΔC,−ΔQ2−・・・ΔL−0,OIIJmとすれば
31回の測定で0.3umの深さまで測定できる。この
場合Si基板の除去厚さΔeは必ずしも一定でな(でも
良い。またSi基板の除去を一定の速度で連続的に行な
い、一定の間隔で測定を行なう方法でもよい。
発明の効果 本発明によりサーマル・ウェーブ法のポンプレーザーの
変調周波数を変えることなく、浅いSi基板層の欠陥お
よび深さ方向の欠陥分布が容易に測定できる。
【図面の簡単な説明】
第1図は本発明の方法によりSi基板中の欠陥要因であ
る。 1・・・・・・Si基板、2・・・・・・結晶欠陥、3
・・・・・・陽極酸化膜。 代理人の氏名 弁理士 中尾敏男 ほか1名/−3ん基
板 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)第1のレーザービームを変調して結晶基板に照射
    し、光エネルギーの吸収により発生した熱波およびプラ
    ズマ波を第2のレーザービームで検出し、結晶基板の欠
    陥を検出する過程を、結晶基板を表面から深さ方向に微
    少量づつ除去しながらくり返して行うことを特徴とする
    結晶欠陥の測定方法。
  2. (2)結晶基板を表面から深さ方向に微少量づつ除去す
    る手段が陽極酸化過程とこの過程で形成された酸化層の
    除去とでなる特許請求の範囲第(1)項に記載の結晶欠
    陥の測定方法。
JP30207186A 1986-12-18 1986-12-18 結晶欠陥の測定方法 Expired - Lifetime JPH06103713B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30207186A JPH06103713B2 (ja) 1986-12-18 1986-12-18 結晶欠陥の測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30207186A JPH06103713B2 (ja) 1986-12-18 1986-12-18 結晶欠陥の測定方法

Publications (2)

Publication Number Publication Date
JPS63155628A true JPS63155628A (ja) 1988-06-28
JPH06103713B2 JPH06103713B2 (ja) 1994-12-14

Family

ID=17904564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30207186A Expired - Lifetime JPH06103713B2 (ja) 1986-12-18 1986-12-18 結晶欠陥の測定方法

Country Status (1)

Country Link
JP (1) JPH06103713B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299550A (ja) * 1991-03-27 1992-10-22 Toshiba Corp 半導体基板評価方法及び装置
US7145658B2 (en) 2003-04-03 2006-12-05 Kabushiki Kaisha Toshiba Apparatus and method for evaluating semiconductor material
JP2014179395A (ja) * 2013-03-14 2014-09-25 Shin Etsu Handotai Co Ltd 欠陥検出方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299550A (ja) * 1991-03-27 1992-10-22 Toshiba Corp 半導体基板評価方法及び装置
US7145658B2 (en) 2003-04-03 2006-12-05 Kabushiki Kaisha Toshiba Apparatus and method for evaluating semiconductor material
JP2014179395A (ja) * 2013-03-14 2014-09-25 Shin Etsu Handotai Co Ltd 欠陥検出方法

Also Published As

Publication number Publication date
JPH06103713B2 (ja) 1994-12-14

Similar Documents

Publication Publication Date Title
EP0432963B1 (en) Method and apparatus for evaluating ion implant dosage levels in semiconductors
JP2516270B2 (ja) 材料の成長速度とエッチング速度の光学的監視
US6348967B1 (en) Method and device for measuring the thickness of opaque and transparent films
Holden et al. Spectral ellipsometry investigation of Zn 0.53 Cd 0.47 Se lattice matched to InP
JP2003065724A (ja) Ftir法による膜厚測定方法および半導体ウェーハの製造方法
JPS63155628A (ja) 結晶欠陥の測定方法
US4755049A (en) Method and apparatus for measuring the ion implant dosage in a semiconductor crystal
JP4041212B2 (ja) 半導体デバイスの製造方法並びにプラズマ処理方法
JP2612089B2 (ja) 被エッチング膜の膜厚検出方法、膜厚検出装置及びエッチング装置
JPH06318560A (ja) サーマウェーブ測定方法
JPS59184539A (ja) 半導体結晶の転位密度測定方法
JPH10325708A (ja) エッチング深さ測定方法及びその装置
JP3758706B2 (ja) 半導体基板の選別方法
JP4057464B2 (ja) エッチングモニタリング装置およびエッチングモニタリング方法
JPS61173171A (ja) 半導体ウエハの抵抗率測定法
JPS61131455A (ja) ドライエツチング装置のエツチング量検出方法
JPH04289442A (ja) ライフタイム測定方法
JP2003059988A (ja) 半導体装置の欠陥検出法および装置
JPH01134240A (ja) 半導体基板中の欠陥分布測定方法
JPH05335395A (ja) Soi基板におけるsoi膜厚均一化方法
JP2961843B2 (ja) エッチング・ダメージの評価方法
JPH0410578B2 (ja)
JP2515982B2 (ja) エツチング深さ測定方法
JP2809266B2 (ja) 半導体基板の欠陥検査方法及び欠陥検査装置
JP2550863B2 (ja) 光ディスク原盤観察装置