JP2003065724A - Ｆｔｉｒ法による膜厚測定方法および半導体ウェーハの製造方法 - Google Patents
Ｆｔｉｒ法による膜厚測定方法および半導体ウェーハの製造方法Info
- Publication number
- JP2003065724A JP2003065724A JP2001260232A JP2001260232A JP2003065724A JP 2003065724 A JP2003065724 A JP 2003065724A JP 2001260232 A JP2001260232 A JP 2001260232A JP 2001260232 A JP2001260232 A JP 2001260232A JP 2003065724 A JP2003065724 A JP 2003065724A
- Authority
- JP
- Japan
- Prior art keywords
- film thickness
- substrate
- thin film
- interferogram
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 基板上に形成された複数層の薄膜の、各層の
膜厚を一度に測定可能なＦＴＩＲ法による膜厚測定方
法、およびこの膜厚測定方法を用いる半導体ウェーハの
製造方法を提供する。 【解決手段】 ＦＴＩＲ法による膜厚測定方法である。
基板Ｓ上に互いにドーパント濃度の異なる複数層の薄膜
Ｅ１，Ｅ２が形成された半導体ウェーハＥＰＷに対し赤
外線を照射し、この反射光の測定に基づくインターフェ
ログラムの生成を複数回行う。これら生成した複数のイ
ンターフェログラムを積算することにより、基板Ｓと薄
膜Ｅ１との界面および各薄膜Ｅ１，Ｅ２どうしの界面か
らの反射光に基づくサイドバースト１１，１３を認識し
易くする。そして、各薄膜Ｅ１，Ｅ２の膜厚を測定す
る。この測定を、基板Ｓ上に互いにドーパント濃度の異
なる複数層の薄膜Ｅ１，Ｅ２を連続的に形成した後に行
う。
膜厚を一度に測定可能なＦＴＩＲ法による膜厚測定方
法、およびこの膜厚測定方法を用いる半導体ウェーハの
製造方法を提供する。 【解決手段】 ＦＴＩＲ法による膜厚測定方法である。
基板Ｓ上に互いにドーパント濃度の異なる複数層の薄膜
Ｅ１，Ｅ２が形成された半導体ウェーハＥＰＷに対し赤
外線を照射し、この反射光の測定に基づくインターフェ
ログラムの生成を複数回行う。これら生成した複数のイ
ンターフェログラムを積算することにより、基板Ｓと薄
膜Ｅ１との界面および各薄膜Ｅ１，Ｅ２どうしの界面か
らの反射光に基づくサイドバースト１１，１３を認識し
易くする。そして、各薄膜Ｅ１，Ｅ２の膜厚を測定す
る。この測定を、基板Ｓ上に互いにドーパント濃度の異
なる複数層の薄膜Ｅ１，Ｅ２を連続的に形成した後に行
う。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＴＩＲ法による
膜厚測定方法および半導体ウェーハの製造方法に関す
る。
膜厚測定方法および半導体ウェーハの製造方法に関す
る。
【０００２】
【従来の技術】基板上に形成（成長）した薄膜（単結晶
薄膜や多結晶薄膜）の膜厚測定には、例えばＦＴＩＲ
（Fourier Transform Infrared）法が用いられる。図４
は、ＦＴＩＲ法で膜厚測定を行うためのＦＴＩＲ測定装
置の原理図である。ＦＴＩＲ測定装置は、赤外線を照射
可能な赤外線光源１、入射した光の一部を透過する一
方、残りを反射して光を２つに分解するビームスプリッ
タ２、光軸方向に移動可能な走査ミラー３、固定ミラー
４、検出器５等を備えて構成されている。そして、測定
は、以下のように行う。先ず、赤外線光源１から、測定
対象のエピタキシャルウェーハＥＰＷ１００に赤外線を
照射すると、エピタキシャル層（単結晶薄膜）Ｅ１００
の表面からの反射光Ｌ１０１、および基板Ｓとエピタキ
シャル層Ｅ１００との界面からの反射光Ｌ１０２とがビ
ームスプリッタ２を介して、固定ミラー４および走査ミ
ラー３に入射し、更に反射してビームスプリッタ２に再
び戻り、該ビームスプリッタ２を透過又は反射して検出
器５に至り、検出測定される。この際、走査ミラー３が
等速で光軸方向に移動するにつれて、走査ミラー３から
の反射光の、赤外線光源１から検出器５までの光路長が
変化する。例えば、光源から単色光が発せられている場
合、光路差が波長の正数倍のときには２つの光束の位相
が揃うため強め合い、半波長ずれると逆に弱め合う。そ
の結果、検出器５が検出測定する赤外線の強度の時間変
化は周期関数的になる。実際の赤外線光源１からの赤外
線は、波長に幅を持っているため、赤外線強度の時間変
化の周期に幅を持つ。さまざまの波長の混じった光が赤
外線光源１から照射される場合に得られる検出器５での
受光強度Ｉは光路差ｘ（ビームスプリッタ２から走査ミ
ラー３までの距離をＩ1、固定ミラーＭ2までの距離をＩ
2とするとｘ＝２（Ｉ1−Ｉ 2））の関数として次式
（１）で表される。
薄膜や多結晶薄膜）の膜厚測定には、例えばＦＴＩＲ
（Fourier Transform Infrared）法が用いられる。図４
は、ＦＴＩＲ法で膜厚測定を行うためのＦＴＩＲ測定装
置の原理図である。ＦＴＩＲ測定装置は、赤外線を照射
可能な赤外線光源１、入射した光の一部を透過する一
方、残りを反射して光を２つに分解するビームスプリッ
タ２、光軸方向に移動可能な走査ミラー３、固定ミラー
４、検出器５等を備えて構成されている。そして、測定
は、以下のように行う。先ず、赤外線光源１から、測定
対象のエピタキシャルウェーハＥＰＷ１００に赤外線を
照射すると、エピタキシャル層（単結晶薄膜）Ｅ１００
の表面からの反射光Ｌ１０１、および基板Ｓとエピタキ
シャル層Ｅ１００との界面からの反射光Ｌ１０２とがビ
ームスプリッタ２を介して、固定ミラー４および走査ミ
ラー３に入射し、更に反射してビームスプリッタ２に再
び戻り、該ビームスプリッタ２を透過又は反射して検出
器５に至り、検出測定される。この際、走査ミラー３が
等速で光軸方向に移動するにつれて、走査ミラー３から
の反射光の、赤外線光源１から検出器５までの光路長が
変化する。例えば、光源から単色光が発せられている場
合、光路差が波長の正数倍のときには２つの光束の位相
が揃うため強め合い、半波長ずれると逆に弱め合う。そ
の結果、検出器５が検出測定する赤外線の強度の時間変
化は周期関数的になる。実際の赤外線光源１からの赤外
線は、波長に幅を持っているため、赤外線強度の時間変
化の周期に幅を持つ。さまざまの波長の混じった光が赤
外線光源１から照射される場合に得られる検出器５での
受光強度Ｉは光路差ｘ（ビームスプリッタ２から走査ミ
ラー３までの距離をＩ1、固定ミラーＭ2までの距離をＩ
2とするとｘ＝２（Ｉ1−Ｉ 2））の関数として次式
（１）で表される。
【数１】
ここで、ｖは赤外線の波数で、Ｂ（ｖ）は光源から出る
光の強度の波数依存性を示す関数である。変調信号を示
すこの式の第２項の交流成分はインターフェログラム
（interferogram）と呼ばれる。インターフェログラム
は、光路差がゼロ（ｘ＝０）の時はどの波数の光も同位
相で干渉しているため大きな値を示し、ｘがゼロから離
れるにつれて各波数の光がさまざまの位相で干渉するこ
とになるので、波打ちながら急激に小さくなっていく。
検出器５による検出値に基づき、ＦＴＩＲ測定装置によ
り生成されるインターフェログラムをグラフ化したもの
は、例えば図５に示すように、中央の大きなピーク、す
なわち、センターバースト１１０と、このセンターバー
スト１１０の左右に生じる小さなピーク、すなわちサイ
ドバースト１１１とを有する。なお、以下では、簡単の
ため、インターフェログラムをグラフ化したものも、単
にインターフェログラムという場合がある。インターフ
ェログラムにおける２つのサイドバースト１１１どうし
の間隔は、エピタキシャル層Ｅ１００の膜厚と、屈折率
と、該エピタキシャル層Ｅ１００への赤外線の入射角
と、に依存する。エピタキシャル層の膜厚測定において
は入射角と屈折率は同じと見なせるため、サイドバース
ト１１１どうしの間隔が膜厚に比例する。従って、エピ
タキシャル層Ｅ１００の膜厚は、センターバースト１１
０から左右いずれかのサイドバースト１１１までの距離
（例えばピークとピークとの距離、或いはピークとボト
ムとの距離）に関連して求めることができる。
光の強度の波数依存性を示す関数である。変調信号を示
すこの式の第２項の交流成分はインターフェログラム
（interferogram）と呼ばれる。インターフェログラム
は、光路差がゼロ（ｘ＝０）の時はどの波数の光も同位
相で干渉しているため大きな値を示し、ｘがゼロから離
れるにつれて各波数の光がさまざまの位相で干渉するこ
とになるので、波打ちながら急激に小さくなっていく。
検出器５による検出値に基づき、ＦＴＩＲ測定装置によ
り生成されるインターフェログラムをグラフ化したもの
は、例えば図５に示すように、中央の大きなピーク、す
なわち、センターバースト１１０と、このセンターバー
スト１１０の左右に生じる小さなピーク、すなわちサイ
ドバースト１１１とを有する。なお、以下では、簡単の
ため、インターフェログラムをグラフ化したものも、単
にインターフェログラムという場合がある。インターフ
ェログラムにおける２つのサイドバースト１１１どうし
の間隔は、エピタキシャル層Ｅ１００の膜厚と、屈折率
と、該エピタキシャル層Ｅ１００への赤外線の入射角
と、に依存する。エピタキシャル層の膜厚測定において
は入射角と屈折率は同じと見なせるため、サイドバース
ト１１１どうしの間隔が膜厚に比例する。従って、エピ
タキシャル層Ｅ１００の膜厚は、センターバースト１１
０から左右いずれかのサイドバースト１１１までの距離
（例えばピークとピークとの距離、或いはピークとボト
ムとの距離）に関連して求めることができる。
【０００３】なお、図５の状態では、サイドバースト１
１１があまりにも微少であるために認識しづらいので、
通常、図６に示すように、リファレンスを用いたインタ
ーフェログラムを生成し、これからエピタキシャル層Ｅ
１００の膜厚を求める。図６に示すインターフェログラ
ムは、概略以下のようにして得られる。先ず、例えば予
めリファレンスを上記と同様に測定する。ここで、リフ
ァレンスとは、測定対象のエピタキシャルウェーハＥＰ
Ｗ１００とは膜厚が異なり、膜厚が既知のエピタキシャ
ル層を有するエピタキシャルウェーハ（図示略）のこと
である。そして、リファレンスの測定に基づき、インタ
ーフェログラム（図示略）を生成し、この波形を、図５
に示すインターフェログラム（測定対象のエピタキシャ
ルウェーハＥＰＷ１００のインターフェログラム）から
減算する。さらに、この減算後のインターフェログラム
の上下幅を拡大することにより、図６に示すように、サ
イドバースト１１１を読みとりやすいインターフェログ
ラムとなる。これは、リファレンスの測定に基づくセン
ターバーストの波形分だけ、エピタキシャルウェーハＥ
ＰＷ１００のインターフェログラムの波形が減衰される
結果、サイドバースト１１１が強調されるためである。
なお、図６に示すインターフェログラムでは、リファレ
ンスの膜厚に対応するサイドバースト１１２も生じる。
１１があまりにも微少であるために認識しづらいので、
通常、図６に示すように、リファレンスを用いたインタ
ーフェログラムを生成し、これからエピタキシャル層Ｅ
１００の膜厚を求める。図６に示すインターフェログラ
ムは、概略以下のようにして得られる。先ず、例えば予
めリファレンスを上記と同様に測定する。ここで、リフ
ァレンスとは、測定対象のエピタキシャルウェーハＥＰ
Ｗ１００とは膜厚が異なり、膜厚が既知のエピタキシャ
ル層を有するエピタキシャルウェーハ（図示略）のこと
である。そして、リファレンスの測定に基づき、インタ
ーフェログラム（図示略）を生成し、この波形を、図５
に示すインターフェログラム（測定対象のエピタキシャ
ルウェーハＥＰＷ１００のインターフェログラム）から
減算する。さらに、この減算後のインターフェログラム
の上下幅を拡大することにより、図６に示すように、サ
イドバースト１１１を読みとりやすいインターフェログ
ラムとなる。これは、リファレンスの測定に基づくセン
ターバーストの波形分だけ、エピタキシャルウェーハＥ
ＰＷ１００のインターフェログラムの波形が減衰される
結果、サイドバースト１１１が強調されるためである。
なお、図６に示すインターフェログラムでは、リファレ
ンスの膜厚に対応するサイドバースト１１２も生じる。
【０００４】
【発明が解決しようとする課題】ところで、従来、ＦＴ
ＩＲ法による薄膜（例えば、エピタキシャル層）の膜厚
測定では、薄膜のトータル膜厚しか測定できなかったた
め、例えば、基板上に複数層（例えば、２層）の薄膜が
形成されている場合、各層毎の膜厚（例えば１層目の
み、あるいは２層目のみの膜厚）を一度に測定すること
ができなかった。このため、基板上に複数層の薄膜を形
成する場合に、各層の膜厚を測定するためには、薄膜を
１層形成する毎に、半導体ウェーハを成長装置からいち
いち取り出して膜厚測定する必要がある。
ＩＲ法による薄膜（例えば、エピタキシャル層）の膜厚
測定では、薄膜のトータル膜厚しか測定できなかったた
め、例えば、基板上に複数層（例えば、２層）の薄膜が
形成されている場合、各層毎の膜厚（例えば１層目の
み、あるいは２層目のみの膜厚）を一度に測定すること
ができなかった。このため、基板上に複数層の薄膜を形
成する場合に、各層の膜厚を測定するためには、薄膜を
１層形成する毎に、半導体ウェーハを成長装置からいち
いち取り出して膜厚測定する必要がある。
【０００５】なお、薄膜の膜厚を測定するための他の方
法としては、例えば拡がり抵抗法が知られている。拡が
り抵抗法では、基板上に薄膜を備える半導体ウェーハよ
り５ｍｍ×５ｍｍ程度のチップを切り出し、それを１〜
５゜程度に斜め研磨して、プローブにより拡がり抵抗と
表面からの深さとの相関を示すプロファイルを得、この
プロファイルにおいて拡がり抵抗の変化する深さから膜
厚を求める。拡がり抵抗法による測定では、半導体ウェ
ーハの加工などに多くの時間を要するので効率が悪い
上、破壊検査となるので歩留まりが低下する。
法としては、例えば拡がり抵抗法が知られている。拡が
り抵抗法では、基板上に薄膜を備える半導体ウェーハよ
り５ｍｍ×５ｍｍ程度のチップを切り出し、それを１〜
５゜程度に斜め研磨して、プローブにより拡がり抵抗と
表面からの深さとの相関を示すプロファイルを得、この
プロファイルにおいて拡がり抵抗の変化する深さから膜
厚を求める。拡がり抵抗法による測定では、半導体ウェ
ーハの加工などに多くの時間を要するので効率が悪い
上、破壊検査となるので歩留まりが低下する。
【０００６】この発明は、上記のような問題点を解決す
るためになされたもので、基板上に形成された複数層の
薄膜の、各層の膜厚を一度に測定可能なＦＴＩＲ法によ
る膜厚測定方法、およびこの膜厚測定方法を用いる半導
体ウェーハの製造方法を提供することを目的とする。
るためになされたもので、基板上に形成された複数層の
薄膜の、各層の膜厚を一度に測定可能なＦＴＩＲ法によ
る膜厚測定方法、およびこの膜厚測定方法を用いる半導
体ウェーハの製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明のＦＴＩＲ法による膜厚測定方法は、基板上
に互いにドーパント濃度の異なる複数層の薄膜が形成さ
れた半導体ウェーハに対し赤外線を照射し、この反射光
の測定に基づくインターフェログラムの生成を複数回行
い、これら生成した複数のインターフェログラムを積算
することにより、各薄膜の膜厚に関連するサイドバース
ト、すなわち、基板と薄膜との界面からの反射光に基づ
くサイドバーストおよび各薄膜どうしの界面からの反射
光に基づくサイドバーストを認識し易くして、各薄膜の
膜厚を測定することを特徴としている。なお、反射光の
測定に基づくインターフェログラムの生成は、回数を増
やすほど各サイドバーストを認識しやすくなるため、例
えば少なくとも１０回以上行うことが好ましい。より具
体的には、例えば１６回或いは、より好ましくは３２回
行うことが挙げられる。本発明のＦＴＩＲ法による膜厚
測定方法によれば、各薄膜の膜厚に関するサイドバース
トが認識しやすくなるので、一度に複数層の薄膜の各膜
厚を測定できる。しかも、ＦＴＩＲ法であるので、比較
的測定時間が短い上、非破壊で膜厚測定ができるので歩
留まりが向上する。
め、本発明のＦＴＩＲ法による膜厚測定方法は、基板上
に互いにドーパント濃度の異なる複数層の薄膜が形成さ
れた半導体ウェーハに対し赤外線を照射し、この反射光
の測定に基づくインターフェログラムの生成を複数回行
い、これら生成した複数のインターフェログラムを積算
することにより、各薄膜の膜厚に関連するサイドバース
ト、すなわち、基板と薄膜との界面からの反射光に基づ
くサイドバーストおよび各薄膜どうしの界面からの反射
光に基づくサイドバーストを認識し易くして、各薄膜の
膜厚を測定することを特徴としている。なお、反射光の
測定に基づくインターフェログラムの生成は、回数を増
やすほど各サイドバーストを認識しやすくなるため、例
えば少なくとも１０回以上行うことが好ましい。より具
体的には、例えば１６回或いは、より好ましくは３２回
行うことが挙げられる。本発明のＦＴＩＲ法による膜厚
測定方法によれば、各薄膜の膜厚に関するサイドバース
トが認識しやすくなるので、一度に複数層の薄膜の各膜
厚を測定できる。しかも、ＦＴＩＲ法であるので、比較
的測定時間が短い上、非破壊で膜厚測定ができるので歩
留まりが向上する。
【０００８】また、本発明の半導体ウェーハの製造方法
は、基板上に互いにドーパント濃度の異なる複数層の薄
膜を連続的に成長した後に、本発明のＦＴＩＲ法による
膜厚測定方法により各薄膜の膜厚を測定することを特徴
としている。本発明の半導体ウェーハの製造方法によれ
ば、本発明の膜厚測定方法により、複数の薄膜の膜厚を
一度に測定できるので、薄膜を１層形成する毎にいちい
ち取り出して膜厚測定する必要がない。よって、大幅に
工程数を削減でき、半導体ウェーハの生産性が向上す
る。
は、基板上に互いにドーパント濃度の異なる複数層の薄
膜を連続的に成長した後に、本発明のＦＴＩＲ法による
膜厚測定方法により各薄膜の膜厚を測定することを特徴
としている。本発明の半導体ウェーハの製造方法によれ
ば、本発明の膜厚測定方法により、複数の薄膜の膜厚を
一度に測定できるので、薄膜を１層形成する毎にいちい
ち取り出して膜厚測定する必要がない。よって、大幅に
工程数を削減でき、半導体ウェーハの生産性が向上す
る。
【０００９】
【発明の実施の形態】以下、図面を参照して、本発明に
係るＦＴＩＲ法による膜厚測定の実施の形態について説
明する。先ず、図３に示すように、ＦＴＩＲ測定装置
は、従来の技術で説明したのと同様に、赤外線を照射可
能な赤外線光源１、入射した光の一部を透過する一方、
残りを反射して光を２つに分解するビームスプリッタ
２、光軸方向に移動可能な走査ミラー３、固定ミラー
４、検出器５等を備えて構成されている。
係るＦＴＩＲ法による膜厚測定の実施の形態について説
明する。先ず、図３に示すように、ＦＴＩＲ測定装置
は、従来の技術で説明したのと同様に、赤外線を照射可
能な赤外線光源１、入射した光の一部を透過する一方、
残りを反射して光を２つに分解するビームスプリッタ
２、光軸方向に移動可能な走査ミラー３、固定ミラー
４、検出器５等を備えて構成されている。
【００１０】また、本実施形態では、測定対象として、
図３に示すシリコンエピタキシャルウェーハＥＰＷ（半
導体ウェーハ；以下、単にエピタキシャルウェーハＥＰ
Ｗという。）を用いる。このエピタキシャルウェーハＥ
ＰＷは、例えば２層のエピタキシャル層（薄膜）、すな
わち１層目のシリコンエピタキシャル層Ｅ１（以下、単
にエピタキシャル層Ｅ１という。）およびこのエピタキ
シャル層Ｅ１上の２層目のシリコンエピタキシャル層Ｅ
２（以下、単にエピタキシャル層Ｅ２という。）を有す
る。なお、このエピタキシャルウェーハＥＰＷの基板Ｓ
は、例えばｐ+型で抵抗率が０．０１Ω・ｃｍ程度であ
り、１層目のエピタキシャル層Ｅ１は、例えばｎ+型で
抵抗率が０．１Ω・ｃｍ程度であり、２層目のエピタキ
シャル層Ｅ２は、例えばｎ-型で抵抗率が４０Ω・ｃｍ
程度である。
図３に示すシリコンエピタキシャルウェーハＥＰＷ（半
導体ウェーハ；以下、単にエピタキシャルウェーハＥＰ
Ｗという。）を用いる。このエピタキシャルウェーハＥ
ＰＷは、例えば２層のエピタキシャル層（薄膜）、すな
わち１層目のシリコンエピタキシャル層Ｅ１（以下、単
にエピタキシャル層Ｅ１という。）およびこのエピタキ
シャル層Ｅ１上の２層目のシリコンエピタキシャル層Ｅ
２（以下、単にエピタキシャル層Ｅ２という。）を有す
る。なお、このエピタキシャルウェーハＥＰＷの基板Ｓ
は、例えばｐ+型で抵抗率が０．０１Ω・ｃｍ程度であ
り、１層目のエピタキシャル層Ｅ１は、例えばｎ+型で
抵抗率が０．１Ω・ｃｍ程度であり、２層目のエピタキ
シャル層Ｅ２は、例えばｎ-型で抵抗率が４０Ω・ｃｍ
程度である。
【００１１】この場合の測定原理は、以下のようにな
る。先ず、赤外線光源１から、測定対象のエピタキシャ
ルウェーハＥＰＷに赤外線を照射すると、２層目のエピ
タキシャル層Ｅ２の表面からの反射光Ｌ１、および基板
Ｓと１層目のエピタキシャル層Ｅ１との界面からの反射
光Ｌ３に加えて、１層目と２層目のエピタキシャル層Ｅ
１，Ｅ２どうしの界面からの反射光Ｌ２が、ビームスプ
リッタ２を介して、固定ミラー４および走査ミラー３に
入射し、更に反射してビームスプリッタ２に再び戻り、
該ビームスプリッタ２を透過又は反射して検出器５に至
り、検出測定される。なお、この検出測定の結果、ＦＴ
ＩＲ測定装置の図示しない制御演算回路では、該検出測
定に基づくインターフェログラムを生成する。本実施の
形態では、この検出測定に基づくインターフェログラム
の生成を、例えば３２回行うこととする。
る。先ず、赤外線光源１から、測定対象のエピタキシャ
ルウェーハＥＰＷに赤外線を照射すると、２層目のエピ
タキシャル層Ｅ２の表面からの反射光Ｌ１、および基板
Ｓと１層目のエピタキシャル層Ｅ１との界面からの反射
光Ｌ３に加えて、１層目と２層目のエピタキシャル層Ｅ
１，Ｅ２どうしの界面からの反射光Ｌ２が、ビームスプ
リッタ２を介して、固定ミラー４および走査ミラー３に
入射し、更に反射してビームスプリッタ２に再び戻り、
該ビームスプリッタ２を透過又は反射して検出器５に至
り、検出測定される。なお、この検出測定の結果、ＦＴ
ＩＲ測定装置の図示しない制御演算回路では、該検出測
定に基づくインターフェログラムを生成する。本実施の
形態では、この検出測定に基づくインターフェログラム
の生成を、例えば３２回行うこととする。
【００１２】また、リファレンスに関しても、同様に、
検出測定を３２回行い、各検出測定に基づくインターフ
ェログラムを生成する。そして、リファレンスを３２回
検出測定して得られる個々のインターフェログラムを積
算（加算）した結果を、エピタキシャルウェーハＥＰＷ
を３２回検出測定して得られる個々のインターフェログ
ラムを積算（加算）した結果から、差し引く。この差し
引き後のインターフェログラムに基づき、例えば図１に
示すグラフが得られる。
検出測定を３２回行い、各検出測定に基づくインターフ
ェログラムを生成する。そして、リファレンスを３２回
検出測定して得られる個々のインターフェログラムを積
算（加算）した結果を、エピタキシャルウェーハＥＰＷ
を３２回検出測定して得られる個々のインターフェログ
ラムを積算（加算）した結果から、差し引く。この差し
引き後のインターフェログラムに基づき、例えば図１に
示すグラフが得られる。
【００１３】図１に示すインターフェログラムでは、基
板Ｓと１層目のエピタキシャル層Ｅ１との界面からの反
射光に基づく外側の２つのサイドバースト１１のみなら
ず、１層目と２層目のエピタキシャル層Ｅ１，Ｅ２の界
面からの反射光に基づく内側の２つのサイドバースト１
３までもが明瞭に認識できる。
板Ｓと１層目のエピタキシャル層Ｅ１との界面からの反
射光に基づく外側の２つのサイドバースト１１のみなら
ず、１層目と２層目のエピタキシャル層Ｅ１，Ｅ２の界
面からの反射光に基づく内側の２つのサイドバースト１
３までもが明瞭に認識できる。
【００１４】これは、積算を重ねる毎に、サイドバース
ト１１，１３（およびセンターバースト１０、リファレ
ンスに関連するサイドバースト１２）の波形は次第に大
きくなるのに対し、それらの周囲のノイズの波形は次第
に相殺され合う結果、サイドバースト１１，１３（およ
びセンターバースト１０、リファレンスに関連するサイ
ドバースト１２）が強調されるからである。
ト１１，１３（およびセンターバースト１０、リファレ
ンスに関連するサイドバースト１２）の波形は次第に大
きくなるのに対し、それらの周囲のノイズの波形は次第
に相殺され合う結果、サイドバースト１１，１３（およ
びセンターバースト１０、リファレンスに関連するサイ
ドバースト１２）が強調されるからである。
【００１５】また、このように生成されたインターフェ
ログラムを用いることにより、以下のようにして、各エ
ピタキシャル層Ｅ１，Ｅ２の膜厚を求めることができ
る。先ず、エピタキシャル層Ｅ１，Ｅ２のトータル膜厚
Ｔ０は、センターバースト１０と、外側のサイドバース
ト１１との距離に関連して求めることができる。また、
１層目のエピタキシャル層Ｅ１の膜厚Ｔ１は、センター
バースト１０と、内側のサイドバースト１３との距離に
関連して求めることができる。さらに、２層目のエピタ
キシャル層Ｅ２の膜厚Ｔ２は、上記求めたトータル膜厚
Ｔ０より、エピタキシャル層Ｅ１の膜厚Ｔ１を差し引く
ことで求められる。例えば、図１に示す例の場合、トー
タル膜厚Ｔ０は約７３μｍ、１層目のエピタキシャル層
Ｅ１の膜厚Ｔ１は約１０μｍであるので、２層目のエピ
タキシャル層Ｅ２の膜厚Ｔ２は、７３μｍ−１０μｍ＝
約６３μｍと容易に求まる。
ログラムを用いることにより、以下のようにして、各エ
ピタキシャル層Ｅ１，Ｅ２の膜厚を求めることができ
る。先ず、エピタキシャル層Ｅ１，Ｅ２のトータル膜厚
Ｔ０は、センターバースト１０と、外側のサイドバース
ト１１との距離に関連して求めることができる。また、
１層目のエピタキシャル層Ｅ１の膜厚Ｔ１は、センター
バースト１０と、内側のサイドバースト１３との距離に
関連して求めることができる。さらに、２層目のエピタ
キシャル層Ｅ２の膜厚Ｔ２は、上記求めたトータル膜厚
Ｔ０より、エピタキシャル層Ｅ１の膜厚Ｔ１を差し引く
ことで求められる。例えば、図１に示す例の場合、トー
タル膜厚Ｔ０は約７３μｍ、１層目のエピタキシャル層
Ｅ１の膜厚Ｔ１は約１０μｍであるので、２層目のエピ
タキシャル層Ｅ２の膜厚Ｔ２は、７３μｍ−１０μｍ＝
約６３μｍと容易に求まる。
【００１６】なお、比較のため、積算を行わない場合
（ただし、リファレンスは用いる）のインターフェログ
ラムを図２に示す。この場合、この図２に示すように、
１層目と２層目のエピタキシャル層Ｅ１，Ｅ２どうしの
界面からの反射光に基づく２つのサイドバースト１３
と、その周囲のノイズ波形とを容易に区別できないた
め、該サイドバースト１３の認識が困難である。
（ただし、リファレンスは用いる）のインターフェログ
ラムを図２に示す。この場合、この図２に示すように、
１層目と２層目のエピタキシャル層Ｅ１，Ｅ２どうしの
界面からの反射光に基づく２つのサイドバースト１３
と、その周囲のノイズ波形とを容易に区別できないた
め、該サイドバースト１３の認識が困難である。
【００１７】また、以下に、本発明に係る半導体ウェー
ハの製造方法の適例としての、エピタキシャルウェーハ
の製造方法を説明する。
ハの製造方法の適例としての、エピタキシャルウェーハ
の製造方法を説明する。
【００１８】先ず、シリコン単結晶基板Ｓ（以下、単に
基板Ｓという。）を気相成長装置（図示略）内に投入
し、該基板Ｓを所定の成長温度に加熱するとともに、該
基板Ｓの主表面上に原料ガスを供給し、該基板Ｓの主表
面上に１層目のシリコンエピタキシャル層Ｅ１（以下、
単にエピタキシャル層Ｅ１という。）を気相成長し、引
き続き、原料ガスの成分を切り換えて、エピタキシャル
層Ｅ１上に、２層目のシリコンエピタキシャル層Ｅ２
（以下、単にエピタキシャル層Ｅ２という。）を気相成
長する。これにより、基板Ｓ上に１層目と２層目のエピ
タキシャル層Ｅ１，Ｅ２を有するエピタキシャルウェー
ハＥＰＷを製造する。
基板Ｓという。）を気相成長装置（図示略）内に投入
し、該基板Ｓを所定の成長温度に加熱するとともに、該
基板Ｓの主表面上に原料ガスを供給し、該基板Ｓの主表
面上に１層目のシリコンエピタキシャル層Ｅ１（以下、
単にエピタキシャル層Ｅ１という。）を気相成長し、引
き続き、原料ガスの成分を切り換えて、エピタキシャル
層Ｅ１上に、２層目のシリコンエピタキシャル層Ｅ２
（以下、単にエピタキシャル層Ｅ２という。）を気相成
長する。これにより、基板Ｓ上に１層目と２層目のエピ
タキシャル層Ｅ１，Ｅ２を有するエピタキシャルウェー
ハＥＰＷを製造する。
【００１９】次に、気相成長後のエピタキシャルウェー
ハＥＰＷを気相成長装置から取り出し、上記した測定方
法により、一度に１層目と２層目のエピタキシャル層Ｅ
１，Ｅ２の膜厚を測定する。
ハＥＰＷを気相成長装置から取り出し、上記した測定方
法により、一度に１層目と２層目のエピタキシャル層Ｅ
１，Ｅ２の膜厚を測定する。
【００２０】以上のような実施の形態の膜厚測定方法に
よれば、一度に複数層の薄膜の各膜厚を測定できる。し
かも、ＦＴＩＲ法であるので、比較的測定時間が短い
上、非破壊で膜厚測定ができるので歩留まりが向上す
る。また、以上のような実施の形態のエピタキシャルウ
ェーハの製造方法によれば、基板Ｓ上に成長した２層の
エピタキシャル層Ｅ１，Ｅ２の膜厚を一度に測定できる
ため、エピタキシャル層Ｅ１，Ｅ２を１層形成する毎に
いちいち取り出して膜厚測定する必要がない。よって、
大幅に工程数を削減できる。
よれば、一度に複数層の薄膜の各膜厚を測定できる。し
かも、ＦＴＩＲ法であるので、比較的測定時間が短い
上、非破壊で膜厚測定ができるので歩留まりが向上す
る。また、以上のような実施の形態のエピタキシャルウ
ェーハの製造方法によれば、基板Ｓ上に成長した２層の
エピタキシャル層Ｅ１，Ｅ２の膜厚を一度に測定できる
ため、エピタキシャル層Ｅ１，Ｅ２を１層形成する毎に
いちいち取り出して膜厚測定する必要がない。よって、
大幅に工程数を削減できる。
【００２１】なお、上記の実施の形態では、単結晶薄膜
（エピタキシャル層）の膜厚測定を行う例について説明
したが、これに限らず、多結晶薄膜の膜厚測定を行うこ
ととしても良い。また、シリコン半導体薄膜の膜厚測定
に限らず、例えば化合物半導体薄膜の膜厚測定を行うこ
ととしても良い。さらに、反射光の検出が可能な範囲内
の膜厚であれば、気相成長により形成した薄膜に限ら
ず、液相成長により形成した薄膜であっても良い。ま
た、薄膜は、２層に限らず、３層以上であっても良い。
さらに、上記の実施の形態では、リファレンスに関する
検出測定も、測定対象のエピタキシャルウェーハＥＰＷ
における検出測定と同じ回数行って、各検出測定に基づ
くインターフェログラムを全て積算（加算）する例につ
いて説明したが、本発明は、これに限らず、例えば、リ
ファレンスに関しては検出測定を１回だけ行うことと
し、該検出測定に基づくインターフェログラムを、例え
ば３２倍、すなわち、（測定対象のエピタキシャルウェ
ーハＥＰＷにおける検出測定回数と同数乗）し、この乗
数後のインターフェログラムを、エピタキシャルウェー
ハＥＰＷを３２回検出測定して得られる個々のインター
フェログラムを積算（加算）した結果から差し引き、こ
の差し引き後のインターフェログラムに基づき、膜厚を
測定しても良い。なお、基板の不純物濃度は１×１０18
ａｔｏｍｓ／ｃｍ3以上であることが好ましく、また、
薄膜の不純物濃度は１×１０17ａｔｏｍｓ／ｃｍ3以下
であることが好ましい。さらに、各層の薄膜どうしの不
純物濃度差は、５０倍以上であることが好ましい。これ
は赤外線が基板と薄膜との界面、および各薄膜の界面で
反射する条件と、入射反射光が各薄膜内を効率よく透過
する条件とを満たすために要求される。
（エピタキシャル層）の膜厚測定を行う例について説明
したが、これに限らず、多結晶薄膜の膜厚測定を行うこ
ととしても良い。また、シリコン半導体薄膜の膜厚測定
に限らず、例えば化合物半導体薄膜の膜厚測定を行うこ
ととしても良い。さらに、反射光の検出が可能な範囲内
の膜厚であれば、気相成長により形成した薄膜に限ら
ず、液相成長により形成した薄膜であっても良い。ま
た、薄膜は、２層に限らず、３層以上であっても良い。
さらに、上記の実施の形態では、リファレンスに関する
検出測定も、測定対象のエピタキシャルウェーハＥＰＷ
における検出測定と同じ回数行って、各検出測定に基づ
くインターフェログラムを全て積算（加算）する例につ
いて説明したが、本発明は、これに限らず、例えば、リ
ファレンスに関しては検出測定を１回だけ行うことと
し、該検出測定に基づくインターフェログラムを、例え
ば３２倍、すなわち、（測定対象のエピタキシャルウェ
ーハＥＰＷにおける検出測定回数と同数乗）し、この乗
数後のインターフェログラムを、エピタキシャルウェー
ハＥＰＷを３２回検出測定して得られる個々のインター
フェログラムを積算（加算）した結果から差し引き、こ
の差し引き後のインターフェログラムに基づき、膜厚を
測定しても良い。なお、基板の不純物濃度は１×１０18
ａｔｏｍｓ／ｃｍ3以上であることが好ましく、また、
薄膜の不純物濃度は１×１０17ａｔｏｍｓ／ｃｍ3以下
であることが好ましい。さらに、各層の薄膜どうしの不
純物濃度差は、５０倍以上であることが好ましい。これ
は赤外線が基板と薄膜との界面、および各薄膜の界面で
反射する条件と、入射反射光が各薄膜内を効率よく透過
する条件とを満たすために要求される。
【００２２】また、上記の実施の形態では、本発明の半
導体ウェーハの製造方法を、シリコン半導体ウェーハの
製造に適用する例を示したが、本発明は、シリコン半導
体ウェーハの製造に限らず、化合物半導体ウェーハの製
造に適用しても良い。この場合にも、単結晶薄膜に限ら
ず、多結晶薄膜を形成するのでも良い。また、反射光の
検出が可能な範囲内の膜厚であれば、気相成長により形
成するのに限らず、液相成長により形成しても良い。
導体ウェーハの製造方法を、シリコン半導体ウェーハの
製造に適用する例を示したが、本発明は、シリコン半導
体ウェーハの製造に限らず、化合物半導体ウェーハの製
造に適用しても良い。この場合にも、単結晶薄膜に限ら
ず、多結晶薄膜を形成するのでも良い。また、反射光の
検出が可能な範囲内の膜厚であれば、気相成長により形
成するのに限らず、液相成長により形成しても良い。
【００２３】
【発明の効果】本発明のＦＴＩＲ法による膜厚測定方法
によれば、一度に複数層の薄膜の各膜厚を測定できる。
しかも、ＦＴＩＲ法であるので、比較的測定時間が短い
上、非破壊で膜厚測定ができるので歩留まりが向上す
る。また、本発明の半導体ウェーハの製造方法によれ
ば、薄膜を１層形成する毎にいちいち取り出して膜厚測
定する必要がないので、大幅に工程数を削減できる。
によれば、一度に複数層の薄膜の各膜厚を測定できる。
しかも、ＦＴＩＲ法であるので、比較的測定時間が短い
上、非破壊で膜厚測定ができるので歩留まりが向上す
る。また、本発明の半導体ウェーハの製造方法によれ
ば、薄膜を１層形成する毎にいちいち取り出して膜厚測
定する必要がないので、大幅に工程数を削減できる。
【図１】エピタキシャル層が２層の場合で、リファレン
スを用いる場合に、インターフェログラムを積算するこ
とにより得られる積算後のインターフェログラムを示す
図である。
スを用いる場合に、インターフェログラムを積算するこ
とにより得られる積算後のインターフェログラムを示す
図である。
【図２】エピタキシャル層が２層の場合で、リファレン
スを用いる場合のインターフェログラムを示す図（積算
を行わない場合）である。
スを用いる場合のインターフェログラムを示す図（積算
を行わない場合）である。
【図３】測定原理（エピタキシャル層が２層の場合）を
説明するための図である。
説明するための図である。
【図４】測定原理（エピタキシャル層が１層の場合）を
説明するための図である。
説明するための図である。
【図５】エピタキシャル層が１層の場合で、リファレン
スを用いない場合のインターフェログラムを示す図であ
る。
スを用いない場合のインターフェログラムを示す図であ
る。
【図６】エピタキシャル層が１層の場合で、リファレン
スを用いる場合のインターフェログラムを示す図であ
る。
スを用いる場合のインターフェログラムを示す図であ
る。
Ｓ 基板
Ｅ１ １層目のシリコンエピタキシャル層（薄膜）
Ｅ２ ２層目のシリコンエピタキシャル層（薄膜）
ＥＰＷ シリコンエピタキシャルウェーハ（半導体ウェ
ーハ） １１ サイドバースト １３ サイドバースト
ーハ） １１ サイドバースト １３ サイドバースト
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2F065 AA30 BB03 BB22 CC19 CC31
DD06 FF52 GG12 GG22 HH03
HH12 JJ03 KK02 LL12 LL46
QQ13 QQ23 QQ27 UU05 UU07
4M106 AA01 AA10 BA08 CA48 DH03
DH13
Claims (3)
- 【請求項１】 基板上に互いにドーパント濃度の異なる
複数層の薄膜が形成された半導体ウェーハに対し赤外線
を照射し、この反射光の測定に基づくインターフェログ
ラムの生成を複数回行い、これら生成した複数のインタ
ーフェログラムを積算することにより、各薄膜の膜厚を
測定することを特徴とするＦＴＩＲ法による膜厚測定方
法。 - 【請求項２】 前記反射光の測定に基づくインターフェ
ログラムの生成を１０回以上行うことを特徴とする請求
項１記載のＦＴＩＲ法による膜厚測定方法。 - 【請求項３】 基板上に互いにドーパント濃度の異なる
複数層の薄膜を連続的に形成した後に、請求項１又は２
記載のＦＴＩＲ法による膜厚測定方法により各層薄膜の
膜厚を測定することを特徴とする半導体ウェーハの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001260232A JP2003065724A (ja) | 2001-08-29 | 2001-08-29 | Ｆｔｉｒ法による膜厚測定方法および半導体ウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001260232A JP2003065724A (ja) | 2001-08-29 | 2001-08-29 | Ｆｔｉｒ法による膜厚測定方法および半導体ウェーハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003065724A true JP2003065724A (ja) | 2003-03-05 |
Family
ID=19087464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001260232A Pending JP2003065724A (ja) | 2001-08-29 | 2001-08-29 | Ｆｔｉｒ法による膜厚測定方法および半導体ウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003065724A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004034544A1 (de) * | 2004-07-16 | 2006-02-09 | Infineon Technologies Ag | Verfahren zur Analyse einer vergrabenen Schicht eines Bauteils und Bauteil |
| KR100853788B1 (ko) | 2006-11-27 | 2008-08-25 | 동부일렉트로닉스 주식회사 | 이미지 센서에서의 층 두께 측정 방법 및 이를 위한 이미지센서의 두께 측정 패턴 |
| JP2013051291A (ja) * | 2011-08-30 | 2013-03-14 | Sumco Corp | シリコンウェーハ加工量の評価方法および評価用シリコンウェーハ |
| JP2015535939A (ja) * | 2012-10-08 | 2015-12-17 | シーウェア システムズＳｉ−Ｗａｒｅ Ｓｙｓｔｅｍｓ | 空間的にシフトした干渉波形バーストに基づくフーリエ変換微小分光計 |
| JP2015232450A (ja) * | 2014-06-09 | 2015-12-24 | 信越半導体株式会社 | 膜厚の測定方法及び膜厚測定装置 |
| WO2016059670A1 (ja) * | 2014-10-14 | 2016-04-21 | 三菱電機株式会社 | 炭化珪素エピタキシャルウエハの製造方法 |
| JP2016095275A (ja) * | 2014-11-17 | 2016-05-26 | 信越半導体株式会社 | 評価方法及び測定方法 |
| JP2018037533A (ja) * | 2016-08-31 | 2018-03-08 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP6352502B1 (ja) * | 2017-06-27 | 2018-07-04 | 株式会社サイオクス | 膜厚測定方法、窒化物半導体積層物の製造方法および窒化物半導体積層物 |
| KR20180083878A (ko) | 2015-11-11 | 2018-07-23 | 가부시키가이샤 코베루코 카겐 | 형상 측정 방법 및 형상 측정 장치 |
| CN109073355A (zh) * | 2016-04-11 | 2018-12-21 | 统半导体公司 | 用于光学检查和测量物体表面的方法和系统 |
| JP2019009426A (ja) * | 2017-06-27 | 2019-01-17 | 株式会社サイオクス | 膜厚測定方法、窒化物半導体積層物の製造方法および窒化物半導体積層物 |
| KR20190042581A (ko) | 2016-08-25 | 2019-04-24 | 신에쯔 한도타이 가부시키가이샤 | 저항률 표준 샘플의 제조 방법 및 에피택셜 웨이퍼의 저항률 측정 방법 |
| CN110797256A (zh) * | 2019-11-12 | 2020-02-14 | 河北普兴电子科技股份有限公司 | 碳化硅缓冲层电阻率的测试方法 |
-
2001
- 2001-08-29 JP JP2001260232A patent/JP2003065724A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004034544A1 (de) * | 2004-07-16 | 2006-02-09 | Infineon Technologies Ag | Verfahren zur Analyse einer vergrabenen Schicht eines Bauteils und Bauteil |
| KR100853788B1 (ko) | 2006-11-27 | 2008-08-25 | 동부일렉트로닉스 주식회사 | 이미지 센서에서의 층 두께 측정 방법 및 이를 위한 이미지센서의 두께 측정 패턴 |
| JP2013051291A (ja) * | 2011-08-30 | 2013-03-14 | Sumco Corp | シリコンウェーハ加工量の評価方法および評価用シリコンウェーハ |
| JP2015535939A (ja) * | 2012-10-08 | 2015-12-17 | シーウェア システムズＳｉ−Ｗａｒｅ Ｓｙｓｔｅｍｓ | 空間的にシフトした干渉波形バーストに基づくフーリエ変換微小分光計 |
| JP2015232450A (ja) * | 2014-06-09 | 2015-12-24 | 信越半導体株式会社 | 膜厚の測定方法及び膜厚測定装置 |
| US10229830B2 (en) | 2014-10-14 | 2019-03-12 | Mitsubishi Electric Corporation | Method of manufacturing silicon carbide epitaxial wafer |
| WO2016059670A1 (ja) * | 2014-10-14 | 2016-04-21 | 三菱電機株式会社 | 炭化珪素エピタキシャルウエハの製造方法 |
| JPWO2016059670A1 (ja) * | 2014-10-14 | 2017-04-27 | 三菱電機株式会社 | 炭化珪素エピタキシャルウエハの製造方法 |
| CN107078032A (zh) * | 2014-10-14 | 2017-08-18 | 三菱电机株式会社 | 碳化硅外延晶片的制造方法 |
| JP2016095275A (ja) * | 2014-11-17 | 2016-05-26 | 信越半導体株式会社 | 評価方法及び測定方法 |
| US10371503B2 (en) | 2015-11-11 | 2019-08-06 | Kobelco Research Institute, Inc. | Shape measurement method and shape measurement device |
| KR20180083878A (ko) | 2015-11-11 | 2018-07-23 | 가부시키가이샤 코베루코 카겐 | 형상 측정 방법 및 형상 측정 장치 |
| DE112016005152T5 (de) | 2015-11-11 | 2018-07-26 | Kobelco Research Institute, Inc. | Formmessverfahren und Formmessvorrichtung |
| CN109073355A (zh) * | 2016-04-11 | 2018-12-21 | 统半导体公司 | 用于光学检查和测量物体表面的方法和系统 |
| KR20190042581A (ko) | 2016-08-25 | 2019-04-24 | 신에쯔 한도타이 가부시키가이샤 | 저항률 표준 샘플의 제조 방법 및 에피택셜 웨이퍼의 저항률 측정 방법 |
| US10720366B2 (en) | 2016-08-25 | 2020-07-21 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing resistivity standard sample and method for measuring resistivity of epitaxial wafer |
| JP2018037533A (ja) * | 2016-08-31 | 2018-03-08 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| WO2018043300A1 (ja) * | 2016-08-31 | 2018-03-08 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| US10790201B2 (en) | 2016-08-31 | 2020-09-29 | Denso Corporation | Silicon carbide semiconductor device and method of manufacturing the same |
| US11049966B2 (en) | 2016-08-31 | 2021-06-29 | Denso Corporation | Silicon carbide semiconductor device and method of manufacturing the same |
| WO2019003624A1 (ja) * | 2017-06-27 | 2019-01-03 | 株式会社サイオクス | 膜厚測定方法、窒化物半導体積層物の製造方法および窒化物半導体積層物 |
| JP2019009426A (ja) * | 2017-06-27 | 2019-01-17 | 株式会社サイオクス | 膜厚測定方法、窒化物半導体積層物の製造方法および窒化物半導体積層物 |
| JP2019009329A (ja) * | 2017-06-27 | 2019-01-17 | 株式会社サイオクス | 膜厚測定方法、窒化物半導体積層物の製造方法および窒化物半導体積層物 |
| JP6352502B1 (ja) * | 2017-06-27 | 2018-07-04 | 株式会社サイオクス | 膜厚測定方法、窒化物半導体積層物の製造方法および窒化物半導体積層物 |
| CN110797256A (zh) * | 2019-11-12 | 2020-02-14 | 河北普兴电子科技股份有限公司 | 碳化硅缓冲层电阻率的测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0655620B1 (en) | Real-time workpiece temperature measurement based on light scattering | |
| KR101519527B1 (ko) | 웨이퍼 온도를 결정하는 방법 | |
| EP0057745B1 (en) | Rate and depth monitor for silicon etching | |
| JP4938948B2 (ja) | プラズマプロセス中のプロセスパラメータを決定するためのプロセスモニタおよびその方法 | |
| JP2003065724A (ja) | Ｆｔｉｒ法による膜厚測定方法および半導体ウェーハの製造方法 | |
| US5724144A (en) | Process monitoring and thickness measurement from the back side of a semiconductor body | |
| US5350236A (en) | Method for repeatable temperature measurement using surface reflectivity | |
| US8825434B2 (en) | Temperature measuring method, storage medium, and program | |
| US6585908B2 (en) | Shallow angle interference process and apparatus for determining real-time etching rate | |
| JP2003344024A (ja) | 膜厚測定方法及び膜厚測定装置 | |
| JP4166400B2 (ja) | 放射温度測定方法 | |
| JP2612089B2 (ja) | 被エッチング膜の膜厚検出方法、膜厚検出装置及びエッチング装置 | |
| US6319732B1 (en) | Method for controlling the temperature of a layer growing on a wafer | |
| JP2002323303A (ja) | 膜厚測定方法、測定装置及び半導体装置の製造方法 | |
| US6605482B2 (en) | Process for monitoring the thickness of layers in a microelectronic device | |
| KR0178079B1 (ko) | 온도측정방법 및 그 장치 | |
| Paoloni et al. | Photothermal radiometry of infrared translucent materials | |
| JP3261660B2 (ja) | ドライエッチングに於けるエッチングモニター方法 | |
| JPH11190670A (ja) | 表面温度測定装置及び表面温度測定方法 | |
| Volkov et al. | Optical monitoring of substrate temperature and etching speed of multilayered structures during plasmochemical etching | |
| JP2856562B2 (ja) | 絶縁膜の検査方法 | |
| KR0178885B1 (ko) | 반도체성막방법 및 그 장치 | |
| JPS63155628A (ja) | 結晶欠陥の測定方法 | |
| JP2000012522A (ja) | エッチング速度測定装置および測定方法 | |
| JP2970020B2 (ja) | コーティング薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061107 |