JPS63155360A - 複合情報処理装置 - Google Patents

複合情報処理装置

Info

Publication number
JPS63155360A
JPS63155360A JP61303133A JP30313386A JPS63155360A JP S63155360 A JPS63155360 A JP S63155360A JP 61303133 A JP61303133 A JP 61303133A JP 30313386 A JP30313386 A JP 30313386A JP S63155360 A JPS63155360 A JP S63155360A
Authority
JP
Japan
Prior art keywords
processor
vector
instruction
scalar
vector processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61303133A
Other languages
English (en)
Inventor
Koichi Ishii
石井 幸一
Takashi Kawabe
河辺 峻
Hiroshi Murayama
浩 村山
Yasuhiro Inagami
稲上 泰弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61303133A priority Critical patent/JPS63155360A/ja
Publication of JPS63155360A publication Critical patent/JPS63155360A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053Vector processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Multi Processors (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野〕 本発明はベクトル演算を行うベクトルプロセッサを構成
要素として含む複合情報処理装置に係り、特にベクトル
プロセッサと汎用処理を行うスカラプロセッサの利用率
向上を図るのに好適な複合情報処理装置に関する。
〔従来の技術〕
従来、スカラ演算、オペレーティングシステムの処理等
を行うスカラプロセッサと、ベクトル演算を行うベクト
ルプロセッサとを構成要素として含む複合情報処理装置
においては、スカラプロセッサからベクトルプロセッサ
を起動する場合、該起動の可否を一義的に決めていた。
なお、この種の複合情報処理装置に関しては、例えば日
経エレクトロニクスNα314.pp159〜183 
(1983年4月11日)に記載されている。
〔発明が解決しようとする問題点〕
上記従来技術では、ベクトルプロセッサの状態として、
例えばベクトル命令の読出し・発行にょルヒシーと、ベ
クトル命令実行によるビジー状態を区別しておらず、ベ
クトルプロセッサをひとたび起動すると、次に該ベクト
ルプロセッサを起動するためには、先の起動時に指定さ
れたベクトル命令列すべての命令の実行が(主記憶への
データ格納命令を含む場合には主記憶のデータの格納を
含めて)完了していなければならなかった。また、ベク
トルプロセッサ起動命令より前に実行されたスカラプロ
セッサからのストア命令による主記憶へのデータの格納
の完了も待つ必要があった。このため、ベクトルプロセ
ッサの起動時に不必要に起動が待たされ、同期損が生じ
るという問題があった・ 本発明の目的は、スカラプロセッサからのベクトルプロ
セッサへのベクトル命令等の情報の受は渡しによる同期
損を最小限におさえ、効率的な複合情報処理装置を提供
することにある。
〔問題点を解決するための手段〕
本発明は、スカラプロセッサによるベクトルプロセッサ
起動命令の特定フィールド中に、複数種類の起動形式を
指定する部分を設けると共に、ベクトルプロセッサには
該ベクトルプロセッサの処理状態を検出して、状態情報
をスカラプロセッサに送る手段を設け、スカラプロセッ
サには、ベクトルプロセッサ起動命令が発行されると、
その起動形式を示す部分とベクトルプロセッサから送ら
れる状態情報とによりベクトルプロセッサの起動可否を
判定する手段を設ける。
〔作 用〕
ベクトルプロセッサ起動命令中の複数種類の起動形式を
指定する部分では1例えば■ベクトルプロセッサ中に実
行中のベクトル命令がない(実行が完了している)、■
ベクトルプロセッサ起動命令より前のスカラ命令による
主記憶へのデータの格納が完了している、■ベクトル命
令の読出し・発行処理が完了している、といったような
条件の任意の組合せを指定可能とする。スカラプロセッ
サは、ベクトルプロセッサから送られてくる状態情報を
見て、前記指定された起動形式の条件が成り立つ場合に
、ベクトルプロセッサの起動を成功させる。起動が成功
しなかった場合には起動命令の条件コードに反映させる
これにより、スカラ命令およびベクトル命令の組合せに
応じて、正しい起動結果を得るため最低限必要な待ち時
間を確保でき、不必要な待ち時間を回避することが可能
となる。
〔実施例〕
以下、本発明の一実施例について図面によ・り説明する
第1図は本発明の一実施例の全体構成図を示す。
第1図において、1はスカラプロセッサ、2はベクトル
プロセッサであり、それぞれ主記憶制御回路3を通して
主記憶4を共有している。第2図はスカラプロセッサ1
の詳細構成図で、ベクトルプロセッサ起動判定回路11
.ベクトル関係レジスタ群12、命令デコード回路13
及びスカラ命令実行回路14を具備している。第3図は
ベクトルプロセッサ2の詳細構成図で、ベクトル制御回
路21、ワークレジスタ群22.ベクトル命令読出し回
路23、ベクトルレジスタ群24及びベクトル演算器群
25を具備している。
第4図はスカラプロセッサ1によりベクトルプロセッサ
2を起動する命令(ベクトルプロセッサ起動命令)のフ
ォーマットで、OPは命令コードを指定し、R1はベク
トル員を指定し、R3はベクトルプロセッサの起動の種
類を指定し、(B2)+D2でベクトル命令列の先頭ア
ドレスを指定する。本実施例では、起動形式(タイプ)
は2種類あり、R3フィールドのビット3の値が110
 IIの場合はタイプI、“1″の場合はタイプ■を指
定するものとする。タイプI、IIは次のように定義す
る。タイプ■の起動とは、ベクトルプロセッサ2がベク
トル命令の実行ビジーが落ちていないと可能にならない
ものであり、タイプHの起動とは、ベクトル命令読出し
・発行ビジーが落ちていれば可能となるもので、ベクト
ルプロセッサ2の中に実行中のベクトル命令があっても
かまわない。
スカラプロセッサ1では、命令デコード回路13で命令
のOPフィールドによりベクトルプロセッサ起動命令を
解読すると、ベクトルプロセッサ起動判定回路11ヘベ
クトルプロセッサ起動要求信号をパス13aにより送出
すると共に、該命令のR3フィールドのビット3の値に
よりベクトルプロセッサ2の起動タイプを識別し、起動
要求信号の付随信号として起動タイプをパス13bによ
りベクトル起動判定回路11へ送出する。パス13bは
、タイプIの場合は“0”、タイプ■の場合は“1”で
ある。一方、ベクトルプロセッサ2からは、パス2a、
2bによりベクトルプロセッサ2の状態情報が送られて
くる。こぎで、パス2aはベクトル命令の実行ビジー状
態を示し It Q Itの場合はノットビジー、Ll
 I 11の場合はビジーである。パス2bはベクトル
命令読出し・発行ビジー状態を示し、パ0′″の場合は
ノットビジー。
1”の場合はビジーである。
スカラプロセッサ1のベクトルプロセッサ起動判定回路
11は、命令デコード回路13からパス13aによりベ
クトルプロセッサ起動要求信号が送られてくると、パス
13bにより示される起動タイプとベクトルプロセッサ
2からパス2a、2bによる送られてくる状態情報とに
より起動可否を判定し、タイプ■の起動要求で起動可の
場合はパス1aによりベクトルプロセッサ2に対してタ
イプIの起動を指示し、タイプ■の起動要求でかつ起動
可の場合は、パス1bによりベクトルプロセッサ2に対
してタイプ■の起動を指示する。いずれの起動の場合も
起動可であれば、ベクトル関連レジスタ群12の内容が
パス1dを通してベクトルプロセッサ2の中にあるワー
クレジスタ群22に転送される。ワークレジスタ群22
にはベクトル関連レジスタ群12の写しが入っており、
ベクトル命令の実行時に参照あるいは書込みが行われる
。なお、ベクトル関連レジスタ群12は、ベクトルオペ
ランドアドレスを保持するレジスタと、スカラデータを
格納するスカラレジスタからなり、ベクトル命令による
スカラレジスタへの書込みは、ベクトルプロセッサ2内
のワークレジスタ22中のスカラレジスタとスカシプロ
セッサ1内のスカラレジスタの両方に対して行われる。
なお、スカシプロセッサ1内のスカラレジスタに対して
の書込みはパス2dを通して行われる。
ベクトルプロセッサ2の起動が可とベクトルプロセッサ
起動判定回路11で判定されると、パス1aまたは1b
によりベクトルプロセッサ2の起動指示が送られると同
時に、パスllaによりスカラ命令実行回路14に対し
て起動成功が報告される。スカラ命令実行回路14では
、起動成功の場合はベクトルプロセッサ起動命令の実行
結果の条件コードをOにセットし、起動不可の場合は条
件コードを1または2にする。
このように、ベクトルプロセッサ2の状態を細かく見て
、ベクトルプロセッサ2の起動要求タイプを複数設け、
プログラムで使い分けることにより、ベクトルプロセッ
サ起動時に不必要に起動が待されることがなくなる。
スカラプロセッサ1はベクトルプロセッサ2の起動時に
パス1cによりベクトル命令列先頭アドレスを送出する
。ベクトルプロセッサ2では、このアドレスに従って、
ベクトル命令読出し回路23により主記憶制御回路3お
よび主記憶4からベクトル命令を読出し、ベクトル制御
回路21に渡す。ベクトル制御回路21では、ベクトル
命令レジスタ210にベクトル命令が入ると、デコーダ
211によりデコードされ、ベクトル命令発行判定回路
212において、処理状態管理ユニット213からの処
理状態情報とスカラプロセッサ1からのパスla、lb
による起動信号をもとにベクトル命令発行可否が判定さ
れる。ベクトル命令発行可と判定されると、パス212
a、212b。
212c、212dにより制御情報が各ユニットへ送ら
れる。処理状態管理ユニット213は、ベクトルプロセ
ッサ2の命令読出し・命令発行ビジー、命令実行ビジー
状態を検出し、ベクトル命令発行判定回路212へ通知
すると共に、パス2a。
2bによりスカラプロセッサ1へ送る働きをするもので
ある。
ベクトル命令の発行が判定回路212により指示される
と、ベクトルレジスタ群24、ワークレジスタ群22、
ベクトル演算器群25を用いて命令実行処理が行われる
。ひとたびベクトルプロセッサ2が起動されると、ベク
トル命令列中にべりトル命令の終了を示す命令(以下V
END命令と呼ぶ)が出てくるまで命令発行および命令
実行が次々と行われる。デコーダ211でVEND命令
をデコードすると、新たな命令解読および発行処理は行
わないが、ベクトルプロセッサ2中で実行中であった命
令は、終了するまで続行される。
第5図は本発明の作用・効果を説明するためのタイムチ
ャートを示したものである。第5図において、1回目の
ベクトルプロセッサの起動でVEA命令(ベクトル加算
命令)とVEND命令を実行した場合のタイムチャート
は実線で、2回目のベクトルプロセッサの起動でVEM
命令(ベクトル乗算命令)を実行したときのタイムチャ
ートを、タイプI指定の場合は■で、タイプ■指定の場
合は■の記号を添えて、それぞれ点線で示す。■の場合
は、VEA命令の実行終了まで次の起動が持されるので
、時刻t工にVEM命令の命令発行処理が行われるが、
■の場合は、VEA命令やVEND命令の命令発行処理
が終わった時点でVEM命令の命令発行処理が可能とな
るので、時刻t。
に早まっている。
〔発明の効果〕
本発明によれば、ベクトルプロセッサとスカラプロセッ
サの同期損を小さくできるので、ベクトルプロセッサお
よびスカラプロセッサを構成要素として含む複合情報処
理装置を高効率に稼動できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の全体構成図、第2図は第1
図におけるスカラプロセッサの詳細構成図、第3図は第
1図におけるベクトルプロセッサの詳細構成図、第4図
は本発明によるベクトルプロセッサ起動命令のフォーマ
ット例を示す図、第5図は本発明の作用・効果を説明す
るためのタイムチャートである。 1・・・スカラプロセッサ、  11・・・ベクトルプ
ロセッサ起動判定回路、  12・・・ベクトル関連レ
ジスタ群、  13・・・命令デコード回路、14・・
・スカラ命令実行回路、 2・・・ベクトルプロセッサ
、 21・・・ベクトル制御回路、22・・・ワークレ
ジスタ群、  23・・・ベクトル命令読出し回路、 
24・・・ベクトルレジスタ群。 25・・・ベクトル演算器群、  212・・・ベクト
ル命令発行判定回路、 213・・・処理状態管理ユニ
ット。 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)スカラ演算、オペレーティングシステムの処理等
    を行うスカラプロセッサと、主としてベクトル演算を行
    うベクトルプロセッサとを構成要素として含む複合情報
    処理装置において、ベクトルプロセッサを起動する命令
    中に複数種類の起動形式を指定する部分を設けると共に
    、ベクトルプロセッサには、該ベクトルプロセッサの処
    理状態を検出して、状態情報をスカラプロセッサに送る
    手段を設け、スカラプロセッサには、ベクトルプロセッ
    サを起動する命令が発行されると、その起動形式を示す
    部分とベクトルプロセッサから送られる状態情報とによ
    りベクトルプロセッサの起動可否を判定する手段を設け
    たことを特徴とする複合情報処理装置。
JP61303133A 1986-12-19 1986-12-19 複合情報処理装置 Pending JPS63155360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61303133A JPS63155360A (ja) 1986-12-19 1986-12-19 複合情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61303133A JPS63155360A (ja) 1986-12-19 1986-12-19 複合情報処理装置

Publications (1)

Publication Number Publication Date
JPS63155360A true JPS63155360A (ja) 1988-06-28

Family

ID=17917278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61303133A Pending JPS63155360A (ja) 1986-12-19 1986-12-19 複合情報処理装置

Country Status (1)

Country Link
JP (1) JPS63155360A (ja)

Similar Documents

Publication Publication Date Title
JP3630118B2 (ja) スレッド終了方法及び装置並びに並列プロセッサシステム
EP0297893B1 (en) Apparatus and method for recovering from page faults in vector data processing operations
JPH1021074A (ja) 割り込み制御方式、プロセッサ及び計算機システム
US4897779A (en) Method and apparatus for optimizing inter-processor instruction transfers
JP2003044273A (ja) データ処理装置及びデータ処理方法
JPS62115542A (ja) 情報処理装置
EP0240606B1 (en) Pipe-line processing system and microprocessor using the system
JPH03233630A (ja) 情報処理装置
JPS63155360A (ja) 複合情報処理装置
JP2001117886A (ja) プロセッサ及びプロセッサシステム
JP2814683B2 (ja) 命令処理装置
JP2748359B2 (ja) 並列プロセッサシステムおよび並列プロセッサによる複数の命令列の実行方法
JP2894438B2 (ja) パイプライン処理装置
JP2762441B2 (ja) コプロセッサ
US5123093A (en) Operational processor for performing a memory access and an operational process in parallel
JP2806690B2 (ja) マイクロプロセッサ
JPH06337785A (ja) 情報処理装置およびその命令実行制御方法
JPH05143337A (ja) コンピユータシステム及びその制御方法
JPH065528B2 (ja) 情報処理システム
JP2003323294A (ja) スーパースカラプロセッサ
JPS6149695B2 (ja)
JPH02277130A (ja) マイクロプロセッサ
JPH04369063A (ja) 入出力ライトデータ制御回路
JPH10269079A (ja) 多重パイプラインを有する情報処理装置
JPH0833820B2 (ja) マイクロプログラム制御装置