JPS63155343A - 半導体メモリを使用した外部記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンビエータに取り付けて使用する外部記憶
装置に係り、特にパーソナルコンピー−タなどに使用す
る磁気記憶ディスク装置を補助するのに好適な外部記憶
装置に関する。

〔従来の技術〕

従来の装置は、特開昭６０−７０５７２号公報に記載の
ように使用するコンビエータに適合するインターフェイ
スアダプタが必要であるため、汎用性に欠ける、あるい
はコスト高になるなどの欠点があるわまた、一般に市販
されているメモリカートリッジなども使用するコンビエ
ータ専用のインターフェイス仕様であり汎用性がない。

〔発明が解決しようとする問題点〕

上記従来技術は、使用するコンピュータに対応するイン
ターフェイス回路を設定する必要があるため汎用性に欠
ける、また、専用インターフェイスが必要であるためコ
スト高となるなどの問題があった。

本発明の目的は、コンビエータに取り付けて使用する外
部記憶装置において、使用するコンピュータとのインタ
ーフェイスを簡略化し汎用化を図り。

コストを安価にすることを目的とする。

〔問題点を解決するための手段〕

上記目的は、本発明にて実施する外部記憶装置とコンピ
ュータ間のインターフェイス回路の一部をコンピュータ
側に分担させ、また、半導体メモリを使用するため半導
体メモリに入力するアドレスを本発明にて実施する外部
記憶装置内にコンピュータ側で制御可能なプログラマブ
ルカウンタを設け、このカウンタの出力を半導体メモリ
のアドレス入力として使用し、汎用性があり、かつ、安
価な外部記憶装置が達成できる。

〔作用〕

一般に半導体メモリは、外部からアドレスを入力し、同
時に外部から出力イネーブル信号を入力することにより
データバス上にデータを出力し、また、外部から書込み
イネーブル信号を入力することによりデータバス上のデ
ータを記憶素子に記憶する。このとき、半導体メモリに
入力するアドレスとして、コンピュータ側から制御可能
なプログラマブルカウンタの出力を利用することにより
、コンピュータと外部記憶装置との間のインターフェイ
ス信号を、データバス、出力イネーブル信号。

書込みイネーブル信号およびプログラマブルカウンタ制
御信号の４種類に限定できるため、コンビンタ側および
外部記憶装置側双方の回路が簡単となり、汎用性があり
、かつ、安価な外部記憶装置が実現可能である。

〔実施例〕

第１図は本発明の一実施例としての外部記憶装置を示す
ブロック図で、１は半導体メモリ、２はプログラマブル
カウンタ、３はデータバス、４はカウンタロード信号（
プログラマブルカウンタ制御信号と同等）、５はメモリ
リード信号（出力イネーブル信号と同等）、６はメモリ
ライト信号（書ムみイネーブル信号と同等）、７はプロ
グラマブルカウンタ２の出力で半導体メモリ１のアドレ
ス入力となる信号、８および９はコンピュータ側より外
部記憶装置に電源を供給する′ｆ！ｊ合の電源およびＧ
ＮＤ信号でちる。

半導体メモリ１のメモリ容量を１メガバイト。

データバス幅を８ビツトとすると、プログラマブルカウ
ンタ２の出カフは２４ビツト必要でありＡ、〜Ａ２３で
表す。データバス３は８ビツトでありＤＯ〜Ｄ７で表す
。プログラマブルカウンタ２ば、最初にカウンタロード
信号４がアクティブになるとデータバス３のり、〜Ｄ７
をアドレス７０ＡＯ〜Ａ？にプリセットする。２回目に
カウンタロード信号４がアクティブになると同じ＜　Ｄ
ｏ　＝Ｄ７をＡ８〜Ａ１５にプリセットする。３回目の
カウンタロード信号４でＤＯ〜Ｄ７をＡ１６−〜Ａ２３
にプリセットする機能を有する。また、プログラマブル
カウンタ２の出カフはメモリリード信号５あるいはメモ
リライト信号６がアクティブ状態からインアクティブ状
態になると１だけ加算されて出力される。従って、コン
ピュータ側からデータをリードする場合は、メモリライ
ト信号５をアクティブにし、使用する半導体メモリ１の
アクセスタイム経過後、データバス３に出力されるデー
タをリードする。同様にライトする場合はメモリライト
信号６をアクティブにした後、ライトデータをデータバ
ス３に出力し、メモリライト信号６をインアクティブに
する。ただし、半導体メモリ１はメモリライト信号がア
クティブからインアクティブになるとき、データを取り
込むものとする。

本方式ではプログラマブルカウンタ２の出カフは、コン
ピュータ側からデータをリードあるいはライトする毎に
出力値が＋１される。

尚、コンピュータ側とのインターフェイス信号は、３，
４．５および６である。

第２図は、第１図に示す本発明の一実施例としての外部
記憶装置とのコンピュータ側インターフェイス回路を示
すブロック図で、２１はＣＰＵ、２２はアドレスデコー
ダ、２３ハアドレスバス、２４はＣＰＵのメモリに対す
るリードあるいはライトの状態を示す信号（ＲＷ倍信号
、２５はカウンタロード信号出力、２６はメモリリード
信号出力、２７はメモリライト信号出力、２８はデータ
バスである。ＲＷ倍信号、ＣＰＵ２１がメモリに対しリ
ードを行う場合Ｈレベル、ライトを行う場合Ｌ　レベル
であるとする。アドレスデコーダ２２は、ＣＰＵ２１が
プログラマブルカウンタ２にデータをライトするときカ
ウンタロード信号２５をアクティブにする。また、半導
体メモリ１をリードするときメモリリード信号２６ヲア
クテイブにし、ライトするときメモリライト信号２７を
アクティブにする。データバス２８はデータバス３と接
続されカウンタのプリセットデータの出力、メモリリー
ド時のデータ入力、メモリライト時のデータ出力を行う
。

また、第１図において点線で囲んだ部分のみを１枚のプ
リント基板内に収め、コンピータ側とのインターフェイ
ス信号線をコネクタ化することにより、本発明比よる外
部記憶装置をカートリッジ化することも可能である。

〔発明の効果〕

本発明によれば、簡単な回路により汎用性のある外部記
憶装置が実現できるため、パーソナルコンピュータなど
の比較的小規模のコンピュータシステムに好適である。

【図面の簡単な説明】

第１図は本発明の一実施例としての外部記憶装置を示す
ブロック図、第２図はコンピュータ側のインターフェイ
ス回路を示すブロック図である。 １・・・半導体メモリ、 ２・・・プログラマブルカウンタ、 ３および２８・・・データバス、 ４および２５・・・カウンタロード信号、５および２６
・・・メモリリード信号、６および２７・・・メモリラ
イト信号、７・・・２のカウンタ出力、 ２１・・・ＣＰＵ、　　　　　　２２・・・アドレスデ
コーダ、２３・・・アドレスバス、　　２４・・・リー
ド／ライト信号。

Claims (1)

【特許請求の範囲】
1. １、コンピュータからのデータバスと直結し、かつ所定
   のデータ量を単位としてコンピュータとの間でデータの
   入力および出力が可能な外部記憶手段としての半導体メ
   モリと、コンピュータ側から直接制御可能なプログラマ
   ブルカウンタであつてそのカウント出力により前記メモ
   リに対しアドレスを供給する該プログラマルカウントと
   、を有して成ることを特徴とする半導体メモリを使用し
   た外部記憶装置。