JPS6315498A - Circuit board for countermeasure against emi - Google Patents

Circuit board for countermeasure against emi

Info

Publication number
JPS6315498A
JPS6315498A JP61160365A JP16036586A JPS6315498A JP S6315498 A JPS6315498 A JP S6315498A JP 61160365 A JP61160365 A JP 61160365A JP 16036586 A JP16036586 A JP 16036586A JP S6315498 A JPS6315498 A JP S6315498A
Authority
JP
Japan
Prior art keywords
weight
resin
substrate
circuit board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61160365A
Other languages
Japanese (ja)
Other versions
JPH06101635B2 (en
Inventor
江口 一正
仲谷 二三雄
真一 脇田
久敏 村上
恒彦 寺田
克也 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nintendo Co Ltd
Tatsuta Electric Wire and Cable Co Ltd
Original Assignee
Nintendo Co Ltd
Tatsuta Electric Wire and Cable Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nintendo Co Ltd, Tatsuta Electric Wire and Cable Co Ltd filed Critical Nintendo Co Ltd
Priority to JP61160365A priority Critical patent/JPH06101635B2/en
Priority to US07/025,106 priority patent/US4801489A/en
Priority to CA000531921A priority patent/CA1261481A/en
Priority to DE3751323T priority patent/DE3751323T2/en
Priority to KR1019870002269A priority patent/KR930011606B1/en
Priority to EP87302165A priority patent/EP0238267B1/en
Priority to AU70012/87A priority patent/AU592627B2/en
Publication of JPS6315498A publication Critical patent/JPS6315498A/en
Priority to US07/482,936 priority patent/US5043526A/en
Priority to US07/749,758 priority patent/US5140110A/en
Publication of JPH06101635B2 publication Critical patent/JPH06101635B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Paints Or Removers (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はEMI対策用回路基板に関し、特にたとえば
家庭用テレビゲームなどのようにケーブルなどによって
他の機器に接続される電子回路を構成する、E M I
対策用回路基板に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a circuit board for EMI countermeasures, and particularly to a circuit board for configuring an electronic circuit connected to other equipment via a cable or the like, such as in a home video game. EMI
Regarding countermeasure circuit boards.

(従来技術) 最近では、FCC(連邦通信委員会)と同じように、我
が国においても、電磁波妨害(EMI)についての規制
が厳しくなってきた。本件出願人は、先に、たとえば実
開昭58−72895号などによって、そのようなEM
Iを防止することができる装置を提案した。
(Prior Art) Recently, regulations regarding electromagnetic interference (EMI) have become stricter in Japan as well as the FCC (Federal Communications Commission). The applicant has previously proposed such EM
proposed a device that can prevent I.

(発明が解決しようとする問題点) 上述の従来技術は、シールドケースを用いるため、たと
えばパーソナルコンピュータやその他の独立した機器に
ついては非常に有効である。
(Problems to be Solved by the Invention) The above-mentioned conventional technology uses a shield case and is therefore very effective for, for example, personal computers and other independent devices.

しかしながら、たとえばファミリーコンピュータ(登録
商標)のような家庭用ゲーム機やパーソナルコンピュー
タ等の画像処理機能を有する電子機器のEMI対策とし
ては十分ではなかった。その理由は、ゲーム機本体が長
いケーブルを介して他の機器たとえばテレビジョン受像
機やコントローラなどに接続され、全体をシールドケー
スで覆うことができないからである。すなわち、上述の
従来技術では、シールドケース内に電磁波エネルギを閉
じ込めて不要輻射を防止するものであり、ゲーム機から
延びるケーブルを通して輻射される電磁波に対しては有
効ではない。
However, it has not been sufficient as an EMI countermeasure for electronic equipment having an image processing function, such as a home game machine such as Family Computer (registered trademark) or a personal computer. The reason for this is that the main body of the game machine is connected to other devices such as a television receiver or controller via a long cable, and the entire game machine cannot be covered with a shield case. That is, the above-mentioned conventional technology prevents unnecessary radiation by confining electromagnetic wave energy within a shield case, and is not effective against electromagnetic waves radiated through a cable extending from a game machine.

それゆえに、この発明の主たる目的は、新規な構成のE
MI対策用回路基板を提供することである。
Therefore, the main object of this invention is to
An object of the present invention is to provide a circuit board for MI countermeasures.

この発明の他の目的は、回路基板上に構成された電子回
路からの不要な電磁波の輻射を効果的に抑制できる、E
MI対策用回路基板を提供することである。
Another object of the present invention is to effectively suppress unnecessary electromagnetic wave radiation from an electronic circuit configured on a circuit board.
An object of the present invention is to provide a circuit board for MI countermeasures.

(問題点を解決するための手段) この発明は、簡単にいえば、基板、基板の少なくとも一
方主面上に形成され、かつ所望の回路に応じてアースパ
ターンを含む回路パターンが形成された導電層、アース
パターンの部分を除いて基板上に導電層を覆うように形
成される絶縁層、および絶縁層上に形成され、アースパ
ターンに接続されるシールド電極層を備え、そのシール
ド電極層を金属銅粉100重量部に対して、樹脂混和物
(メラミン樹脂20〜60重量%、およびポリオールと
ポリエステル樹脂または/およびアルキッド樹脂80〜
40重量%からなる樹脂混和物)15〜50重量部およ
び飽和脂肪酸または不飽和脂肪酸もしくはそれらの金属
塩1〜8重量部を配合してなる洞性インクによって形成
した、EMI対策用回路基板である。なお、洞性インク
とは、銅ペースト組成物をいう。
(Means for Solving the Problems) Simply put, the present invention provides a conductive conductor which is formed on at least one main surface of a substrate and a circuit pattern including a ground pattern according to a desired circuit. layer, an insulating layer formed on the substrate to cover the conductive layer except for the ground pattern part, and a shield electrode layer formed on the insulating layer and connected to the ground pattern, and the shield electrode layer is made of metal. For 100 parts by weight of copper powder, resin mixture (20 to 60% by weight of melamine resin, and 80 to 60% by weight of polyol and polyester resin or/and alkyd resin)
This is a circuit board for EMI countermeasures formed with a sinus ink containing 15 to 50 parts by weight of a resin mixture (40% by weight) and 1 to 8 parts by weight of saturated fatty acids or unsaturated fatty acids or metal salts thereof. . Note that the sinus ink refers to a copper paste composition.

(作用) 導電層の上のシールド電極層がない従来の回路基板では
、導電層において隣接するパターン間で浮遊容量ないし
分布容量を形成する。この発明では、導電層の上にそれ
に接近してシールド電極層が形成されているので、導電
層の各パターンは隣接するパターンとの間でよりもむし
ろ、その接近したシールド電極層との間で分布容量を形
成する。
(Function) In a conventional circuit board without a shield electrode layer on the conductive layer, stray capacitance or distributed capacitance is formed between adjacent patterns in the conductive layer. In this invention, a shield electrode layer is formed on and in close proximity to the conductive layer, so that each pattern of the conductive layer is connected to its adjacent shield electrode layer rather than to an adjacent pattern. Forming distributed capacitance.

このシールド電極層は、アースパターンに接続されてい
るので、高周波的にアースされることになる。したがっ
て、導電層の各パターンにたとえば誘導などによって生
じた不要な電磁波は、上述の分布容量を通してアースに
流れる。そのため、回路基板それ自体において不要な電
磁波エネルギが除去される。
Since this shield electrode layer is connected to the ground pattern, it is grounded at high frequencies. Therefore, unnecessary electromagnetic waves generated in each pattern of the conductive layer by induction or the like flow to the ground through the above-mentioned distributed capacitance. Therefore, unnecessary electromagnetic energy is removed from the circuit board itself.

(発明の効果) この発明によれば、電子回路を構成する回路基板それ自
体における不要成分のエネルギが低減されるので、たと
えそれにケーブルなどを接続しても、そのケーブルを通
して不要輻射が生じることはない。したがって、この発
明は、あらゆる形式の電子機器のEMI対策として非常
に有効である。
(Effects of the Invention) According to this invention, the energy of unnecessary components in the circuit board itself constituting an electronic circuit is reduced, so even if a cable is connected to it, unnecessary radiation will not occur through the cable. do not have. Therefore, the present invention is very effective as an EMI countermeasure for all types of electronic equipment.

すなわち、従来のもののように、シールドケースを用い
るEMI対策では、電子回路基板それ自体から延長され
たケーブルなどを通して不要な電磁波が輻射されたが、
この発明の回路基板を用いれば、その回路基板そのもの
において既に不要な電磁波が除去されているので、そこ
にケーブルなどを接続してもそれらにかかわらず、安定
的に不要輻射を防止することができる。
In other words, with conventional EMI countermeasures that use a shield case, unnecessary electromagnetic waves are radiated through cables extended from the electronic circuit board itself.
By using the circuit board of this invention, unnecessary electromagnetic waves are already removed from the circuit board itself, so even if cables are connected to it, unnecessary radiation can be stably prevented. .

また、シールド電極層を形成するために、洞性インクを
たとえば塗布だけでよいので、その製造工程が複雑にな
るという問題は生じない。しかも、その洞性インクとし
て、金属銅粉100重量部に対して、樹脂混和物(メラ
ミン樹脂20〜60重量%、およびポリオールとポリエ
ステル樹脂または/およびアルキッド樹脂80〜40重
量%からなる樹脂混和物)15〜50重量部および飽和
脂肪酸または不飽和脂肪酸もしくはそれらの金属塩1〜
8重量部を配合してなる調性インクを用いるので、その
酸化による特性劣化が生じず、経時的に安定な特性が得
られる。
Further, in order to form the shield electrode layer, it is sufficient to simply apply the sinus ink, so that the problem of complicating the manufacturing process does not occur. Moreover, the sinusoidal ink is made of a resin mixture (20 to 60% by weight of melamine resin, and 80 to 40% by weight of polyol and polyester resin or/and alkyd resin) based on 100 parts by weight of metallic copper powder. ) 15 to 50 parts by weight and 1 to 1 of saturated fatty acids or unsaturated fatty acids or metal salts thereof
Since a tonal ink containing 8 parts by weight is used, properties do not deteriorate due to oxidation, and stable properties can be obtained over time.

なお、調性インクの銅粉末の代わりに、金、銀ニッケル
、カーボンなどの粉末を充填した組成物を用いることも
考えられるが、価格の点で調性インクが最も実用的であ
る。
Although it is possible to use a composition filled with powders of gold, silver nickel, carbon, etc. instead of the copper powder in the tonal ink, the tonal ink is the most practical in terms of price.

この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
The above objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.

(実施例) 第1図はこの発明の一実施例を示す断面図である。この
回路基板ないしプリント基板10は、たとえば合成樹脂
やセラミックスのような絶縁材料からなる基板12を含
む。この基板12はいわゆる両面基板として構成されて
いて、基板12の両主面には、たとえば銅箔のような導
電層14が形成されていて、この導電層14にはエツチ
ングによって必要な回路のための回路パターンが形成さ
れる。なお、この回路パターンには、通常アースパター
ンが含まれる。
(Embodiment) FIG. 1 is a sectional view showing an embodiment of the present invention. This circuit board or printed board 10 includes a substrate 12 made of an insulating material such as synthetic resin or ceramics. This board 12 is constructed as a so-called double-sided board, and a conductive layer 14 such as copper foil is formed on both main surfaces of the board 12, and a necessary circuit is formed on this conductive layer 14 by etching. A circuit pattern is formed. Note that this circuit pattern usually includes a ground pattern.

基板12にはスルーホール16があけられていて、この
スルーホール16の内壁にはめっき層18が形成される
。このめっき層18は、基板12の両面の導電層14を
相互に接続する必要のある場合に形成され、その両端が
対応するそれぞれの導電層14に接続される。なお、め
っき層18は、スルーホール16が単に部品(図示せず
)の挿入孔として用いられる場合には不要であるかも知
れない。
A through hole 16 is formed in the substrate 12, and a plating layer 18 is formed on the inner wall of the through hole 16. This plating layer 18 is formed when it is necessary to interconnect the conductive layers 14 on both sides of the substrate 12, and both ends thereof are connected to the corresponding conductive layers 14. Note that the plating layer 18 may be unnecessary if the through hole 16 is simply used as an insertion hole for a component (not shown).

基板12の両主面には、導電層14を覆うように、しか
しアースパターン14aの部分を除いて、半田レジスト
層20が形成される。この半田レジスト層20は、導電
層14のうち、後の工程において半田が付着されるべき
ではない領域に形成されるものであるが、さらに、後述
の洞性インク層22と導電層14との絶縁を確保するた
めにも利用され得る。また、この半田レジスト層20に
よって覆われていないないアースパターン14aには、
後述の洞性インク層22が接続される。
Solder resist layers 20 are formed on both main surfaces of the substrate 12 so as to cover the conductive layer 14, but excluding the ground pattern 14a. This solder resist layer 20 is formed in a region of the conductive layer 14 to which solder is not to be attached in a later process, but it is also formed in a region where solder is not to be attached in a later step. It can also be used to ensure insulation. In addition, the ground pattern 14a that is not covered by the solder resist layer 20 has
A sinus ink layer 22, which will be described later, is connected.

基板12の両生面上には、半田レジスト層20の上に、
基板12のほぼ全面にわたって、導電層14を覆うよう
に、洞性インク層22が形成される。この洞性インク層
22を形成するための調性インクとしては、たとえば、
タック電線株式会社製の調性インク等が利用可能である
。ちなみに、この調性インクは、フィラーとしての銅の
微粒子と、これら微粒子どうしを強固に接着するための
バインダと、導電性を長期安定に維持するための各種添
加剤とを混合してつくられている。銅微粒子の粒径は、
この洞性インク層22を印刷形成する際のシルクスクリ
ーンのメツシュ径よりも小さく選ばれる。また、バイン
ダとしては、たとえばレゾール型フェノール樹脂のよう
な熱硬化性樹脂が用いられ、粘度調整のために適宜の溶
剤が利用される。
On the ambidextrous surface of the substrate 12, on the solder resist layer 20,
A sinusoidal ink layer 22 is formed over substantially the entire surface of the substrate 12 so as to cover the conductive layer 14 . Examples of the tonal ink for forming the sinus ink layer 22 include:
Tonal ink manufactured by Tac Electric Cable Co., Ltd., etc. can be used. By the way, this tonal ink is made by mixing fine copper particles as a filler, a binder to firmly adhere these fine particles to each other, and various additives to maintain stable conductivity over a long period of time. There is. The particle size of copper fine particles is
The mesh diameter is selected to be smaller than the mesh diameter of the silk screen used to form the sinus ink layer 22 by printing. Furthermore, as the binder, a thermosetting resin such as a resol type phenol resin is used, and an appropriate solvent is used to adjust the viscosity.

具体的にいえば、洞性インク層22を形成するために、
金属銅粉100重量部に対して、樹脂混和物(メラミン
樹脂20〜60重量%、およびポリオールとポリエステ
ル樹脂または/およびアルキッド樹脂80〜40重量%
からなる樹脂混和物)15〜50重量部および飽和脂肪
酸または不飽和脂肪酸もしくはそれらの金属塩1〜8重
量部を配合してなる調性インクが用いられる。より好ま
しくは、ポリオールとポリエステル樹脂または/および
アルキッド樹脂との配合は、次の重量%比ポリエステル
樹脂または/およびアルキッド樹脂である。
Specifically, in order to form the sinus ink layer 22,
Resin mixture (20-60% by weight of melamine resin, and 80-40% by weight of polyol and polyester resin or/and alkyd resin) per 100 parts by weight of metallic copper powder.
A tonal ink containing 15 to 50 parts by weight of a resin mixture consisting of 1 to 8 parts by weight of a saturated fatty acid or an unsaturated fatty acid or a metal salt thereof is used. More preferably, the polyol and the polyester resin or/and alkyd resin are blended in the following weight percent ratio of polyester resin or/and alkyd resin.

金属銅粉は、片状、樹枝状9球状、不定形状などのいず
れの形状であってもよく、その粒径は100μm以下が
好ましく、特に1〜30μmが好ましい。粒径が1μm
未満のものは酸化されやすく、得られる塗膜の導電性が
低下するので好ましくない。そして、金属銅粉の配合量
は、常に100重量部として使用する。
The metallic copper powder may have any shape such as a flaky shape, a dendritic nine-spherical shape, or an irregular shape, and its particle size is preferably 100 μm or less, particularly preferably 1 to 30 μm. Particle size is 1μm
If it is less than that, it is not preferable because it is easily oxidized and the conductivity of the resulting coating film decreases. The amount of metallic copper powder used is always 100 parts by weight.

樹脂混和物中のメラミン樹脂は、アルキル化メラミン樹
脂であって、メチル化メラミンまたはブチル化メラミン
樹脂などから選ばれる少なくとも一種を使用する。メラ
ミン樹脂は、金属銅粉や他の成分をよくバインドするも
のである。
The melamine resin in the resin mixture is an alkylated melamine resin, and at least one selected from methylated melamine, butylated melamine resin, etc. is used. Melamine resin binds metal copper powder and other ingredients well.

樹脂混和物中のメラミン樹脂の配合量は、他のバインダ
として使用するポリオールとポリエステル樹脂または/
およびアルキッド樹脂との配合において、20〜60重
量%の範囲で用いられ、好ましくは30〜50重量%で
ある。
The amount of melamine resin in the resin mixture depends on the amount of polyol used as other binder and polyester resin or/and
and alkyd resin, it is used in a range of 20 to 60% by weight, preferably 30 to 50% by weight.

メラミン樹脂の配合量が20重量%未満では、金属銅粉
を十分にバインドすることができず、メラミン樹脂の三
次元綱目構造が不安定となって、塗膜の導電性を著しく
低下させるので好ましくない。逆に、60重量%を超え
るときも、塗膜の導電性を著しく低下させるので好まし
くない。
If the blending amount of the melamine resin is less than 20% by weight, the metallic copper powder cannot be sufficiently bound, and the three-dimensional mesh structure of the melamine resin becomes unstable, which significantly reduces the conductivity of the coating film, so it is preferable. do not have. On the other hand, when it exceeds 60% by weight, it is also not preferable because it significantly reduces the conductivity of the coating film.

樹脂混和物中のポリオールは、次の化学構造式で示され
るポリエステルポリオールであって、メラミン樹脂と架
橋する。
The polyol in the resin mixture is a polyester polyol represented by the following chemical structural formula, and is crosslinked with the melamine resin.

使用するポリオールは、水酸基価と酸価との合計が10
0mg/g以上で、好ましくは130mg/g以上であ
る。水酸基価と酸価との合計が100mg/g未満のも
のを使用すると、導電性を消失するので好ましくない。
The polyol used has a total hydroxyl value and acid value of 10.
It is 0 mg/g or more, preferably 130 mg/g or more. If the total of the hydroxyl value and acid value is less than 100 mg/g, the conductivity will be lost, which is not preferable.

樹脂混和物中のポリオールの配合量は、ポリオールとポ
リエステル樹脂または/およびアルキッド樹脂との配合
において、50〜95重量%の範囲で用いられ、好まし
くは60〜90重四%である。
The blending amount of the polyol in the resin mixture is in the range of 50 to 95% by weight, preferably 60 to 90% by weight in blending the polyol with the polyester resin or/and alkyd resin.

ポリオールの配合量が50重量%未満のときは、塗膜の
導電性が良好とならず、逆に95重量%を超えるときは
良好な塗膜の密着性が得られない。
If the amount of polyol is less than 50% by weight, the conductivity of the coating film will not be good, and if it exceeds 95% by weight, good adhesion of the coating film will not be obtained.

樹脂混和物中のポリエステル樹脂または/およびアルキ
ッド樹脂は、メラミン樹脂とポリオールとの縮合反応に
おいて、緩和または抑制作用をし、かつベヒクルとして
塗膜の性質を良好なものにする。
The polyester resin and/or alkyd resin in the resin mixture has a moderating or suppressing effect on the condensation reaction between the melamine resin and the polyol, and serves as a vehicle to improve the properties of the coating film.

使用するポリエステル樹脂または/およびアルキッド樹
脂の平均分子量は5ooo以上がよく、好ましくは80
00以上のものが使用される。平均分子量が5000未
満のものを使用すると、塗膜の密着性を著しく低下する
ので好ましくない。
The average molecular weight of the polyester resin and/or alkyd resin used is preferably 500 or more, preferably 80
00 or more are used. It is not preferable to use a polymer having an average molecular weight of less than 5,000 because it significantly reduces the adhesion of the coating film.

樹脂混和物中のポリエステル樹脂または/およびアルキ
ッド樹脂の配合量は、ポリオールとポリエステル樹脂ま
たは/およびアルキッド樹脂との配合量において、5〜
50重量%の範囲で用いられ、好ましくは10〜40重
景%である。ポリエステル樹脂または/およびアルキッ
ド樹脂の配合量が5重量%未満であるときは、塗膜の密
着性が好ましくなく、逆に50重量%を超えるときは、
塗膜の導電性が著しく低下し好ましくない。
The blending amount of polyester resin or/and alkyd resin in the resin mixture is 5 to 5 in the blending amount of polyol and polyester resin or/and alkyd resin.
It is used in a range of 50% by weight, preferably 10 to 40% by weight. When the amount of polyester resin and/or alkyd resin is less than 5% by weight, the adhesion of the coating film is unfavorable, while when it exceeds 50% by weight,
This is not preferable because the conductivity of the coating film decreases significantly.

ここに、樹脂混和物中のポリオールとポリエステル樹脂
または/およびアルキッド樹脂の配合量は、メラミン樹
脂との配合において、80〜40重量%の範囲で用いら
れ、好ましくは70〜50重量%である。
Here, the blending amount of the polyol and the polyester resin or/and the alkyd resin in the resin mixture is in the range of 80 to 40% by weight, preferably 70 to 50% by weight in combination with the melamine resin.

樹脂混和物(メラミン樹脂20〜60重量%およびポリ
オールとポリエステル樹脂または/およびアルキッド樹
脂80〜40重量%からなる樹脂混和物)の配合量は、
金属銅粉100重量部に対して、15〜50重量部の範
囲で用いられ、好ましくは20〜40重量部である。
The blending amount of the resin mixture (resin mixture consisting of 20 to 60% by weight of melamine resin and 80 to 40% by weight of polyol and polyester resin or/and alkyd resin) is as follows:
It is used in an amount of 15 to 50 parts by weight, preferably 20 to 40 parts by weight, based on 100 parts by weight of metallic copper powder.

飽和脂肪酸または不飽和脂肪酸もしくはそれらの金属塩
は、樹脂混和物中に金属銅粉を分散させる分°敗剤であ
って、飽和脂肪酸としては炭素数16〜20のパルミチ
ン酸、ステアリン酸、アラキン酸などがまた不飽和脂肪
酸としては炭素数16〜18のシーマリン酸、オレイン
酸、リルン酸などが用いられ、それらの金属塩はナトリ
ウム。
Saturated fatty acids, unsaturated fatty acids, or their metal salts are dispersing agents for dispersing metallic copper powder in a resin mixture, and examples of saturated fatty acids include palmitic acid, stearic acid, and arachidic acid having 16 to 20 carbon atoms. As unsaturated fatty acids, seamarinic acid, oleic acid, lylunic acid, etc. having 16 to 18 carbon atoms are used, and their metal salts are sodium.

カリウム、銅、亜鉛、アルミニウムなどの金属との塩で
ある。
It is a salt with metals such as potassium, copper, zinc, and aluminum.

飽和脂肪酸または不飽和脂肪酸もしくはそれらの金属塩
の配合量は、金属銅粉100重量部に対して、1〜8重
量部の範囲で用いられ、好ましくは2〜6重量部である
The amount of the saturated fatty acid, unsaturated fatty acid, or metal salt thereof is in the range of 1 to 8 parts by weight, preferably 2 to 6 parts by weight, based on 100 parts by weight of the metal copper powder.

分散剤の配合量が1重量部未満では、金属銅粉を樹脂混
和物中に微細分散させるにあたって混練りに時間を要し
、逆に8重量部を超えるときは、塗膜の導電性を低下さ
せるので好ましくない。
If the amount of the dispersant is less than 1 part by weight, it will take time to knead to finely disperse the metallic copper powder into the resin mixture, and if it exceeds 8 parts by weight, the conductivity of the coating will decrease. This is not desirable because it causes

さらに、粘度調整をするために、通常の有機溶剤を適宜
使用することができる。たとえば、セルソルブアセテー
トブチルセルソルブアセテートなどの公知の溶剤である
Furthermore, ordinary organic solvents can be used as appropriate to adjust the viscosity. For example, it is a known solvent such as cellusolve acetate butyl cellosolve acetate.

このような洞性インク層22はそれが硬化した後には、
その比抵抗はたとえば1O−4〜10−5Ω・cmとな
り、その導電性について長期の安定性を有するものとな
る。したがって、この洞性インクJ1g22が電磁波シ
ールドとして十分機能する。
After such an antral ink layer 22 is cured,
Its specific resistance is, for example, 10-4 to 10-5 Ω·cm, and its conductivity is stable over a long period of time. Therefore, this sinus ink J1g22 sufficiently functions as an electromagnetic wave shield.

基板12の上面には、さらに、洞性インク層22を覆っ
て、第2の絶縁層としての半田レジスト層24が形成さ
れる。
A solder resist layer 24 as a second insulating layer is further formed on the upper surface of the substrate 12, covering the sinusoidal ink layer 22.

上述の洞性インク層22がEMI対策として有効なので
ある。すなわち、導電層14の回路パターンが洞性イン
ク層22に近接して配置されるので、導電層の各回路パ
ターンには、隣接のパターンとの間よりむしろ、この洞
性インク層22との間で浮遊容量ないし分布容量が形成
される。したがって、この導電層14の回路パターンに
誘導された不要周波数成分のエネルギは、形成された分
布容量を介して洞性インク層22に流れる。一方、洞性
インク層22は、前述のように導電層14のアースパタ
ーン14aに接続されて高周波的にはアースされている
。したがって、洞性インク層22に流れ込んだ電磁波エ
ネルギは、結局、高周波アースに流れることになる。そ
のため、導電層14の各回路パターンには不要電磁波エ
ネルギが蓄積されることがない。したがって、もし、そ
の回路基板10によって電子回路を構成して、それにケ
ーブルなどを接続しても、このケーブルに輻射エネルギ
が乗ることはない。
The above-described sinus ink layer 22 is effective as a countermeasure against EMI. That is, because the circuit patterns of the conductive layer 14 are placed in close proximity to the antral ink layer 22, each circuit pattern of the conductive layer has an antral ink layer 22, rather than an adjacent pattern. Stray capacitance or distributed capacitance is formed. Therefore, the energy of unnecessary frequency components induced in the circuit pattern of the conductive layer 14 flows to the sinus ink layer 22 via the formed distributed capacitance. On the other hand, the sinus ink layer 22 is connected to the ground pattern 14a of the conductive layer 14 and grounded in terms of high frequencies, as described above. Therefore, the electromagnetic wave energy that has flowed into the sinus ink layer 22 will eventually flow to the high frequency ground. Therefore, unnecessary electromagnetic wave energy is not accumulated in each circuit pattern of the conductive layer 14. Therefore, even if an electronic circuit is configured using the circuit board 10 and a cable or the like is connected to it, radiant energy will not be transferred to the cable.

このことを、第8図および第9図を参照して具体的に説
明する。第8図は従来の一般的な回路基板の等価回路図
であるが、この等価回路において、素子laと1bとを
接続する信号線2および3ならびにアースライン4は、
それぞれ、その長さに応じたインダクタンスを有し、各
信号線2および3の間ならびに各信号線2および3とア
ースライン4との間には、線間距離に応じた分布容量が
生じる。ところが、アースライン4にインダクタンス成
分があると、信号中の高周波成分に対してアースライン
4がグランドとして働かず、インダクタンスによってア
ースライン4の両端に電位差が生じるとともに、これに
よるエネルギがアースライン4上に残留する。このエネ
ルギが大きくなると、ノイズとなって外部に漏れ、周辺
の電子部品機器に対して電磁波障害を及ぼす。
This will be specifically explained with reference to FIGS. 8 and 9. FIG. 8 is an equivalent circuit diagram of a conventional general circuit board. In this equivalent circuit, the signal lines 2 and 3 connecting elements la and 1b and the ground line 4 are
Each has an inductance according to its length, and distributed capacitance is generated between each signal line 2 and 3 and between each signal line 2 and 3 and earth line 4 according to the distance between the lines. However, if there is an inductance component in the ground line 4, the ground line 4 will not function as a ground for high frequency components in the signal, and a potential difference will occur between both ends of the ground line 4 due to the inductance, and the resulting energy will be transferred onto the ground line 4. remain in the When this energy becomes large, it leaks outside as noise and causes electromagnetic interference to surrounding electronic components and equipment.

これに対して、この実施例の回路基板では、第9図に示
すような等価回路となり、アースライン4′が各信号線
2および3のパターンのほぼ全面を覆っているので、イ
ンダクタンス成分は含まれず、高周波の電位差が生じな
いため、アースライン4′にエネルギが滞留することは
殆どない。
On the other hand, in the circuit board of this embodiment, the equivalent circuit is as shown in FIG. 9, and since the ground line 4' covers almost the entire surface of the pattern of each signal line 2 and 3, the inductance component is not included. Since no high-frequency potential difference is generated, almost no energy remains in the ground line 4'.

また、従来の回路基板では、それぞれの分布容量が信号
線2および3間または各信号線2および3とアースライ
ン4との間の距離によって異なり、分布容量が不均一と
なり、信号の流れる経路の途中でインピーダンスが変化
して、高周波の伝送上のミスマツチングが生じる。この
ため、信号中の不要な高周波成分が信号線2および3上
に滞留してしまい、このエネルギがノイズとなって外部
電極に漏れ、または輻射してしまう。
Furthermore, in conventional circuit boards, each distributed capacitance varies depending on the distance between the signal lines 2 and 3 or between each signal line 2 and 3 and the ground line 4, making the distributed capacitance non-uniform and the path of the signal flowing. Impedance changes along the way, causing mismatching in high frequency transmission. Therefore, unnecessary high frequency components in the signal stay on the signal lines 2 and 3, and this energy becomes noise and leaks or radiates to the external electrode.

これに対して、この実施例の回路基板では、各信号線2
および3とアースライン4′との間の距離がほぼ均一で
あり、それに伴って、両者間の分布容量が均一化され、
かつ信号線2および3間の分布容量を無視できる程度の
大きな値となる。したがって、従来なら各信号線2およ
び3上に蓄積された高周波成分のエネルギがその分布容
量を介してアースライン4′に流れてしまうので、不要
輻射が生じることはない。
On the other hand, in the circuit board of this embodiment, each signal line 2
and the distance between 3 and the ground line 4' is almost uniform, and accordingly, the distributed capacitance between the two is uniform,
Moreover, the value is so large that the distributed capacitance between the signal lines 2 and 3 can be ignored. Therefore, since the energy of high frequency components conventionally accumulated on each signal line 2 and 3 flows to the ground line 4' via its distributed capacitance, no unnecessary radiation occurs.

第10図において、線Aが従来の基板を用いた場合の輻
射レベルを示し、線Bがこの発明の実施例の基板を用い
た場合を示す。この第10図から分かるように、従来の
場合にはたとえば67.03MHzにおいて50.60
dBμ■もの大きな不要輻射があった。これに対して、
この実施例の回路基板を用いれば、輻射レベルは殆どノ
イズ成分だけとなり、FCCやその他の規制を全(問題
なく克服できる。
In FIG. 10, line A shows the radiation level when the conventional substrate is used, and line B shows the radiation level when the substrate according to the embodiment of the invention is used. As can be seen from FIG. 10, in the conventional case, for example, at 67.03MHz, the frequency is 50.60MHz.
There was a large amount of unnecessary radiation of dBμ■. On the contrary,
If the circuit board of this embodiment is used, the radiation level will be reduced to almost only noise components, and all FCC and other regulations can be overcome without any problems.

つぎに、第2図〜第7図を参照して、第1図実施例の回
路基板10の製造方法の一例について説明する。
Next, an example of a method for manufacturing the circuit board 10 of the embodiment shown in FIG. 1 will be described with reference to FIGS. 2 to 7.

先ず、第2図に示すように、基板12を準備する。この
基板12は、たとえばエポキシ樹脂や祇フェノールのよ
うな合成樹脂あるいはセラミックス等によって、その厚
みがたとえば1.2−1゜6Imのものとして作られる
。そして、基板12の両主面には、たとえば3O−To
μm程度の厚みの銅箔によって、後の工程で第1の回路
に応じたパターンが形成されるべき導電層14′が形成
される。
First, as shown in FIG. 2, a substrate 12 is prepared. The substrate 12 is made of, for example, a synthetic resin such as epoxy resin or phenol, or ceramics, and has a thickness of, for example, 1.2-1.6 Im. Then, on both main surfaces of the substrate 12, for example, 3O-To
A conductive layer 14' on which a pattern corresponding to the first circuit is to be formed in a later step is formed using a copper foil having a thickness of approximately μm.

続いて、第3図に示すように、基板12に、導電層14
′も貫通するように、たとえば多軸ボール盤を用いて、
スルーホール16を形成する。このスルーホール16は
、両主面の導電層14′を相互接続するために利用され
るとともに、単なる電子部品のリード線挿入孔等として
も利用され得る。そして、穿孔端面の研磨処理をした後
、次工程に移る。
Subsequently, as shown in FIG. 3, a conductive layer 14 is formed on the substrate 12.
For example, using a multi-spindle drilling machine,
A through hole 16 is formed. This through hole 16 is used to interconnect the conductive layers 14' on both main surfaces, and can also be used simply as a lead wire insertion hole for an electronic component. Then, after polishing the end face of the perforation, the process moves to the next step.

つぎに、第4図に示すように、スルーホール16の内壁
にたとえば電解めっきあるいは無電解めっきによって、
めっき層18を形成する。したがって、基板12の両面
の導電層14’どうしが接続される。
Next, as shown in FIG. 4, the inner wall of the through hole 16 is coated with, for example, electrolytic plating or electroless plating.
A plating layer 18 is formed. Therefore, the conductive layers 14' on both sides of the substrate 12 are connected to each other.

続いて、導電層14′をエツチングして、第5図に示す
ように、アースパターン14aを含む必要な回路に応じ
た回路パターンを形成する。すなわち、先ず必要な回路
に応じてエツチングレジストを印刷するとともに、スル
ーホール16の「孔埋め」などを施し、その後、ウェッ
トエツチングあるいはドライエツチングすることによっ
て必要な回路パターンを形成する。
The conductive layer 14' is then etched to form a circuit pattern corresponding to the required circuitry, including a ground pattern 14a, as shown in FIG. That is, first, an etching resist is printed according to the required circuit, and the through holes 16 are filled in. Thereafter, the necessary circuit pattern is formed by wet etching or dry etching.

その後、第6図に示すように、第1の絶縁層として機能
する、半田レジスト層20を印刷する。
Thereafter, as shown in FIG. 6, a solder resist layer 20, which functions as a first insulating layer, is printed.

このとき、導電層14の酸化や劣化を防止するために、
防錆処理が施されてもよい。
At this time, in order to prevent oxidation and deterioration of the conductive layer 14,
Rust prevention treatment may be applied.

ここまでの工程は、従来の多層基板のみならずプリント
基板の一般的な製造工程として、よく知られているとこ
ろである。
The steps up to this point are well known as general manufacturing steps not only for conventional multilayer boards but also for printed circuit boards.

次に、第7図に示すように、第1の絶縁層すなわち半田
レジスト層20上に、導電層14を覆うように、はぼ全
面にわたって洞性インク層22′を形成する。すなわち
、基板12の主面上に、洞性インク層22として必要な
印刷パターンを有するシルクスクリーン(図示せず)を
配置、位置決めし、前述のような所定の洞性インクによ
って、印刷する。なお、洞性インク層22′は、アース
パターン14aを覆ってしまうように形成されてもよい
Next, as shown in FIG. 7, a sinusoidal ink layer 22' is formed over almost the entire surface of the first insulating layer, that is, the solder resist layer 20, so as to cover the conductive layer 14. That is, a silk screen (not shown) having a print pattern required as the sinus ink layer 22 is arranged and positioned on the main surface of the substrate 12, and printed with the predetermined sinus ink as described above. Note that the sinus ink layer 22' may be formed so as to cover the ground pattern 14a.

その後、印刷された洞性インクを加熱して硬化させる。The printed sinus ink is then heated and cured.

フェノール樹脂は、熱硬化性のものであり、たとえば1
45℃30分程度で、縮合反応により硬化する。硬化に
際して、洞性インクは、その面方向のみならず、その厚
み方向にも縮む。なお、発明者の実験によれば、硬化し
た後の洞性インク層22の基板12などとの接着強度は
、たとえば3φのランドで3 kgの引っ張り荷重に耐
えることができ、銅箔のような導電N14とほぼ等しい
Phenol resin is thermosetting, for example 1
It is cured by condensation reaction at 45°C for about 30 minutes. During curing, the sinus ink shrinks not only in its surface direction but also in its thickness direction. According to the inventor's experiments, the adhesion strength between the sinus ink layer 22 and the substrate 12 after curing is such that a land of 3φ can withstand a tensile load of 3 kg, and a land of 3 φ can withstand a tensile load of 3 kg. Almost equal to conductivity N14.

最後に、第1図に示すように、基板12の両面全域にわ
たって、第2の絶縁層としての半田レジスト層24を、
たとえば塗布あるいは印刷によって、形成する。このよ
うにして、多層基板10が製造される。
Finally, as shown in FIG.
For example, it is formed by coating or printing. In this way, the multilayer substrate 10 is manufactured.

なお、上述のいずれの実施例においても、電磁波シール
ドとしての洞性インク層22を基板12の両主面上に形
成した。しかしながら、発明者の実験によれば、これら
は基板12の一方主面上にだけ形成されてもよい。
In any of the above embodiments, the sinus ink layer 22 as an electromagnetic wave shield was formed on both main surfaces of the substrate 12. However, according to the inventor's experiments, these may be formed only on one main surface of the substrate 12.

また、電磁波シールドとしての洞性インク層22を基板
12の両主面上に形成する場合には、アースパターン1
4aは一方主面にのみ形成しておき、数箇所のスルーホ
ールをアースに接続し、他方主面の洞性インク層22は
そのスルーホールに接続するようにしてもよい。
Furthermore, when forming the sinusoidal ink layer 22 as an electromagnetic wave shield on both main surfaces of the substrate 12, the ground pattern 1
4a may be formed only on one main surface, several through holes may be connected to the ground, and the sinus ink layer 22 on the other main surface may be connected to the through holes.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示す断面図である。 第2図〜第7図は、それぞれ、第1図実施例の回路基板
を製造する方法の一例を工程順次に示す断面図である。 第8図および第9図は、それぞれ、この実施例の効果を
説明するための等価回路図であり、第8図が従来の一般
的な回路基板のものを示し、第9図がこの実施例の回路
基板のものを示す。 第10図はこの発明の詳細な説明するためのグラフであ
り、横軸に周波数を、縦軸に輻射電界強度を、それぞれ
示す。 図において、10は回路基板、12は絶縁基板、14は
薄電層、20および24は半田レジスト層、22.22
′は洞性インク層を示す。 特許出願人   任天堂株式会社 代理人 弁理士 山 1)義 人 (ほか1名) 第 11 第2′c′i         づ4゛第5 第8図 第9図
FIG. 1 is a sectional view showing an embodiment of the present invention. FIGS. 2 to 7 are cross-sectional views sequentially showing an example of a method for manufacturing the circuit board of the embodiment shown in FIG. 1. 8 and 9 are equivalent circuit diagrams for explaining the effects of this embodiment, respectively. FIG. 8 shows a conventional general circuit board, and FIG. 9 shows this embodiment. This shows the circuit board. FIG. 10 is a graph for explaining the present invention in detail, with the horizontal axis representing frequency and the vertical axis representing radiated electric field strength. In the figure, 10 is a circuit board, 12 is an insulating substrate, 14 is a thin electrical layer, 20 and 24 are solder resist layers, 22.22
' indicates the sinus ink layer. Patent applicant Nintendo Co., Ltd. agent Patent attorney Yama 1) Yoshito (and 1 other person) No. 11 No. 2'c'i zu4゛ No. 5 Fig. 8 Fig. 9

Claims (1)

【特許請求の範囲】 1 基板、 前記基板の少なくとも一方主面上に形成され、かつ所望
の回路に応じてアースパターンを含む回路パターンが形
成された導電層、 前記アースパターンの部分を除いて前記基板上に前記導
電層を覆うように形成される絶縁層、および 前記絶縁層を被うように、金属銅粉100重量部に対し
て、樹脂混和物(メラミン樹脂20〜60重量%、およ
びポリオールとポリエステル樹脂または/およびアルキ
ッド樹脂80〜40重量%からなる樹脂混和物)15〜
50重量部および飽和脂肪酸または不飽和脂肪酸もしく
はそれらの金属塩1〜8重量部を配合してなり、かつ前
記アースパターンに接続されたシールド電極層を備える
、EMI対策用回路基板。 2 前記シールド電極層を覆うように前記基板上に形成
される第2の絶縁層を含む、特許請求の範囲第1項記載
のEMI対策用回路基板。 3 前記ポリオールとポリエステル樹脂または/および
アルキッド樹脂との配合は、次の重量%比 ポリオール/(ポリエステル樹脂または/およびアルキ
ッド樹脂)=95〜5/5〜50 である、特許請求の範囲第1項または第2項記載のEM
I対策用回路基板。
[Scope of Claims] 1. A substrate, a conductive layer formed on at least one main surface of the substrate, and on which a circuit pattern including a ground pattern is formed according to a desired circuit; An insulating layer is formed on the substrate to cover the conductive layer, and a resin mixture (melamine resin 20 to 60% by weight, and polyol) is added to 100 parts by weight of metallic copper powder to cover the insulating layer. and polyester resin or/and alkyd resin (resin mixture consisting of 80 to 40% by weight) 15 to
50 parts by weight and 1 to 8 parts by weight of a saturated fatty acid or an unsaturated fatty acid or a metal salt thereof, and a shield electrode layer connected to the ground pattern. 2. The EMI countermeasure circuit board according to claim 1, comprising a second insulating layer formed on the substrate so as to cover the shield electrode layer. 3. The blending of the polyol and the polyester resin or/and the alkyd resin is as follows: polyol/(polyester resin or/and alkyd resin)=95 to 5/5 to 50, claim 1 or EM described in Section 2.
I countermeasure circuit board.
JP61160365A 1986-03-13 1986-07-08 EMI countermeasure circuit board Expired - Lifetime JPH06101635B2 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP61160365A JPH06101635B2 (en) 1986-07-08 1986-07-08 EMI countermeasure circuit board
US07/025,106 US4801489A (en) 1986-03-13 1987-03-12 Printed circuit board capable of preventing electromagnetic interference
CA000531921A CA1261481A (en) 1986-03-13 1987-03-12 Printed circuit board capable of preventing electromagnetic interference
EP87302165A EP0238267B1 (en) 1986-03-13 1987-03-13 Printed circuit board capable of preventing electromagnetic interference
KR1019870002269A KR930011606B1 (en) 1986-03-13 1987-03-13 Printed circuit board capable of preventing electromagnetic interference
DE3751323T DE3751323T2 (en) 1986-03-13 1987-03-13 Printed circuit boards set up to prevent electromagnetic interference.
AU70012/87A AU592627B2 (en) 1986-03-13 1987-03-13 Printed circuit board capable of preventing electromagnetic interference
US07/482,936 US5043526A (en) 1986-03-13 1990-02-22 Printed circuit board capable of preventing electromagnetic interference
US07/749,758 US5140110A (en) 1986-03-13 1991-08-26 Printed circuit board capable of preventing electromagnetic interference

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61160365A JPH06101635B2 (en) 1986-07-08 1986-07-08 EMI countermeasure circuit board

Publications (2)

Publication Number Publication Date
JPS6315498A true JPS6315498A (en) 1988-01-22
JPH06101635B2 JPH06101635B2 (en) 1994-12-12

Family

ID=15713398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61160365A Expired - Lifetime JPH06101635B2 (en) 1986-03-13 1986-07-08 EMI countermeasure circuit board

Country Status (1)

Country Link
JP (1) JPH06101635B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103844A (en) * 2005-10-07 2007-04-19 Nec Viewtechnology Ltd Electronic circuit board
JP2011093962A (en) * 2009-10-27 2011-05-12 Ishihara Sangyo Kaisha Ltd Metal ink, metal-containing film using the same, and method for producing the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5529276U (en) * 1978-08-16 1980-02-26
JPS5778674U (en) * 1980-10-31 1982-05-15
JPS5837169U (en) * 1981-09-02 1983-03-10 ソニー株式会社 circuit board
JPS5878499A (en) * 1981-11-05 1983-05-12 アイシン精機株式会社 Resin material for shielding electromagnetic wave
JPS596861U (en) * 1982-07-07 1984-01-17 松下電器産業株式会社 wiring board
JPS59112992U (en) * 1983-01-19 1984-07-30 パイオニア株式会社 Printed board
JPS59176198U (en) * 1983-05-12 1984-11-24 三菱電機株式会社 electrical wiring board
JPS60177080A (en) * 1984-02-23 1985-09-11 Asahi Pen:Kk Electrically conductive paint
JPS60221910A (en) * 1984-04-18 1985-11-06 松下電工株式会社 Method of producing conductive molding material
JPS6127697A (en) * 1984-07-18 1986-02-07 日本シイエムケイ株式会社 One-side printed circuit board and method of producing same
JPS6153348A (en) * 1984-08-21 1986-03-17 Shin Etsu Chem Co Ltd Electrically conductive resin composition

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596861B2 (en) * 1975-05-19 1984-02-15 オオツカセイヤク カブシキガイシヤ Method for producing 5-[(2-halogeno-1-hydroxy)alkyl[carbostyryl derivative]
JPS5837169B2 (en) * 1978-02-01 1983-08-15 大森機械工業株式会社 Contact packaging method

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5529276U (en) * 1978-08-16 1980-02-26
JPS5778674U (en) * 1980-10-31 1982-05-15
JPS5837169U (en) * 1981-09-02 1983-03-10 ソニー株式会社 circuit board
JPS5878499A (en) * 1981-11-05 1983-05-12 アイシン精機株式会社 Resin material for shielding electromagnetic wave
JPS596861U (en) * 1982-07-07 1984-01-17 松下電器産業株式会社 wiring board
JPS59112992U (en) * 1983-01-19 1984-07-30 パイオニア株式会社 Printed board
JPS59176198U (en) * 1983-05-12 1984-11-24 三菱電機株式会社 electrical wiring board
JPS60177080A (en) * 1984-02-23 1985-09-11 Asahi Pen:Kk Electrically conductive paint
JPS60221910A (en) * 1984-04-18 1985-11-06 松下電工株式会社 Method of producing conductive molding material
JPS6127697A (en) * 1984-07-18 1986-02-07 日本シイエムケイ株式会社 One-side printed circuit board and method of producing same
JPS6153348A (en) * 1984-08-21 1986-03-17 Shin Etsu Chem Co Ltd Electrically conductive resin composition

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103844A (en) * 2005-10-07 2007-04-19 Nec Viewtechnology Ltd Electronic circuit board
JP2011093962A (en) * 2009-10-27 2011-05-12 Ishihara Sangyo Kaisha Ltd Metal ink, metal-containing film using the same, and method for producing the same

Also Published As

Publication number Publication date
JPH06101635B2 (en) 1994-12-12

Similar Documents

Publication Publication Date Title
EP0631460B1 (en) Printed circuit board
KR930011606B1 (en) Printed circuit board capable of preventing electromagnetic interference
JP3214472B2 (en) Multilayer printed circuit board
US5466893A (en) Printed circuit board having enhanced EMI suppression
JPS6315497A (en) Circuit board for countermeasure against emi
JPS6315498A (en) Circuit board for countermeasure against emi
JPS62213192A (en) Circuit board for countermeasure against emi
JP2539871B2 (en) Circuit board for EMI measures
JPS62295498A (en) Circuit board for countermeasure against emi
JP2648006B2 (en) Circuit board for EMI measures
JP2795716B2 (en) Printed wiring board
JP2613368B2 (en) Printed circuit board and method of manufacturing the same
JP2795715B2 (en) Printed wiring board
JP2833049B2 (en) Printed wiring board
JP2648005B2 (en) Circuit board for EMI measures
JPH0628929A (en) Insulated wire
JP2963518B2 (en) Conductive paste composition
JP2517757Y2 (en) Printed wiring board
JP2763951B2 (en) Printed wiring board
AU648943B2 (en) Printed circuit board
JPH04241496A (en) Printed board
JPH04302498A (en) Printed wiring board
JPH02103990A (en) Printed wiring board
JPH04302492A (en) Printed wiring board
JP3083146B2 (en) Conductive paste composition

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term