JPS6315497A - Circuit board for countermeasure against emi - Google Patents

Circuit board for countermeasure against emi

Info

Publication number
JPS6315497A
JPS6315497A JP61160364A JP16036486A JPS6315497A JP S6315497 A JPS6315497 A JP S6315497A JP 61160364 A JP61160364 A JP 61160364A JP 16036486 A JP16036486 A JP 16036486A JP S6315497 A JPS6315497 A JP S6315497A
Authority
JP
Japan
Prior art keywords
layer
copper
weight
circuit board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61160364A
Other languages
Japanese (ja)
Other versions
JPH0634472B2 (en
Inventor
江口 一正
仲谷 二三雄
真一 脇田
久敏 村上
恒彦 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nintendo Co Ltd
Tatsuta Electric Wire and Cable Co Ltd
Original Assignee
Nintendo Co Ltd
Tatsuta Electric Wire and Cable Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nintendo Co Ltd, Tatsuta Electric Wire and Cable Co Ltd filed Critical Nintendo Co Ltd
Priority to JP16036486A priority Critical patent/JPH0634472B2/en
Priority to CA000531921A priority patent/CA1261481A/en
Priority to US07/025,106 priority patent/US4801489A/en
Priority to DE3751323T priority patent/DE3751323T2/en
Priority to EP87302165A priority patent/EP0238267B1/en
Priority to KR1019870002269A priority patent/KR930011606B1/en
Priority to AU70012/87A priority patent/AU592627B2/en
Publication of JPS6315497A publication Critical patent/JPS6315497A/en
Priority to US07/482,936 priority patent/US5043526A/en
Priority to US07/749,758 priority patent/US5140110A/en
Publication of JPH0634472B2 publication Critical patent/JPH0634472B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はEMI対策用回路基(反に関し、特にたとえ
ば家庭用テレビゲームなどのようにゲーブルなどによっ
て他の機器に接続される電子回路を構成する、EMI対
策用回路基板に関する。
Detailed Description of the Invention (Industrial Application Field) The present invention relates to EMI countermeasure circuit boards, particularly for configuring electronic circuits that are connected to other equipment via cables, such as home video games. This invention relates to a circuit board for EMI countermeasures.

(従来技術) 最近では、FCC(連邦通信委員会)と同しように、我
が国においても、電磁波妨害(EMI)についての規制
が厳しくなってきた。本件出願人は、先に、たとえば実
開昭58−72895号などによって、そのようなEM
Iを防止することができる装置を提案した。
(Prior Art) Recently, in Japan as well as the FCC (Federal Communications Commission), regulations regarding electromagnetic interference (EMI) have become stricter. The applicant has previously proposed such EM
proposed a device that can prevent I.

(発明が解決しようとする問題点) 上述の従来技術は、シールドケースを用いるため、たと
えばパーソナルコンピュータやその他の独立した機器に
ついては非常に有効である。
(Problems to be Solved by the Invention) The above-mentioned conventional technology uses a shield case and is therefore very effective for, for example, personal computers and other independent devices.

しかしながら、たとえばファミリーコンピュータ(登録
商標)のような家庭用ゲーム機やパーソナルコンピュー
タ等の画像処理機能を有する電子殿器のEMI対策とし
ては十分ではなかった。その理由は、ゲーム機本体が長
いケーブルを介して他の機器たとえばテレビジョン受像
機やコントローラなどに接続され、全体をシールドケー
スで覆うことができないからである。すなわち、上述の
従来技術では、シールドケース内に電磁波エネルギを閉
じ込めて不要輻射を防止するものであり、ゲーム機から
延びるケーブルを通して輻射される電磁波に対しては有
効ではない。
However, it has not been sufficient as an EMI countermeasure for electronic devices having image processing functions, such as home game machines such as Family Computer (registered trademark) and personal computers. The reason for this is that the main body of the game machine is connected to other devices such as a television receiver or controller via a long cable, and the entire game machine cannot be covered with a shield case. That is, the above-mentioned conventional technology prevents unnecessary radiation by confining electromagnetic wave energy within a shield case, and is not effective against electromagnetic waves radiated through a cable extending from a game machine.

それゆえに、この発明の主たる目的は、新規な構成のE
MI対策用回路基板を提供することである。
Therefore, the main object of this invention is to
An object of the present invention is to provide a circuit board for MI countermeasures.

この発明の他の目的は、回路基板上に構成された電子回
路からの不要な電磁波の輻射を効果的に抑制できる、E
MI対策用回路基板を提供することである。
Another object of the present invention is to effectively suppress unnecessary electromagnetic wave radiation from an electronic circuit configured on a circuit board.
An object of the present invention is to provide a circuit board for MI countermeasures.

(問題点を解決するための手段) この発明は、節単にいえば、基板、基板の少なくとも一
方主面上に形成され、かつ所望の回路に応じてアースパ
ターンを含む回路パターンが形成された導電層、アース
パターンの部分を除いて基板上に導電層を覆うように形
成される絶縁層、絶縁層を被うように形成され、金属銅
粉、樹脂混和物(金属表面活性化樹脂と熱硬化性樹脂と
からなる樹脂混和物)、飽和脂肪酸または不飽和脂肪酸
もしくはそれらの金属塩、金属キレート形成剤および半
田付促進剤とからなる半田付可能な銅性インク層、およ
び半田付可能な銅性インク層上に形成される半田層を備
える、E M I対策用回路基板である。なお、銅性イ
ンクとは、銅ペースト組成物をいう。
(Means for Solving the Problems) Briefly speaking, the present invention provides a conductive conductor which is formed on at least one main surface of a substrate and a circuit pattern including a ground pattern according to a desired circuit. layer, an insulating layer formed to cover the conductive layer on the substrate except for the ground pattern part; a solderable copper-based ink layer comprising a saturated fatty acid or an unsaturated fatty acid or a metal salt thereof, a metal chelate forming agent, and a soldering accelerator; This is an EMI countermeasure circuit board including a solder layer formed on an ink layer. Note that the copper-based ink refers to a copper paste composition.

(作用) 導電層の上のシールド電極層がない従来の回路基板では
、導電層において隣接するパターン間で浮遊容量ないし
分布容量を形成する。この発明では、4重層の上にそれ
に接近して半田付可能な銅性インク層および半田層から
なるシールド電極が形成されているので、導電層の各パ
ターンは隣接するパターンとの間でよりもむしろ、その
接近したシールド電極との間で分布容量を形成する。こ
のシールド電極は、アースパターンに接続されているの
で、高周波的にアースされることになる。
(Function) In a conventional circuit board without a shield electrode layer on the conductive layer, stray capacitance or distributed capacitance is formed between adjacent patterns in the conductive layer. In this invention, a shield electrode consisting of a solderable copper ink layer and a solder layer is formed on and close to the quadruple layer, so that each pattern of the conductive layer has a smaller distance between adjacent patterns. Rather, it forms a distributed capacitance with its close shield electrode. Since this shield electrode is connected to the ground pattern, it is grounded at high frequency.

したがって、導電層の各パターンにたとえば誘導などに
よって生じた不要な電磁波は、上述の分布容量を通して
アースに流れる。そのため、回路基板それ自体において
不要な電磁波エネルギが除去される。
Therefore, unnecessary electromagnetic waves generated in each pattern of the conductive layer by induction or the like flow to the ground through the above-mentioned distributed capacitance. Therefore, unnecessary electromagnetic energy is removed from the circuit board itself.

(発明の効果) この発明によれば、電子回路を構成する回路基板それ自
体における不要成分のエネルギが低減されるので、たと
えそれにケーブルなどを接続しても、そのケーブルを通
して不要輻射が生じることはない。したがって、この発
明は、あらゆる形式の電子機器のEMI対策として非常
に有効である。
(Effects of the Invention) According to this invention, the energy of unnecessary components in the circuit board itself constituting an electronic circuit is reduced, so even if a cable is connected to it, unnecessary radiation will not occur through the cable. do not have. Therefore, the present invention is very effective as an EMI countermeasure for all types of electronic equipment.

すなわち、従来のもののように、シールドケースを用い
るEMI対策では、電子回路基板それ自体から延長され
たケーブルなどを通して不要な電磁波が輻射されたが、
この発明の回路基板を用いれば、その回路基板そのもの
において既に不要な電磁波が除去されているので、そこ
にケーブルなどを接続してもそれらにかかわらず、安定
的に不要輻射を防止することができる。
In other words, with conventional EMI countermeasures that use a shield case, unnecessary electromagnetic waves are radiated through cables extended from the electronic circuit board itself.
By using the circuit board of this invention, unnecessary electromagnetic waves are already removed from the circuit board itself, so even if cables are connected to it, unnecessary radiation can be stably prevented. .

また、シールド電極を形成するために、半田付可能な銅
性インクをたとえば塗布し、その上に半田層を形成する
だけでよいので、その製造工程が複雑になるという問題
は生じない。しかも、その銅性インクとして、金属銅粉
85〜95重量%と樹脂混和物15〜5重量%(金属表
面活性化樹脂2〜30重景%、残部を熱硬化性樹脂とか
らなる樹脂混和物)との合計100重量部に対して、飽
和脂肪酸または不飽和脂肪酸もしくはそれらの金属塩1
〜8重量部と金属キレート形成剤1〜50重量部および
半田付促進剤0.1〜2.5重量部を配してなる銅性イ
ンクを用いるので、導電性が向上し、かつその硬化塗膜
上に極めて良好な半田付を全面に施すことができる。
Further, in order to form the shield electrode, it is sufficient to apply, for example, a solderable copper-based ink and form a solder layer thereon, so that the problem of complicating the manufacturing process does not occur. Moreover, the copper-based ink is a resin mixture consisting of 85 to 95% by weight of metallic copper powder and 15 to 5% by weight of a resin mixture (2 to 30% by weight of metal surface activated resin, and the remainder is a thermosetting resin). ) per 100 parts by weight of saturated fatty acids or unsaturated fatty acids or their metal salts.
Since a copper-based ink containing ~8 parts by weight, 1 to 50 parts by weight of a metal chelate forming agent, and 0.1 to 2.5 parts by weight of a soldering accelerator is used, conductivity is improved and the cured coating is Very good soldering can be performed on the entire surface of the film.

なお、銅性インクの銅粉末の代わりに、金、銀ニッケル
、カーボンなどの粉末を充填した組成物を用いることも
考えられるが、価格の点で銅性インクが最も実用的であ
る。
Note that instead of the copper powder in the copper-based ink, it is possible to use a composition filled with powders of gold, silver-nickel, carbon, etc., but the copper-based ink is the most practical in terms of price.

この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
The above objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.

(実施例) 第1図はこの発明の一実施例を示す断面図である。この
回路基板ないしプリント基t7i10は、たとえば合成
樹脂やセラミ・7クスのような絶縁材料からなる基板1
2を含む。この基板12はいわゆる両面基板として構成
されていて、基板12の両主面には、たとえば銅箔のよ
うな導電層14が形成されていて、この導電層14には
エツチングによって必要な回路のための回路パターンが
形成される。なお、この回路パターンには、通常アース
パターンが含まれる。
(Embodiment) FIG. 1 is a sectional view showing an embodiment of the present invention. This circuit board or printed board t7i10 is a board 1 made of an insulating material such as synthetic resin or ceramic 7i.
Contains 2. This board 12 is constructed as a so-called double-sided board, and a conductive layer 14 such as copper foil is formed on both main surfaces of the board 12, and a necessary circuit is formed on this conductive layer 14 by etching. A circuit pattern is formed. Note that this circuit pattern usually includes a ground pattern.

基十反12にはスルーホール て、このスルーホール16の内壁にはめっき層18が形
成される。このめっき層18は、基板12の両面の導電
層14を相互に接続する必要のある場合に形成され、そ
の両端が対応するそれぞれの導電層14に接続される。
The base plate 12 has a through hole, and a plating layer 18 is formed on the inner wall of the through hole 16. This plating layer 18 is formed when it is necessary to interconnect the conductive layers 14 on both sides of the substrate 12, and both ends thereof are connected to the corresponding conductive layers 14.

なお、めっき層18は、スルーホール16が単に部品(
図示せず)の挿入孔として用いられる場合には不要であ
るかも知れない。
Note that in the plating layer 18, the through holes 16 are simply parts (
This may not be necessary if the hole is used as an insertion hole (not shown).

基板12の両主面には、導電層14を覆うように、しか
しアースパターン14aの部分を除いて、半田レジスト
層20が形成される。この半田レジスト層20は、導電
層14のうち、後の工程において半田が付着されるべき
ではない領域に形成されるものであるが、さらに、後述
の銅性インク層22と導電層14との絶縁を確保するた
めにも利用され得る。また、この半田レジスト層20に
よって覆われていないないアースパターン14aには、
後述の銅性インク層22が接続される。
Solder resist layers 20 are formed on both main surfaces of the substrate 12 so as to cover the conductive layer 14, but excluding the ground pattern 14a. This solder resist layer 20 is formed in a region of the conductive layer 14 to which solder is not to be attached in a later process, but it is also formed between a copper ink layer 22 and a conductive layer 14, which will be described later. It can also be used to ensure insulation. In addition, the ground pattern 14a that is not covered by the solder resist layer 20 has
A copper ink layer 22, which will be described later, is connected.

基板12の両生面上には、半田レジスト層20の上に、
基板12のほぼ全面にわたって、導電層14を覆うよう
に、半田付可能な銅性インク層(以下、単に「銅性イン
ク層」)22が形成される。
On the ambidextrous surface of the substrate 12, on the solder resist layer 20,
A solderable copper ink layer (hereinafter simply referred to as "copper ink layer") 22 is formed over almost the entire surface of the substrate 12 so as to cover the conductive layer 14 .

この銅性インク層22を形成するための銅性インクとし
ては、たとえば、タック電線株式会社製の銅性インク等
が利用可能である。ちなみに、この銅性インクは、フィ
ラーとしての銅の微粒子と、これら微粒子どうしを強固
に接着するためのバインダと、導電性を長期安定に維持
するための各種添加剤とを混合してつくられている。銅
微粒子の粒径は、この銅性インク層22を印刷形成する
際のシルクスクリーンのメツシュ径よりも小さく選ばれ
る。また、バインダとしては、たとえばレゾール型フェ
ノール樹脂のような熱硬化性樹脂が用いられ、粘度調整
のために適宜の溶剤が利用される。
As the copper-based ink for forming the copper-based ink layer 22, for example, copper-based ink manufactured by Tac Electric Cable Co., Ltd., etc. can be used. By the way, this copper-based ink is made by mixing fine copper particles as a filler, a binder to firmly adhere these fine particles to each other, and various additives to maintain stable conductivity over a long period of time. There is. The particle size of the copper fine particles is selected to be smaller than the mesh size of the silk screen used to form the copper ink layer 22 by printing. Furthermore, as the binder, a thermosetting resin such as a resol type phenol resin is used, and an appropriate solvent is used to adjust the viscosity.

具体的にいえば、金属銅粉85〜95重量%と樹脂混和
物15〜5重量%(金属表面活性化樹脂2〜30ffi
量%、残部を熱硬化性樹脂とからなる樹脂混和物)との
合計100重量部に対して、飽和脂肪酸または不飽和脂
肪酸もしくはそれらの金属塩1〜8重量部と金属キレー
ト形成剤1〜50重量部および半田付促進剤0.1〜2
.5重量部を配してなる銅性インクが用いられる。
Specifically, 85-95% by weight of metallic copper powder and 15-5% by weight of resin mixture (2-30ffi of metal surface activated resin)
1 to 8 parts by weight of saturated fatty acids or unsaturated fatty acids or their metal salts and 1 to 50 parts by weight of a metal chelate forming agent, based on a total of 100 parts by weight of the resin mixture (resin mixture consisting of thermosetting resin and thermosetting resin) Part by weight and soldering accelerator 0.1-2
.. A copper-based ink containing 5 parts by weight is used.

金属銅粉は、片状.樹枝状,球状または不定形状などの
いずれの形状であってもよく、その粒径は100μm以
下が好ましく、特に、1〜30,umが好ましい。粒径
が1μm未満のものは酸化されやすく、得られる塗膜の
導電性が低下し、半「0付性が悪くなる。
Metallic copper powder is flaky. The particles may have any shape such as dendritic, spherical, or irregular shape, and the particle size is preferably 100 μm or less, particularly preferably 1 to 30 μm. Particles with a particle size of less than 1 μm are easily oxidized, resulting in decreased conductivity of the resulting coating film and poor semi-zero adhesion.

金属銅粉の配合量は、樹脂混和物との配合において85
〜95重量%の範囲で用いられ、好ましくは87〜93
重世%である。
The amount of metallic copper powder mixed with the resin mixture is 85%.
It is used in the range of ~95% by weight, preferably 87~93% by weight.
It is a heavy percentage.

配合量が85重量%未満では、導電性が低下するととも
に半田付性が悪くなり、逆に95重量%を超えるときは
、金属銅粉が十分にバインドされず、得られる塗膜も脆
くなり、導電性が低下するとともにスクリーン印刷性も
悪くなる。
If the amount is less than 85% by weight, the conductivity will decrease and the solderability will deteriorate; if it exceeds 95% by weight, the metallic copper powder will not be sufficiently bound and the resulting coating will become brittle. As the conductivity decreases, screen printability also deteriorates.

樹脂混和物中の金属表面活性化樹脂とは、活性ロジン、
または部分水添ロジン、完全水添ロジン、エステル化ロ
ジン、マレイン化ロジン、不均化ロジン、重合ロジンな
どの変性ロジンから選ばれる少なくとも一種を使用する
。好ましいロジンは活性ロジンまたはマレイン化ロジン
である。
The metal surface activated resin in the resin mixture includes activated rosin,
Alternatively, at least one modified rosin selected from partially hydrogenated rosin, fully hydrogenated rosin, esterified rosin, maleated rosin, disproportionated rosin, polymerized rosin, etc. is used. Preferred rosins are active or maleated rosins.

樹脂混和物中の金属表面活性化樹脂の配合量は、2〜3
0重量%の範囲で用いられ、好ましくは5〜10重量%
である。金属表面活性化樹脂の配合量が2重量%未満で
も、後述する金属キレート形成剤および半田付促進剤が
適当量配されているときは、塗膜上に直接半田付をする
ことができるが、その配合量をこのような好ましい範囲
に添加すると、半田付面がより平滑で金属光沢のあるも
のにすることができる。逆に30重量%を超えるときは
、導電性の低下を招き、かつ半田付性に対する増量効果
も認められないので好ましくない。
The amount of metal surface activating resin in the resin mixture is 2 to 3.
Used in the range of 0% by weight, preferably 5-10% by weight
It is. Even if the amount of the metal surface activating resin is less than 2% by weight, it is possible to solder directly onto the coating film when appropriate amounts of the metal chelate forming agent and soldering accelerator described below are disposed. When the amount is added within such a preferable range, the soldering surface can be made smoother and have a metallic luster. On the other hand, when it exceeds 30% by weight, it is not preferable because it causes a decrease in conductivity and no effect of increasing the amount on solderability is observed.

樹脂混和物中の熱硬化性樹脂は、金属銅粉およびその他
の成分をバインドするものであり、常温で液状を呈する
高分子物質で、加熱硬化によって高分子物質となるもの
であればよく、たとえばフェノール、アクリル、エポキ
シ、ポリエステルまたはキシレン系の樹脂などが用いら
れるがこれらに限定されない。なかでもレゾール型フェ
ノール樹脂は、好ましいものとして用いられる。樹脂混
和物中の熱硬化性樹脂の配合量は、98〜70重量%の
範囲である。
The thermosetting resin in the resin mixture binds the metallic copper powder and other components, and may be any polymeric substance that is liquid at room temperature and becomes a polymeric substance by heating and curing, such as Phenol, acrylic, epoxy, polyester, or xylene-based resins can be used, but are not limited to these. Among them, resol type phenolic resins are preferably used. The blending amount of the thermosetting resin in the resin mixture is in the range of 98 to 70% by weight.

上述の樹脂混和物の配合量は、金属銅粉との配合におい
て、15〜5重量%の範囲で用いられ、金属銅粉と樹脂
混和物との含量を100重量部とする。このような場合
、樹脂混和物の配合量が、5重量%未満では、金属銅粉
が十分バインドされず、得られる塗膜も脆くなり、導電
性が低下するとともにスクリーン印刷性が悪くなり好ま
しくない。逆に15重量%を超えるときは、半田付性が
好ましいものとならない。
The amount of the resin mixture described above is used in the range of 15 to 5% by weight when mixed with the metal copper powder, and the content of the metal copper powder and the resin mixture is 100 parts by weight. In such a case, if the blending amount of the resin mixture is less than 5% by weight, the metallic copper powder will not be sufficiently bound, the resulting coating will become brittle, the conductivity will decrease, and the screen printability will deteriorate, which is undesirable. . On the other hand, if it exceeds 15% by weight, the solderability will not be favorable.

飽和脂肪酸または不飽和脂肪酸もしくはそれらの金属塩
とは、飽和脂肪酸としては、炭素数16へ20のバルミ
チン酸、ステアリン酸、アラキシ酸などであり、また不
飽和脂肪酸としては炭素数16〜18のシーマリン酸、
オレイン酸、リルン酸などであり、それらの金属塩にあ
ってはカリウム、銅、アルミニウムなどの金属との塩で
ある。
Saturated fatty acids, unsaturated fatty acids, or metal salts thereof include valmitic acid, stearic acid, aracic acid, etc. having 16 to 20 carbon atoms, and unsaturated fatty acids such as seamarin having 16 to 18 carbon atoms. acid,
These include oleic acid and linuric acid, and their metal salts include salts with metals such as potassium, copper, and aluminum.

これらの分散剤の使用は、金属銅粉と樹脂混和物との配
合において、金属銅粉の樹脂混和物中への微細分散を促
進し、導電性の良好な塗膜を形成するので好ましい。
The use of these dispersants is preferable in blending the metallic copper powder and the resin mixture because it promotes fine dispersion of the metallic copper powder into the resin mixture and forms a coating film with good conductivity.

飽和脂肪酸または不飽和脂肪酸もしくはそれらの金属塩
の配合量は、金属銅粉と樹脂混和物の合計量100重量
部に対して1〜8重量部の範囲で用いられ、好ましくは
2〜6重量部である。
The amount of the saturated fatty acid or unsaturated fatty acid or the metal salt thereof used is in the range of 1 to 8 parts by weight, preferably 2 to 6 parts by weight, based on 100 parts by weight of the total amount of the metallic copper powder and the resin mixture. It is.

分散剤の配合量が、1重量部未満では、金属銅粉を樹脂
混和物中に微細分散させるにあたって混練りに時間を要
し、逆に8重量部を超えるときは、塗膜の4電性を低下
させ、塗膜と基板との密着性の低下を招くので好ましく
ない。
If the amount of the dispersant is less than 1 part by weight, it will take time to knead to finely disperse the metallic copper powder in the resin mixture, and if it exceeds 8 parts by weight, the tetraelectricity of the coating film will decrease. This is not preferable because it lowers the adhesion between the coating film and the substrate.

金属キレート形成剤とは、モノエタノールアミン、ジェ
タノールアミン、トリエタノールアミン、エチレンジア
ミン、トリエチレンジアミン、トリエチレンテトラミン
などの脂肪族アミンから選ばれる少なくとも一種を使用
する。添加する金属キレート形成剤は、金属銅粉の酸化
を防止し、導電性の維持に寄与するとともに、金属表面
活性化樹脂と相乗作用を示して半田付性をより向上させ
る。たとえば、金属銅粉と熱硬化性樹脂、それに金属表
面活性化樹脂との配合では、塗膜上に良好な半田付をす
ることができないが、金属キレート形成剤を配すること
により良好な半田付をすることができるので、その相乗
作用としての役割は大きい。
As the metal chelate forming agent, at least one selected from aliphatic amines such as monoethanolamine, jetanolamine, triethanolamine, ethylenediamine, triethylenediamine, and triethylenetetramine is used. The metal chelate forming agent added prevents oxidation of the metal copper powder and contributes to maintaining conductivity, and also exhibits a synergistic effect with the metal surface activating resin to further improve solderability. For example, a combination of metallic copper powder, thermosetting resin, and metal surface activation resin does not allow for good soldering on the paint film, but good soldering can be achieved by disposing a metal chelate forming agent. Therefore, their role as a synergistic effect is significant.

金属キレート形成剤の配合量は、金属銅粉と樹脂混和物
の合計量100重量部に対して、1〜50重量部の範囲
で用いられ、好ましくは、5〜30重量部である。金属
キレート形成剤の配合量が、5重量部未満では、導電性
が低下し、かつ半Ui付性も好ましいものとならない。
The metal chelate forming agent is used in an amount of 1 to 50 parts by weight, preferably 5 to 30 parts by weight, based on 100 parts by weight of the total amount of the metal copper powder and the resin mixture. If the amount of the metal chelate forming agent is less than 5 parts by weight, the conductivity will decrease and the semi-Ui adhesion will not be favorable.

逆に50−重量部を超えるときは、塗料自体の粘度が下
がり過ぎて印別姓に支障をきたすので好ましくない。
On the other hand, when it exceeds 50 parts by weight, the viscosity of the paint itself decreases too much, which is undesirable, as it may cause problems in sealing.

半田付促進剤は、オキシシカ・ルボン酸またはアミノジ
カルボン酸もしくはそれらの金属塩で、たとえば酒石酸
、リンゴ酸、グルタミン酸、アスパラギン酸または、そ
れらの金属塩などから選ばれる少なくとも一種を使用す
る。
The soldering accelerator is oxydicarboxylic acid, aminodicarboxylic acid, or a metal salt thereof, such as at least one selected from tartaric acid, malic acid, glutamic acid, aspartic acid, or a metal salt thereof.

添加する半田付促進剤は、金属キレート形成剤と相乗作
用を示して半田付性をさらに向上させる。
The added soldering promoter exhibits a synergistic effect with the metal chelate forming agent to further improve solderability.

すなわち、金属表面活性化樹脂と金属キレート形成剤、
それに半田付促進剤を配することにより、より相乗作用
を示して塗膜の半田付面をより平滑で金属光沢のあるも
のにすることができる。
That is, a metal surface activated resin and a metal chelate forming agent,
By adding a soldering accelerator to the soldering promoter, a synergistic effect can be exhibited, and the soldering surface of the coating film can be made smoother and have a metallic luster.

半田付促進剤の配合量は、金属銅粉と樹脂混和物の合計
量100重量部に対して、0.1〜2゜5重量部の範囲
で用いられ、好ましくは0.5〜2.5重量部である。
The amount of the soldering accelerator used is in the range of 0.1 to 2.5 parts by weight, preferably 0.5 to 2.5 parts by weight, based on 100 parts by weight of the total amount of the metal copper powder and the resin mixture. Parts by weight.

半田付促進剤の配合量が011重量部未満でも、金属表
面活性化樹脂と金属キレート形成剤が適当量配されてい
るときは、塗膜上に直接半田付をすることができるが、
その配合量をこのような好ましい範囲に添加すると、半
田付面がより平滑で金に光沢のあるものにすることがで
きる。逆に2.5重量部を超えるときは、導電性が低下
するとともに半田付性も好ましいものとならない。
Even if the amount of the soldering accelerator is less than 0.11 parts by weight, soldering can be performed directly on the coating when the metal surface activating resin and metal chelate forming agent are disposed in appropriate amounts.
When the amount is added within such a preferable range, the soldering surface can be made smoother and more shiny than gold. On the other hand, when it exceeds 2.5 parts by weight, the conductivity decreases and the solderability becomes unfavorable.

また、粘度調整をするために、通常の有機溶剤を適宜使
用することができる。たとえば、ブチルカルピトール、
ブチルカルピトールアセテート。
Further, in order to adjust the viscosity, ordinary organic solvents can be used as appropriate. For example, butylcarpitol,
Butyl carpitol acetate.

ブチルセロソルブ、メチルイソブチルケトン、トルエン
、キシレンなどの公知の溶剤である。
These are known solvents such as butyl cellosolve, methyl isobutyl ketone, toluene, and xylene.

このような銅性インクを用いて銅性インク層22を形成
するのであるが、この銅性インク層22の表面近傍には
、バインダが硬化すると、半田付着可能層が形成される
。そして、この銅性インク層22.スルーホール16の
内壁のめっき層18および導電層14上に、たとえば半
田ディ、プによって半田層26を形成する。この半田層
26は、その銅性インク層22と同じように基板12の
主面のほぼ全域にわたって形成される。このとき、アー
スパターン14aの部分では半田レジスト層20が除か
れているため、半田層26は、結局、そのアースパター
ン14aに接続されることになる。
The copper ink layer 22 is formed using such a copper ink, and when the binder hardens, a solderable layer is formed near the surface of the copper ink layer 22. Then, this copper ink layer 22. A solder layer 26 is formed on the plating layer 18 and the conductive layer 14 on the inner wall of the through hole 16 by, for example, a solder dip. This solder layer 26, like the copper ink layer 22, is formed over almost the entire main surface of the substrate 12. At this time, since the solder resist layer 20 is removed from the ground pattern 14a, the solder layer 26 will eventually be connected to the ground pattern 14a.

半田の比抵抗は、一般に、1〜4X10−’Ω・ω程度
であるから、半田層26が付着された銅性インク層22
は、半田層26のない状態の銅性インク層22の比抵抗
より小さくなる(導電性が向上する)とともに、その機
械的強度が増加する。
Since the resistivity of solder is generally about 1 to 4×10 −′Ω・ω, the copper ink layer 22 to which the solder layer 26 is attached
is smaller than the resistivity of the copper-based ink layer 22 without the solder layer 26 (the conductivity is improved), and its mechanical strength is increased.

硬化した後の銅性インク層22だけの比抵抗がたとえば
10−4Ω・cmのオーダであるとすると、半田層26
を形成した後の銅性インク層22の等価比抵抗は、たと
えば10−’Ω・0のオーダになる。
If the specific resistance of the copper ink layer 22 alone after hardening is, for example, on the order of 10-4 Ω·cm, then the solder layer 26
The equivalent resistivity of the copper-based ink layer 22 after forming is, for example, on the order of 10-'Ω·0.

したがって、このように半田層26が形成された銅性イ
ンク層22が、電磁波シールド電極としてより優れた機
能を発揮する。
Therefore, the copper-based ink layer 22 on which the solder layer 26 is formed in this manner exhibits a more excellent function as an electromagnetic shielding electrode.

なお、このとき、半田層26は、少なくとも銅性インク
層22上を覆うように形成されればよ(、必ずしも銅箔
による回路パターンすなわち導電層14やめっき層18
上に形成される必要はない。
At this time, the solder layer 26 may be formed to cover at least the copper-based ink layer 22 (but not necessarily the circuit pattern made of copper foil, that is, the conductive layer 14 or the plating layer 18).
It does not need to be formed on top.

基板12の上面には、さらに、半田レジスト層20、半
田層26を覆って、第2の絶縁層とじての半田レジスト
層24が形成される。
A solder resist layer 24 serving as a second insulating layer is further formed on the upper surface of the substrate 12, covering the solder resist layer 20 and the solder layer 26.

上述のように、導電層14の回路パターンが半田層26
の付着された銅性インク層22に近接して配置されるの
で、導電層の各回路パターンには、隣接のパターンとの
間よりむしろ、この半田層26が付着された銅性インク
層22との間で浮遊容量ないし分布容量が形成される。
As mentioned above, the circuit pattern of the conductive layer 14 is connected to the solder layer 26.
The solder layer 26 is placed in close proximity to the deposited copper-based ink layer 22 so that each circuit pattern in the conductive layer has a connection between the deposited copper-based ink layer 22 and the solder layer 26, rather than between adjacent patterns. A stray capacitance or distributed capacitance is formed between the two.

したがって、この導電層14の回路パターンに誘導され
た不要周波数成分のエネルギは、形成された分布容量を
介してその半田層26が付着された銅性インク層22に
流れる。一方、半田層26が付着された銅性インク層2
2は、前述のように導電層14のアースパターン14a
に接続されて高周波的にはアースされている。したがっ
て、半田層26が形成された銅性インク層22に流れ込
んだ電磁波エネルギは、結局、高周波アースに流れるこ
とになる。
Therefore, the energy of unnecessary frequency components induced in the circuit pattern of the conductive layer 14 flows to the copper-based ink layer 22 to which the solder layer 26 is attached via the formed distributed capacitance. On the other hand, the copper ink layer 2 to which the solder layer 26 is attached
2 is the ground pattern 14a of the conductive layer 14 as described above.
and is grounded in terms of high frequencies. Therefore, the electromagnetic wave energy that has flowed into the copper ink layer 22 on which the solder layer 26 is formed will eventually flow to the high frequency ground.

そのため、導電層14の各回路パターンには不要電磁波
エネルギが蓄積されることがない。したがって、もし、
その回路基Fi10によって電子回路を構成して、それ
にケーブルなどを接続しても、このケーブルに輻射エネ
ルギが乗ることはない。
Therefore, unnecessary electromagnetic wave energy is not accumulated in each circuit pattern of the conductive layer 14. Therefore, if
Even if an electronic circuit is configured using the circuit board Fi10 and a cable or the like is connected to it, radiant energy will not be transferred to this cable.

このことを、第9図および第10図を参照して具体的に
説明する。第9図は従来の一般的な回路基板の等価回路
図であるが、この等価回路において、素子1aと1bと
を接続する信号線2および3ならびにアースライン4は
、それぞれ、その長さに応じたインダクタンスを有し、
各信号線2および3の間ならびに各信号線2および3と
アースライン4との間には、線間距離に応じた分布容量
が生しる。ところが、アースライン4にインダクタンス
成分があると、信号中の高周波成分に対してアースライ
ン4がグランドとして働かず、インダクタンスによって
アースライン4の両端に電位差が生じるとともに、これ
によるエネルギがアースライン4上に残留する。このエ
ネルギが太き(なると、ノイズとなって外部に漏れ、周
辺の電子部品機器に対して電磁波障害を及ぼす。
This will be specifically explained with reference to FIGS. 9 and 10. FIG. 9 is an equivalent circuit diagram of a conventional general circuit board. In this equivalent circuit, signal lines 2 and 3 connecting elements 1a and 1b and ground line 4 are arranged according to their lengths. has an inductance of
Distributed capacitance is generated between each signal line 2 and 3 and between each signal line 2 and 3 and earth line 4 depending on the distance between the lines. However, if there is an inductance component in the ground line 4, the ground line 4 will not function as a ground for high frequency components in the signal, and a potential difference will occur between both ends of the ground line 4 due to the inductance, and the resulting energy will be transferred onto the ground line 4. remain in the When this energy becomes large, it leaks outside as noise and causes electromagnetic interference to surrounding electronic components and equipment.

これに対して、この実施例の回路基板では、第1O図に
示すような等価回路となり、アースライン4′が各信号
線2および3のパターンのほぼ全面を覆っているので、
インダクタンス成分は含まれず、高周波の電位差が生じ
ないため、アースライン4′にエネルギが滞留すること
は殆どない。
On the other hand, the circuit board of this embodiment has an equivalent circuit as shown in FIG.
Since no inductance component is included and no high-frequency potential difference occurs, almost no energy remains in the ground line 4'.

また、従来の回路基板では、それぞれの分布容量が信号
線2および3間または各信号線2および3とアースライ
ン4との間の距離によって異なり、分布容量が不均一と
なり、信号の流れる経路の途中でインピーダンスが変化
して、高周波の伝送上のミスマツチングが生じる。この
ため、信号中の不要な高周波成分が信号線2および3上
に滞留してしまい、このエネルギがノイズとなって外部
電極に漏れ、または輻射してしまう。
Furthermore, in conventional circuit boards, each distributed capacitance varies depending on the distance between the signal lines 2 and 3 or between each signal line 2 and 3 and the ground line 4, making the distributed capacitance non-uniform and the path of the signal flowing. Impedance changes along the way, causing mismatching in high frequency transmission. Therefore, unnecessary high frequency components in the signal stay on the signal lines 2 and 3, and this energy becomes noise and leaks or radiates to the external electrode.

これに対して、この実施例の回路基板では、各信号線2
および3とアースライン4′との間の距離がほぼ均一で
あり、それに伴って、両者間の分布容量が均一化され、
かつ信号線2および3間の分布に容量を無視できる程度
の大きな値となる。
On the other hand, in the circuit board of this embodiment, each signal line 2
and the distance between 3 and the ground line 4' is almost uniform, and accordingly, the distributed capacitance between the two is uniform,
Moreover, the distribution between the signal lines 2 and 3 has such a large value that the capacitance can be ignored.

したがって、従来なら各信号線2および3上に蓄積され
た高周波成分のエネルギがその分布容量を介してアース
ライン4′に流れてしまうので、不要輻射が生じること
はない。
Therefore, since the energy of high frequency components conventionally accumulated on each signal line 2 and 3 flows to the ground line 4' via its distributed capacitance, no unnecessary radiation occurs.

第11図において、線Aが従来の基板を用いた場合の輻
射レベルを示し、&iBがこの発明の実施例の基板を用
いた場合を示す。この第11図から分かるように、従来
の場合にはたとえば67.03MHzにおいて50.6
0dB/jVもの大きな不要輻射があった。これに対し
て、この実施例の回路基板を用いれば、輻射レベルは殆
どノイズ成分だけとなり、FCCやその他の規制を全く
問題な(克服できる。
In FIG. 11, line A shows the radiation level when the conventional substrate is used, and &iB shows the radiation level when the substrate according to the embodiment of the present invention is used. As can be seen from FIG. 11, in the conventional case, for example, at 67.03MHz, the frequency is 50.6MHz.
There was a large amount of unnecessary radiation of 0 dB/jV. On the other hand, if the circuit board of this embodiment is used, the radiation level will be almost only noise components, and the FCC and other regulations can be completely overcome.

つぎに、第2図〜第8図を参照して、第1図実施例の回
路基板10の製造方法の一例について説明する。
Next, an example of a method for manufacturing the circuit board 10 of the embodiment shown in FIG. 1 will be described with reference to FIGS. 2 to 8.

先ず、第2図に示すように、基板12を準備する。この
基板12は、たとえばエポキシ樹脂や祇フェノールのよ
うな合成樹脂あるいはセラミックス等によって、その厚
みがたとえば1.2−1゜6amのものとして作られる
。そして、基板12の両主面には、たとえば30−70
μm程度の厚みの銅箔によって、後の工程で第1の回路
に応じたパターンが形成されるべき導電層14′が形成
される。
First, as shown in FIG. 2, a substrate 12 is prepared. The substrate 12 is made of, for example, a synthetic resin such as epoxy resin or phenol, or ceramics, and has a thickness of, for example, 1.2-1.6 am. Then, on both main surfaces of the substrate 12, for example, 30-70
A conductive layer 14' on which a pattern corresponding to the first circuit is to be formed in a later step is formed using a copper foil having a thickness of approximately μm.

続いて、第3図に示すように、基板12に、導電層14
’も貫通するように、たとえば多軸ボール盤を用いて、
スルーホール16を形成する。このスルーホール16は
、両主面の導電層14’を相互接続するために利用され
るとともに、単なる電子部品のリード線挿入孔等として
も利用され得る。そして、穿孔端面の研磨処理をした後
、次工程に移る。
Subsequently, as shown in FIG. 3, a conductive layer 14 is formed on the substrate 12.
For example, using a multi-spindle drilling machine,
A through hole 16 is formed. This through hole 16 is used to interconnect the conductive layers 14' on both main surfaces, and can also be used simply as a lead wire insertion hole for an electronic component. Then, after polishing the end face of the perforation, the process moves to the next step.

つぎに、第4図に示すように、スルーホール16の内壁
にたとえば電解めっきあるいは無電解めっきによって、
めっき層18を形成する。したがって、基板12の両面
の導電層14′どうしが接続される。
Next, as shown in FIG. 4, the inner wall of the through hole 16 is coated with, for example, electrolytic plating or electroless plating.
A plating layer 18 is formed. Therefore, the conductive layers 14' on both sides of the substrate 12 are connected to each other.

続いて、導電層14′をエツチングしで、第5図に示す
ように、アースパターン14aを含む必要な回路に応じ
た回路パターンを形成する。すなわち、先ず必要な回路
に応じてエツチングレジストを印刷するとともに、スル
ーホール16の「孔埋めJなどを施し、その後、ウェッ
トエツチングあるいはドライエツチングすることによっ
て必要な回路パターンを形成する。
Subsequently, the conductive layer 14' is etched to form a circuit pattern corresponding to a necessary circuit, including a ground pattern 14a, as shown in FIG. That is, first, an etching resist is printed according to the required circuit, and the through-holes 16 are filled with holes, followed by wet etching or dry etching to form the necessary circuit pattern.

その後、第6図に示すように、第1の絶縁層として機能
する、半田レジスト層20を印刷する。
Thereafter, as shown in FIG. 6, a solder resist layer 20, which functions as a first insulating layer, is printed.

このとき、導電層14の酸化や劣化を防止するために、
防錆処理が施されてもよい。
At this time, in order to prevent oxidation and deterioration of the conductive layer 14,
Rust prevention treatment may be applied.

ここまでの工程は、従来の多層基板のみならずプリント
基板の一般的な製造工程として、よ(知られているとこ
ろである。
The steps up to this point are well known as general manufacturing steps not only for conventional multilayer boards but also for printed circuit boards.

次に、第7図に示すように、第1の絶縁層すなわち半田
レジスト層20および/または導電層14の上に、はぼ
全面にわたって、銅性インク層22′を形成する。詳し
くいうと、基板12の主面上に、電磁波シールドとして
必要な形状の印刷パターンを有するシルクスクリーン(
図示せず)を配置、位置決めし、前述のような所定の銅
性インクによって、印刷する。。
Next, as shown in FIG. 7, a copper ink layer 22' is formed over almost the entire surface of the first insulating layer, that is, the solder resist layer 20 and/or the conductive layer 14. Specifically, on the main surface of the substrate 12, a silk screen (
(not shown), and printed with a predetermined copper-based ink as described above. .

その後、印刷された銅性インクを加熱して硬化させる。Thereafter, the printed copper-based ink is heated and cured.

フェノール樹脂はたとえば熱硬化性のものであり、たと
えば145°C30分程度で、縮合反応により硬化する
。この硬化に際して、銅インクは、その面方向のみなら
ずその厚み方向にも縮む。なお、発明者の実験によれば
、硬化した後の銅性インク層22′の基板12などとの
接着強度は、たとえば3φのランドで3 k+rの引っ
張り荷重にたえることができ、銅箔のような導電層14
とほぼ等しい。
The phenol resin is, for example, thermosetting, and is cured by a condensation reaction at, for example, 145° C. for about 30 minutes. During this curing, the copper ink shrinks not only in its surface direction but also in its thickness direction. According to the inventor's experiments, the adhesive strength of the copper ink layer 22' with the substrate 12 etc. after curing can withstand a tensile load of 3k+r with a land of 3φ, for example, and that of copper foil. conductive layer 14 such as
almost equal to

また、銅性インクが硬化する際、その表面近傍に半田付
着可能層が形成される。すなわち、銅性インク層22′
の表面が半田付は可能になる。
Further, when the copper-based ink is cured, a solderable layer is formed near the surface thereof. That is, the copper ink layer 22'
The surface can be soldered.

その後、第8図に示すように、少なくとも銅性インク層
22を覆って(実際には半田が付着するすべての部分)
に半田層26を形成する。詳しくいうと、この第14図
の工程では、半田レヘラ。
Thereafter, as shown in FIG.
A solder layer 26 is formed thereon. To be more specific, the process shown in Figure 14 involves soldering.

リフロー半田あるいは半田ディッピングによって、基板
12の主面に半田を付着させる。
Solder is applied to the main surface of the substrate 12 by reflow soldering or solder dipping.

この半田層26は、前述のように、銅性インク層22を
機械的に補強するとともに、電磁波シールドとしての導
電性を向上させる。
As described above, this solder layer 26 mechanically reinforces the copper ink layer 22 and improves its conductivity as an electromagnetic shield.

最後に、第1図に示すように、基板12の両主面全域に
わたって、第2の絶縁層としての半田レジスト層24を
、たとえば塗布あるいは印刷によって、形成する。この
ようにして、回路基板10が製造される。
Finally, as shown in FIG. 1, a solder resist layer 24 as a second insulating layer is formed over the entire area of both main surfaces of the substrate 12 by, for example, coating or printing. In this way, the circuit board 10 is manufactured.

なお、上述のいずれの実施例においても、電磁波シール
ド電極としての銅性インク層22および半田層26を基
板12の両生面上に形成した。しかしながら、発明者の
実験によれば、これらは基板12の一方主面上にだけ形
成されてもよい。
In each of the above embodiments, the copper ink layer 22 and the solder layer 26 as electromagnetic shielding electrodes were formed on both sides of the substrate 12. However, according to the inventor's experiments, these may be formed only on one main surface of the substrate 12.

また、電磁波シールド電極としての銅性インク層22お
よび半田層26を基板12の両生面上に形成する場合に
は、アースパターン14aは一方主面にのみ形成してお
き、数箇所のスルーホールをアースに接続し、他方主面
の銅性インク層22はそのスルーホールに接続するよう
にしてもよい。
Furthermore, when forming the copper ink layer 22 and the solder layer 26 as electromagnetic shielding electrodes on both surfaces of the substrate 12, the ground pattern 14a is formed only on one main surface, and several through holes are formed. It may be connected to ground, and the copper ink layer 22 on the other main surface may be connected to the through hole.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示す断面図である。 第2図〜第8図は、それぞれ、第1図実施例の回路基板
を製造する方法の一例を工程順次に示す断面図である。 第9図および第10図は、それぞれ、この実施例の効果
を説明するための等価回路図であり、第9図が従来の一
般的な回路基板のものを示し、第10図がこの実施例の
回路基板のものを示す。 第11図はこの発明の詳細な説明するためのグラフであ
り、横軸に周波数を、縦軸に輻射電界強度を、それぞれ
示す。 図において、10は回路基板、12は絶縁基板、14は
導電層、20および24は半田レジスト層、22.22
’は銅性インク層、26は半田層を示す。 特許出願人   任天堂株式会社 代理人 弁理士 山 1)義 人 (ほか1名) 第1図 第5C(+ 第8図 第9図 第10図 P−メ ー      #1に¥  ス
FIG. 1 is a sectional view showing an embodiment of the present invention. FIGS. 2 to 8 are cross-sectional views showing one example of a method for manufacturing the circuit board of the embodiment shown in FIG. 1 in the order of steps. 9 and 10 are equivalent circuit diagrams for explaining the effects of this embodiment, respectively. FIG. 9 shows a conventional general circuit board, and FIG. 10 shows this embodiment. This shows the circuit board. FIG. 11 is a graph for explaining the present invention in detail, with the horizontal axis representing frequency and the vertical axis representing radiated electric field strength. In the figure, 10 is a circuit board, 12 is an insulating substrate, 14 is a conductive layer, 20 and 24 are solder resist layers, 22.22
' indicates a copper-based ink layer, and 26 indicates a solder layer. Patent applicant Nintendo Co., Ltd. agent Patent attorney Yama 1) Yoshito (and 1 other person) Figure 1 Figure 5C (+ Figure 8 Figure 9 Figure 10 P-Mae #1)

Claims (1)

【特許請求の範囲】 1 基板、 前記基板の少なくとも一方主面上に形成され、かつ所望
の回路に応じてアースパターンを含む回路パターンが形
成された導電層、 前記アースパターンの部分を除いて前記基板上に前記導
電層を覆うように形成される絶縁層、 前記絶縁層を被うように形成され、金属銅粉、樹脂混和
物(金属表面活性化樹脂と熱硬化性樹脂とからなる樹脂
混和物)、飽和脂肪酸または不飽和脂肪酸もしくはそれ
らの金属塩、金属キレート形成剤および半田付促進剤と
からなる半田付可能な銅性インク層、および 前記半田付可能な銅性インク層上に形成される半田層を
備える、EMI対策用回路基板。 2 前記半田層を覆うように前記基板上に形成される第
2の絶縁層を含む、特許請求の範囲第1項記載のEMI
対策用回路基板。 3 前記半田付可能な銅性インク層は、金属銅粉85〜
95重量%と樹脂混和物15〜5重量%(金属表面活性
化樹脂2〜30重量%と、残部が熱硬化性樹脂とからな
る樹脂混和物)との合計100重量部に対して、飽和脂
肪酸または不飽和脂肪酸もしくはそれらの金属塩1〜8
重量部と金属キレート形成剤1〜50重量部および半田
付促進剤0.1〜2.5重量部からなる、特許請求の範
囲第1項または第2項記載のEMI対策用回路基板。
[Scope of Claims] 1. A substrate, a conductive layer formed on at least one main surface of the substrate, and on which a circuit pattern including a ground pattern is formed according to a desired circuit; an insulating layer formed on the substrate to cover the conductive layer; a solderable copper ink layer comprising a saturated fatty acid or an unsaturated fatty acid or a metal salt thereof, a metal chelate forming agent and a soldering accelerator; and a solderable copper ink layer formed on the solderable copper ink layer. EMI countermeasure circuit board equipped with a solder layer. 2. The EMI according to claim 1, including a second insulating layer formed on the substrate so as to cover the solder layer.
Countermeasure circuit board. 3. The solderable copper ink layer is made of metallic copper powder 85~
Saturated fatty acid or unsaturated fatty acids or their metal salts 1-8
The EMI countermeasure circuit board according to claim 1 or 2, comprising 1 to 50 parts by weight of a metal chelate forming agent and 0.1 to 2.5 parts by weight of a soldering accelerator.
JP16036486A 1986-03-13 1986-07-08 EMI countermeasure circuit board Expired - Fee Related JPH0634472B2 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP16036486A JPH0634472B2 (en) 1986-07-08 1986-07-08 EMI countermeasure circuit board
CA000531921A CA1261481A (en) 1986-03-13 1987-03-12 Printed circuit board capable of preventing electromagnetic interference
US07/025,106 US4801489A (en) 1986-03-13 1987-03-12 Printed circuit board capable of preventing electromagnetic interference
KR1019870002269A KR930011606B1 (en) 1986-03-13 1987-03-13 Printed circuit board capable of preventing electromagnetic interference
EP87302165A EP0238267B1 (en) 1986-03-13 1987-03-13 Printed circuit board capable of preventing electromagnetic interference
DE3751323T DE3751323T2 (en) 1986-03-13 1987-03-13 Printed circuit boards set up to prevent electromagnetic interference.
AU70012/87A AU592627B2 (en) 1986-03-13 1987-03-13 Printed circuit board capable of preventing electromagnetic interference
US07/482,936 US5043526A (en) 1986-03-13 1990-02-22 Printed circuit board capable of preventing electromagnetic interference
US07/749,758 US5140110A (en) 1986-03-13 1991-08-26 Printed circuit board capable of preventing electromagnetic interference

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16036486A JPH0634472B2 (en) 1986-07-08 1986-07-08 EMI countermeasure circuit board

Publications (2)

Publication Number Publication Date
JPS6315497A true JPS6315497A (en) 1988-01-22
JPH0634472B2 JPH0634472B2 (en) 1994-05-02

Family

ID=15713374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16036486A Expired - Fee Related JPH0634472B2 (en) 1986-03-13 1986-07-08 EMI countermeasure circuit board

Country Status (1)

Country Link
JP (1) JPH0634472B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02103990A (en) * 1988-10-13 1990-04-17 Matsushita Electric Ind Co Ltd Printed wiring board
US5156771A (en) * 1989-05-31 1992-10-20 Kao Corporation Electrically conductive paste composition
US5158708A (en) * 1989-12-01 1992-10-27 Kao Corporation Conductive paste and conductive coating film
US5209873A (en) * 1990-07-06 1993-05-11 Kao Corporation Electrically conductive paste and coating
JPH05152781A (en) * 1991-06-24 1993-06-18 Cmk Corp Manufacture of printed wiring board
US7173827B2 (en) 2002-11-29 2007-02-06 Nippon Soken, Inc. Printed board and meter unit provided therewith
US11771486B2 (en) 2017-01-17 2023-10-03 Corfigo, Inc. Device for ablation of tissue surfaces and related systems and methods

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02103990A (en) * 1988-10-13 1990-04-17 Matsushita Electric Ind Co Ltd Printed wiring board
US5156771A (en) * 1989-05-31 1992-10-20 Kao Corporation Electrically conductive paste composition
US5158708A (en) * 1989-12-01 1992-10-27 Kao Corporation Conductive paste and conductive coating film
US5209873A (en) * 1990-07-06 1993-05-11 Kao Corporation Electrically conductive paste and coating
JPH05152781A (en) * 1991-06-24 1993-06-18 Cmk Corp Manufacture of printed wiring board
US7173827B2 (en) 2002-11-29 2007-02-06 Nippon Soken, Inc. Printed board and meter unit provided therewith
US11771486B2 (en) 2017-01-17 2023-10-03 Corfigo, Inc. Device for ablation of tissue surfaces and related systems and methods

Also Published As

Publication number Publication date
JPH0634472B2 (en) 1994-05-02

Similar Documents

Publication Publication Date Title
KR930011606B1 (en) Printed circuit board capable of preventing electromagnetic interference
CA2010128C (en) Printed circuit board with electromagnetic interference prevention
TW201438560A (en) Shielding film for printed wiring board and printed wiring board
JPS6315497A (en) Circuit board for countermeasure against emi
US5466893A (en) Printed circuit board having enhanced EMI suppression
JPH05275819A (en) Printed wiring board
JPH0682890B2 (en) EMI countermeasure circuit board and method of manufacturing the same
JPH11251142A (en) Chip type impedance element
JPS6315498A (en) Circuit board for countermeasure against emi
JP2795715B2 (en) Printed wiring board
JP2539871B2 (en) Circuit board for EMI measures
JP2795716B2 (en) Printed wiring board
JP3083146B2 (en) Conductive paste composition
JP2963518B2 (en) Conductive paste composition
JPH0491489A (en) Printed wiring board
JPS62295498A (en) Circuit board for countermeasure against emi
JP2648006B2 (en) Circuit board for EMI measures
JP2613368B2 (en) Printed circuit board and method of manufacturing the same
JP2763951B2 (en) Printed wiring board
JPH04302492A (en) Printed wiring board
JP2963517B2 (en) Conductive paste composition
JP2517757Y2 (en) Printed wiring board
JP3261546B2 (en) Electromagnetic wave shielding film for electronic component and method of manufacturing the same
JPH0749820Y2 (en) Printed wiring board
JPH04302498A (en) Printed wiring board

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees