JPS63151209A - Ｆ／ｖ変換器により制御されるｍ分周回路を含むｎ逓倍回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＣＴ（コンピュータ　トモグラフィ）、ＵＳ（
ウルトラ　ソノグラフィ）等の複数の診断装置から導入
される映像信号をデジタル画像収録装置に記録する際の
サンプリングパルスの発生回路に関し、一層詳細には、
各種診断装置等を構成する異種の撮像デバイス（例えば
、テレビジョンカメラ）から出力される走査線数の異な
る複数の映像信号を１台のデジタル画像収録装置内の画
像メモリにＡ／Ｄ変換処理を施して収録する際、周波数
−電圧変換器（以下、Ｆ／■変換器という）により制御
される等化パルス除去回路と分周比がＭであるＭ分周回
路を含むＮ逓倍回路を用いて前記走査線数の異なる映像
信号の水平同期信号に同期したサンプリングパルスを生
成し、当該サンプリングパルスを利用することにより前
記走査線数の異なる複数の映像信号を前記デジタル画像
収録装置内の画像メモリにリアルタイムに記録すること
を可能とする画像収録装置に組み込まれるＦ／Ｖ変換器
により制御されるＭ分周回路を含むＮ逓倍回路に関する
。本発明によって収録された画像は各種主画像記録装置
（マルチフォーマットカメラ、レーザプリンタ、サーマ
ルプリンタ、インクジェット等）の信号源、アナログ源
とした簡易な総合画像診断システムＰ　Ａ　ＣＳ　（Ｐ
ｉｃｔｕｒｅ八ｒｃｈｉｖへｎｇ　ａｎｄ　Ｃｏｍｍｕ
ｎｉｃａｔｉｏｎ　Ｓｙｓｔｅｍ）　　ファイルの入力
源、Ｘ線ＴＶまたはシネシステムのための一次画像蓄積
システム、画像メモリを応用した画像バッファまたはス
キャンコンバータ等に好適に用いられる。

ところで、ＣＴ、ＵＳ等によって、例えば、人体の患部
を中心にその周辺を連続的に画像情報として得れば当該
患部自体およびその周囲の状況が把握出来、医師等にと
っては頗る好都合である。この場合、複数の画像情報を
、特に、写真フィルム等にリアルタイムに露光記録しノ
＼−ドコピーとして得ておけば、時間並びに場所に制約
されることなく医療診断等に供することが出来る。

然しなから、これらの医療用画像診断装置から出力され
る映像信号の仕様は必ずしも同一であるとは限らず、例
えば、その走査線数やフィールド周波数等が夫々の診断
装置により異なっていることが多い。

従来、このように異なる走査線に係る映像信号をデジタ
ル画像収録装置の画像メモリに記４、ａするためには、
夫々の走査線に適合した、つまり、同期したサンプリン
グパルスを生成するＡ／Ｄ変換器を含む複数の画像収録
装置を使用して記録させる必要があ−る。

ところが、最近の医療用画像診断装置の技術的発達に伴
い、当該医療診断装置の種類は前記したＣＴ、ＵＳの他
にＤＦ（デジタル　フロログラフィ）、ＭＲＩ（マグネ
チック　レゾナンス　イメージング）、Ｒ■　（ラジオ
アイソトープ）装置等多岐に亘り、そのため、夫々の診
断装置に対応したデジタル画像収録装置を採用して導入
することは、経済的な負担を著しく増大させ、さらに、
収容スペースも大きく確保しなければならない等種々の
不都合を露呈する。

本発明は前記の不都合を克服するためになされたもので
あって、各種診断装置等を構成する異種のテレビジョン
カメラから出力される走査線数の異なる複数の映像信号
を１台のデジタル画像収録装置内の画像メモリにＡ／Ｄ
変換処理を施して収録する際、Ｆ／Ｖ変換器により制御
される等化パルス除去回路とＭ分周回路を含むＮ逓倍回
路を用いて前記走査線数の異なる映像信号の水平同期信
号に同期したＡ／Ｄ変換器のサンプリングパルスを生成
し、当該サンプリングパルスを利用することにより前記
走査線数の異なる複数の映像信号を前記画像収録装置内
の画像メモリにリアルタイムに記憶することの可能な画
像収録装置に組み込まれるＦ／Ｖ変換器により制御され
るＮ逓倍回路を提供することを目的とする。

前記の目的を達成するために、本発明は少なくともプリ
スケーラを含む周波数シンセサイザの基準入力端子に映
像同期信号を入力信号とする等化パルス除去手段を接続
し、前記プリスケーラおよび／または当該等化パルス除
去手段の制御信号として前記映像同期信号を入力信号と
するＦ／Ｖ変換器の出力信号を導入するよう構成するこ
とを特徴とする。

第１図は本発明に係るＦ／Ｖ変換器により制御されるＭ
分周回路を含むＮ逓倍回路が組み込まれるビデオ画像収
録装置の概略プロ・ツク図である。第１図に示すように
、当該ビデオ画像収録装置は各種異なる走査線の入力ビ
デオ信号をＡ／Ｄ変換する入力部１０と、Ａ／Ｄ変換さ
れた映像信号を記憶するフレームメモ１月２と、前記フ
レームメモリ１２に記憶された映像信号を必要に応じて
Ｄ／Ａ変換して出力する出力部１４と、前記入力ビデオ
信号の水平同期パルスに同期したサンプリングパルスを
生成するＦ／Ｖ変換器により制御されるＭ分周回路を含
むＮ逓倍回路１６と、前記出力部１４へ信号を供給して
フレームメモリに記憶された映像信号を出力させる出力
タイミング信号発生手段１８と、前記Ｎ逓倍回路１６お
よび出力タイミング信号発生手段１８からの信号に応じ
て入力部１０からフレームメモリ１２への映像信号の記
憶動作およびフレームメモリ弗から出力部１４への出力
動作を制御するフレームメモリ制御部２０とから基本的
に構成されている。

そこで、第１図において、ビデオ信号が入力部１０へ入
力されると、Ａ／Ｄ変換された映像信号がフレームメモ
リ１２へと供給される。また、ビデオ信号はＮ逓倍回路
１６へと供給され、サンプリングパルスと同期がとられ
る。このサンプリングパルスは入力部１０とフレームメ
モリ制御部２０と出力タイミング信号発生手段１８へ供
給され、入力部１０内のＡ／Ｄ変換器のサンプリングパ
ルスとして利用されると共に、フレームメモリ制御部２
０への映像信号の１ライン毎の記憶動作を制御したり、
出力タイミング信号を生成する等全体のクロックパルス
として利用される。

ここで、前記Ｆ／Ｖ変換器により制御されるＮ逓倍回路
として、例えば、Ｐ　Ｌ　Ｌ　（フェーズ・ロックド・
ループ）を採用することが出来る。

ＰＬＬは位相比較器とその出力がローパスフィルタを介
して供給される電圧制御発振回路（ＶＣＯ）とを備えて
おり、ＶＣＯは電圧に応じて前記サンプリングパルスを
発生させるよう機能する。このサンプリングパルスは分
周回路によりＮ分周され、位相比較器へフィードバンク
され、これと前記水平同期パルス周期との位相が比較さ
れて正確に同期がとられ、フレームメモリ制御部２０へ
と供給される。これによりフレームメモリ１２へ順次映
像−信号が記憶される。

フレームメモリ１２に記憶された映像信号はフレームメ
モリ制御部２０へ供給される出力タイミング信号発生手
段１８によってその出力を制御される。出力タイミング
信号発生手段１８からの信号は出力部１４へも供給され
、出力部１４が、例えば、外部記憶装置等の場合はこれ
に記憶されたデータを一旦画像収録装置本体内へ取り込
んだ後、Ｄ／Ａ変換して映像信号として出力する。

前記したように、Ｆ／Ｖ変換器により制御されるＭ分周
回路を含むＮ逓倍回路１６では、ＶＣＯによって生成さ
れたサンプリングパルスをプログラマブルなＮ分周器に
よってＮ分周して、水平同期信号を位相比較器により同
期させている。すなわち、ＶＣＯからの出力であるサン
プリングパルスの周期を分周比Ｎの設定で自由に変更出
来、このサンプリングパルスを使用して映像信号をサン
プリングすることにより、１ライン毎に画像期間をフレ
ームメモリに記憶させることが出来ると共に、出力側の
走査線数に適合した形で記憶出来る。

サンプリングパルスの周期の設定は、マイクロコンピュ
ータ等を使用して出力側の表示装置との対応を図りなが
ら自動的に設定制御してもよく、あるいは、表示される
映像を確認しなから手動で周期を変更するようにしても
よい。

ここで、サンプリングした映像信号の１ラインのサンプ
リングパルス周期を所望の周期に決める場合、サンプリ
ングパルスの１ライン分のパルス数をＮ１所望の画像内
におけるパルス数をＡ、非画像部のパルス数をＢとする
と前記１ライン分のパルス数Ｎは次のように表すことが
出来る。

Ｎ＝Ａ＋Ｂ　　　　　　　　　・・・（１）この設定手
順により、様々な走査線数のビデオ入力信号に同期させ
且つフレームメモリへ記憶することが出来、記憶された
画像を所望の走査線数のビデオ信号で出力することが出
来る効果が達成される。

また、周期決定の別の方法として１ライン分のパルス数
Ｎは、水平同期パルス発振周期をＴ１．１ラインに表示
する所望の画像内のサンプリングパルスの発振周期をＴ
ｓとすれば、次式により求めることも出来る。

Ｎ　＝　［Ｔｈ　／　Ｔｓ］　　　　　−４２）ここで
、記号（［］）はＮを整数とするためのガウス記号であ
る。

この設定方式に係るサンプリング処理を遂行することに
より、デジタル画像による出力サンプリング周期とＡ／
Ｄ変換器のサンプリング周期との間の周波数差で生じる
サンプリング後の画像のエイリアシング（ビート）およ
び微細文字のエツジの崩れ等を解消し、且つ画像の解像
力を落とすことなく良好な画像を再現することが可能に
なる。

次に、本発明に係るＦ／Ｖ変換器により制御されるＭ分
周回路を含むＮ逓倍回路１６が組み込まれるビデオ画像
収録装置２２の詳細回路プロ・ツク図を第２図に示し、
その作用について以下に説明する。

第２図において、入力ビデオ信号軸は水平垂直同期パル
ス除去回路２４とシンクセパレーク２６とに供給されて
おり、水平垂直同期パルス除去回路２４の出力信号ＶＩ
ＤＥＯ（■ｓ）は水平垂直同期パルスが除去された後、
Ａ／Ｄ変換器２７へ供給されている。Ａ／Ｄ変換器２７
の出力信号（ＡＤＤＯ−ＡＤＤ７）はシリアル・パラレ
ル変換器２８へ供給され、その出力信号（Ｆ３７４−０
−Ｏｎ−Ｆ３７４−Ｆ−Ｏｎ）はレジスタ３０へと供給
され、レジスタ３０でフレームメモリ１２のサイクルタ
イムに間に合うように当該フレームメモリ１２に記憶さ
せる。図中、この出力信号をＬＳ３７４−Ｏｎで表す。

本実施態様で適用されるフレームメモリ１２の仕様は１
０２４　Ｘ　１０２４　Ｘ　８ビツトであり、入力する
ビデオ信号Ｓ１の走査線数としては１０２４本まで取り
込むことが可能である。走査線の数が１０２４木より多
い場合も画像取り込みは可能であるが一部画像が欠ける
場合′が出てくる。

一方、前記シンクセパレータ２６において入力するビデ
オ信号Ｓ、は水平同期信号ＨＤと垂直同期信号ＶＤとに
分離され、夫々セレクタ３２へ供給される。前記セレク
タ３２へはスイッチ３４Ａ１３４Ｂにより信号Ｓ□に含
まれているＨ　Ｄ信号またはＶＤ信号以外の外部同期信
号源からのＨＤ信号またはＶＤ信号も供給することが出
来るように構成されている。なお、この場合、セレクタ
３２へは図示しないビデオジェネレータからのＨＤ信号
およびＶＤ信号も入力されるように構成されている。こ
のビデオジェネレータは、特に、再生時に利用されるも
のであり、任意の走査線のビデオ信号を出力することが
可能である。

さらに、セレクタ３２には書込タイミング回路３６の出
力も供給され、書込スイッチ３８の導通でＶＤ信号に同
期して書込タイミング信号が前記セレクタ３２に出力さ
れる。

次に、セレクタ３２からのＨＤ信号はＦ／Ｖ変換器によ
り制御されるＭ分周回路を含むＮ逓倍回路１６内の等化
パルス除去回路４０およびＦ／Ｖ変換器４２へ供給され
、次いで、位相比較器４４、ｏ−ｒ：スフィ）Ｌ）；’
　（ＬＰＦ）　４６、ＶＣ○４８を介して分周比がＭで
あるプリスケーラ４９へと出力される。なお、前記等化
パルス除去回路４０の制御端子Ｔには前記Ｆ／Ｖ変換器
４２の出力信号が導入されている。

次いで、プリスケーラ４９の出力信号、すなわち、サン
プリングパルスＳＰはアドレスカウンタ５０、前記Ａ／
Ｄ変換器２７およびＤ／Ａ変換器５２へと供給される。

アドレスカウンタ５０の出力信号はデコーダ５４へ供給
され４ビツトの信号から１６ビツトの信号（ＳＲ３ＥＬ
Ｏ〜Ｓ　ＲＳ　Ｅ　ＬＦ）へ変更された後、シリアル−
パラレル変換器２８へ供給される。また、このデコーダ
５４からは前記出力信号Ｓ　ＲＳ　Ｅ　Ｔ、、　Ｆが出
力された後、若干の時間経過後に信号ＤＢＣＰがレジス
タ３０へ供給される。このレジスタ３０ではフレームメ
モリ１２へ記憶するタイミングを図ると共に、１２８ビ
ツトのデータＬＳ３７４０ｎが１ライン毎に８回記憶さ
れるように構成される。

一方、前記プリスケーラ４９からの出力信号はフレーム
メモリタイミング回路５６へも供給され、このフレーム
メモリタイミング回路５６からはフレームメモリ１２へ
信号ＲＡＳ、、ＣＡＳが、また、セレタク５８ヘセレク
ト信号ＳＥＬが出力される。

また、前記プリスケーラ４９の出力パルスはＮ分周器６
０を介して位相比較器４４ヘフイードバソクされる。す
なわち、この位相比較器４４、Ｌ　ＰＦ４６、ＶＣ０４
Ｂ、プリスケーラ４９、Ｎ分周器６０で、所謂、Ｐ　Ｌ
　Ｌ周波数シンセサイザを構成している。

前記Ｎ分周器６０はＶＣＯ４８で発振されるパルスをＭ
分周するプリスケーラ４９の出力信号をＮ分周してＨＤ
信号と同一周期にする機能を有しており、この分周比Ｎ
の設定はマイクロコンピュータ６２により遂行される。

従って、例えば、サンプリングパルス数を１０２４とし
たい場合は、この１０２４にビデオ信号の不要なエリア
のパルス数Ｂを加えた数をＮ値（Ｎ　＝　１０２４−１
−　Ｂ　’）とするように設定すればよい。なお、分周
比Ｍの設定方法については後述する。

一方、前記セレクタ３２から出力されるＶＤ信号は図示
しないバックポーチおよびフロントポーチ設定回路を介
して前記アドレスカウンタ５０およびアドレスカウンタ
６４へ供給されて１画像毎の境目を判別する。アドレス
カウンタ５０の出力信号Ｄ、アドレスカウンタ６４の出
力信号Ｅは夫々セレクタ５８へ供給され、フレームメモ
１月２へと選択的に出力される。

次に、ビデオ出力アナログ信号５ＩＩＯはフレームメモ
リ１２からシフトレジスタ６５、Ｄ／Ａ変換器５２を介
して出力される。なお、ビデオ出力デジタル信号ＳＤＯ
はフレームメモリ悸からデータレシスクロロ、デジタル
インタフェース６８を介して出力される。

これらＳ　Ａｏ、　Ｓ　ｎｏの出力信号が供給される出
力装置としては医療用レーザプリンタ（ＬＰ）、簡易Ｐ
ＡＣ３，マルチフォーマツ１−カメラ、Ｘ線ＴＶシステ
ム、病院内伝送等のディスプレイ等を例示することが出
来る。

次に、第３図および第４図のタイムチャート図に従い、
このビデオ画像収録装置の全体動作を説明する。

ビデオ画像収録装置２２にビデオ信号Ｓ８が入力される
と、水平垂直同期パルス除去回路２４により画像信号の
みがＶＩＤＥＯ（ＶＳ）としてＡ／Ｄ変換器２７へと供
給される。当該画像信号ＶＩＤＥＯ（ｖｓ）はＡ／Ｄ変
換器ではサンブリジグパルスＳＰ毎にリアルタイムにＡ
／Ｄ変換され、ＡＤＤＯ−ＡＤＤ７のデジタル信号をシ
リアル・パラレル変換器２８へ出力する。ここで、サン
プリングパルスＳＰの出力タイミングは前記Ｆ／Ｖ変換
器により制御されるＭ分周回路を含むＮ逓倍回路１６で
制御されている。一方、ビデオ信号Ｓ、はシンクセパレ
ータ２６でＨＤ信号とＶＤ信号に分離され、セレクタ３
２へと入力される。ここで、書込タイミング回路３６に
より書込スイッチ３８の導通状態を条件にセレクタ３２
からのＶＤ信号の出力タイミングを図ることが出来る。

セレクタ３２から出力されるＨ　Ｄ信号はＦ／Ｖ変換器
４２により制御される等化パルス除去回路４０で等化パ
ルスが除去された後、位相比較器４４へ供給される。位
相比較器４４の出力はＶＣＯ４８へと供給され、Ｎ逓倍
されてサンプリングパルスＳＰが作られる。このサンプ
リングパルスＳＰはＮ分周器６０においてマイクロコン
ピュータ６２により画像内の必要なサンプリングパルス
数が所望の数（例えば、１．０２４）となるように設定
され、位相比較器４４ヘフイードバソクされる。

このフィードバンクされたサンブリジグパルスＳＰの周
期とＨＤ信号周期との同期がとられる。

ここで、実際のビデオ信号で１ライン分のパルス数の計
算例に係るビデオ信号を第５図に示す。

これによれば、映像信号部分（ｔｌｏｒｉｚｏｎｔａｌ
Ｄｉｓｐｌａｙ　Ｔｉｍｅ）は４９．６　ｐ　ｓであり
、この部分をパルス数を１０２４でＡ／Ｄ変換する。従
って、パルス間隔は４８．４ｎｓ　（４９，６μｓ　／
１０２４）　　となり、このことから１ライン分のサン
プリングクロックパルス数は次の計算式により求められ
る。すなわち、 ６３．５μｓ　／４８．４ｎｓ　−１３１２これを前記
第１式に代入すると次式に示すよ】　８ うに表現出来る。

１３１２　（Ｎ）　　−１０２４（Ａ）　　＋２８８（
Ｂ）一方、前記Ａ／Ｄ変換器２７がらのデータＡＤＤＯ
〜ＡＤＤ７はシリアル・パラレル変換器２８に導入され
、次いで、レジスタ３０を経てデコーダ５４からの５Ｒ
３ＥＬＯ〜５Ｒ３ＥＬＦの各信号に基づき、１フレーム
毎に順番にフレームメモリ１２に記憶される。なお、こ
の場合、５Ｒ３Ｅ　Ｌ　Ｆから若干遅れた信号ＤＦＣＰ
のタイミングでフレームメモ１月２へ画像信号が記憶さ
れる。

フレームメモリ１２のアドレス指定はアドレスカウンタ
５０．６４の出力信号り、Ｅの中、いずれかをフレーム
メモリタイミング回路５６からの信号ＳＥＬで選択して
セレクタ５８で水平および垂直のアドレスの切り換えを
図ることによって行われる。以上のような手順によりビ
デオ信号の取り込みがリアルタイムで可能となる。

次に、フレームメモリ１２に記憶された映像をＣＲＴ等
に表示する場合について説明する。先ず、マイクロコン
ピュータ６２からの指令で前記フレームメモリ１２に格
納されている画像信号がシフトレジスタ６５へ供給され
、次いで、Ｄ／Ａ変換器５２によりＤ／Ａ変換された後
、ビデオ出力アナログ信号ＳａＯが生成される。当該ビ
デオ出力アナログ信号５ｆｌＯの走査線はビデオ信号に
対応したビデオジェネレータのＨＤ、ＶＤの入力信号に
対応して用意されたＣＲＴ等の表示装置で決定されてい
る走査線に対応する。このことにより、入力ビデオ信ぢ
Ｓ、の走査線数等に支配されず別の走査線数の映像であ
っても鮮明に写し出すことが出来る。また、フレームメ
モリ１２に記１．ａされた信号をデジタル値のまま出力
する場合はデータレジスタ６６、デジタルインクフェー
ス６８を介してビデオ出力デジタル信号ｓＤａを出力さ
せればよい。

なお、本実施態様ではＮ分周器でのＮ値はＮ＝Ａ＋Ｂの
式で求めたが、サンプリングした映像信号の１ライン毎
のサンプリングパルス周期を所望の周期に決める場合、
前記第２式で求めたように決定してもよいことは勿論で
ある。

この第２式を用いて第５図のビデオ信号のクロック数を
計算する例を以下に示す。

［６３，５μｓ　／４８．４ｎｓ　］　−１３１２この
値は前記第１式によって求めた値と実質的に同一となる
。この設定により信号画像の出力周期とＡ／Ｄ変換器２
７のサンプリング周期とのエリアシング（ビート）の発
生が防止出来る。

例えば、周期性パターンのビットや文字’ＡＪが歪んで
表示されるような不都合が生じることはない。

第６図に本発明に係る画像収録装置の第２の実施態様を
示す。なお、この第２の実施態様に適用される画像収録
装置の全体的なシステムは前記第１の実施態様で示した
ものと同一であるので、同一の構成要素には同一の参照
符号を付しその詳細な説明を省略する。

そこで、第６図に示すように、当該第２のシステムでは
レジスタ３０からの信号線が３個のフレームメモリ７０
．７２．７４の夫々に供給されるように構成されている
。一方、フレームメモリ７０．７２．７４ニ対してマイ
クロコンピュータ６２からの制御信号が供給されるよう
になっており、この制御信号により映像信号の格納場所
を３個のフレームメモリ７０．７２．７４から自由に選
択出来る。

各フレームメモリ７０．７２．７４の出力信号はシフト
レジスタ６５へと供給されている。この場合、シフトレ
ジスタ６５からの信号はＤ／Ａ変換器５２を介してアナ
ログ信号ＳＡＩ＋として出力され、あるいはデータレジ
スタ６６およびデジタルインクフェース６８を介し、デ
ジタル信号Ｓゎ。とじて出力される。

このような構成とした場合、入力される映像信号Ｓ　ｉ
　はマイクロコンピュータ６２の制御信号によりフレー
ムメモリ７０．７２．７４の中のいずれかへ記憶される
。

一方、マイクロコンピュータ６２は前記フレームメモリ
７０．７２．７４の映像信号の格納状態を判断して映像
信号の入力および出力を同時に実行することを可能とす
る。

従って、この場合、入力する信号が走査線の異なる信号
であっても、これを同一の画像収録装置に別個に記憶さ
せることが出来、その上、夫々の走査線を所望の走査線
に変更したり、前述の種々の出力装置（例えば、レーザ
プリンタ等）に適応した出力信号を出力することを可能
にする等、所謂、画像バッファとして本装置を応用する
ことが可能である。

以上がビデオ画像収録装置全体の動作説明図であり、次
に、本発明に係るＦ／Ｖ変換器により制御されるＭ分周
回路を含むＮ逓倍回路１６について添付の図面を参照し
ながら一層詳細に説明する。

第７図において、参照符号１６は本発明に係るＡ／Ｄ変
換器２７のサンプリングパルスを発生するためのＦ／Ｖ
変換器により制御されるＭ分周回路を含むＮ逓倍回路を
示ず。当該Ｆ／Ｖ変換器により制御されるＭ分周回路を
含むＮ逓倍回路１６は、基本的には、Ｆ／Ｖ変換器４２
と、等化パルス除去回路４０および周波数の分周比がプ
ログラマブルに設定可能な周波数シンセサイザ１００と
からなる。なお、ここで、前記等化パルス除去回路４０
は時定数が３／４Ｈ（Ｈは水平同期信号の周期）に設定
される単安定マルチパイプレークから構成されている。

時定数を３／４　Ｈに設定した理由は等化パルスの挿入
位置がずれてもＩ　Ｈ乃至１／２Ｈの中間値を超えるこ
とがないものと想定したためである。

当該Ｆ／Ｖ変換器により制御されるＭ分周回路を含むＮ
逓倍回路１６に入力する等化パルスを含むＨＤ信号は前
記等化パルス除去回路４０に導入されると共に、前記Ｆ
／Ｖ変換器４２のパルス整形回路１０２および第１のロ
ーパスフィルタ（ＬＰＦ）１０４を介して前記等化パル
ス除去回路４０の時定数制御端子Ｔに導入される。等化
パルス除去回路４０の出力信号は前記周波数シンセサイ
ザ１００を構成する位相比較器４４の基準入力端子φ、
に導入される。当該位相比較器４４の出力信号はローパ
スフィルタ（ＬＰＦ）４６を介して電圧制御発振器（Ｖ
ＣＯ）４８に導入される。前記電圧制御発振器４８の出
力信号は分周比が前記Ｆ／Ｖ変換器４２により制御され
るプリスケーラ４９に導入される。このプリスケーラ４
９の分周比はＭである。次いで、当該プリスケーラ４９
の出力信号はその分周比がマイクロコンピュータ６２に
よって制御されるＮ分周器６０に至り、このＮ分周器６
０の出力は前記位相比較器４４の信号入力端子φ２に導
入される。

一方、前記プリスケーラ４９の出力端子、すなわち、Ｎ
分周器６０との結節点にはサンプリングパルスＳＰが発
生する。このサンプリングパルスＳＰはＡ／Ｄ変換器の
それとして用いられる。

本実施態様に係るＦ／Ｖ変換器により制御されるＭ分周
回路を含むＮ逓倍回路は基本的には以上のように構成さ
れるものであり、次にその作用並びに効果について説明
する。

そこで、入力される同期信号ＨＤは第８ＡＩＪａに示す
波形状を呈している。すなわち、当該波形には水平同期
信号、垂直同期信号、等化パルスが含まれる。

等化パルス除去回路４０を構成する単安定マルチバイブ
レークは第８Ａ図ａに示した複合同期信号Ｃ８の立ち下
がりエツジによりｌ−リガされ、１／２Ｈの位置に挿入
されている等化パルスおよび切込パルスは除去されるの
で、等化パルス除去回路４０の出力波形は、第８Ａ図す
に示すように、間隔がＩＨになる。これは前記のように
等化パルス除去回路４０を構成する単安定マルチハイブ
レークの時定数を３／４Ｈに設定しであるためである。

一方、前記等化パルス除去回路４０の時定数制御端子に
は、パルス整形回路１．０２　、Ｌ　Ｐ　Ｆ　１０４か
らなるＦ／Ｖ変換器４２の出力信号が導入されている。

このため、入力される複合同期信号Ｃ８に含まれる水平
同期周波数（ｆｈ）の周期が異なっても、すなわち、異
種の走査線を有する診断装置からの出力信号に対しても
前記等化バルスを除去するように動作する。なお、この
場合において、パルス整形回路１０２の出力信号を第８
Ａ図Ｃに示し、Ｌ　Ｐ　Ｆ　１０４の出力信号を第８Ａ
図ｄに示す。

ところで、第８Ａ図ｄに示す時定数制御信号の出力波形
は複合同期信号ＣＳに等化パルスが存在する近傍で電圧
が増加しているが、この等化パルスの存在による電圧の
増加分は本発明に係る等化パルス除去作用には殆ど影響
を及ぼすことはない。

その理由は、例えば、１フイ一ルド期間中の走査線を５
００本、すなわち、時間５００Ｈに対し、等化パルス数
を１８木、すなわち、時間９Ｈを考えると、９　Ｈ／　
５００Ｈｘ　１００＝　１．８％であり、等化パルス除
去回路４０の時定数が３７４Ｈ±１７４Ｈ以内にあれば
よいことを考慮すれば殆ど問題とならないレヘルである
からである。

また、前記等化パルス除去回路４０の時定数の制御はＦ
／Ｖ変換器４２によりフィードフォワード制御されてい
るので、高速にしかも安定した動作が期待出来る。

次に、等化パルス除去回路４０の水平同期信号出力は周
波数シンセサイザ１００内の位相比較器４４の基準入力
端子φ、に導入され、ＬＰＦ４６、ＶＣＯ４８、プリス
ケーラ４９および予めマイクロコンピュータ６２により
使用される診断装置に対応した分周比Ｎが設定されてい
るＮ分周器６０を介して入力された水平同期信号の周波
数のＮ倍の信号が導出される。当該Ｎ逓倍信号は周波数
シンセサイザ１００により入力信号に正確に同期させる
ことが可能であり、しかも水平同期信号毎に同期した信
号を発生ずるのでトリガジッタの発生を著しく抑制する
ことが可能である。そして、当該Ｎ逓倍信号ＳＰは図示
しない画像収録装置を構成するＡ／Ｄ変換器のサンプリ
ングパルスＳＰとして利用される。

以上が本発明に係るＦ／Ｖ変換器により制御されるＭ分
周回路を含むＮ逓倍回路の詳細な説明である。

ところで、第７図等に示すＮ逓倍回路としてのサンプリ
ングパルスの生成回路は、前記したように、各種の診断
装置、すなわち異なる走査線数を持った診断装置からの
複合同期信号を導入して当該複合同期信号に対応したサ
ンプリングパルスを生成する回路であるが、前記走査線
数の実際の数は５００乃至１０００本程度であることが
多い。そこで、プリスケーラ４９の分周比を１乃至２程
度にＦ／Ｖ変換器４２の出力信号によって自動的に制御
出来れば次の２つの理由により頗る好適である。すなわ
ち、 ■　周波数シンセサイザにおいて最も高速・高周波化の
困難なプログラマブル分周器の性能を緩和することが出
来るので、装置全体のクリチカルボイントを高めること
を可能とし、その結果、装置全体としての処理能力の高
速化を達成することが出来る。

■　ＶＣＯの発振周波数を略−走化して系の安定性を高
めると共に発振帯域の狭帯域化によりＶＣＯの外付部品
の交換を不要とする。

以」二の考察に基づき、本発明の一実施態様における波
形例を第８Ｂ図に示す。

第８Ｂ図は同期信号ＨＤに含まれる水平同期信号が約２
倍に変化した時の各部の波形を示したものであり、第８
Ｂ図において、上の波形図はその変化前の波形であり、
下の波形図は変化後の波形を示す。また、第８Ｂ図ａは
水平同期信号、第８Ｂ図すばＦ／Ｖ変換器４２の出力信
号、第８Ｂ図ＣはＶＣ０４８の出力波形および第８Ｂ図
ｄはプリスケーラ４９の出力波形、すなわち、Ａ／Ｄ変
換器（図示せず）のサンプリングパルスとして導入され
る波形である。

第８Ｂ図から容易に諒解されるように、本発明に係るサ
ンプリングパルス発生回路を形成するＮ逓倍回路１６の
中、プリスケーラ４９の分周比は第８Ｂ図すに示ずＦ／
Ｖ変換器４２の出力信号によって自動的に可変されるた
め、第８Ｂ図Ｃに示すようにＶＣ０４８の出力周波数を
略一定とすることが可能である。

次に、第９Ａ図に前記第１の実施態様に係る装置の第１
応用例として、入力ビデオ信号Ｓ。

を走査線が異なる複数の信号Ｆ、Ｇ、Ｈとして本装置へ
入力される場合について説明する。

この例では、走査線数の異なる信号はセレクタ１１０を
介してＦ／Ｖ変換器により制御されるＭ分周回路を含む
Ｎ逓倍回路Ｉ６で生成されるタイミング信号により入力
部１０でＡ／Ｄ変換され、フレームメモリ１２へ記憶さ
れる。また、同様に出力部１４は出力信号タイミング信
号発生手段１８によって制御される。この出力部１４を
Ｄ／Ａ変換器によって構成すれば、前記の手順によりリ
アルタイムにＣＲＴモニタ（図示せず）上に静止面を再
現することが可能である。なお、図のように、パソコン
１１２を介してフロッピィディスク等の外部記憶装置１
１４に映像情報を一時記憶させておき、ビデオジェネレ
ータ（図示せず）の出力信号を入力ビデオ信号として使
用して出力タイミングを作り出し、フロッピィディスク
の内容をフレームメモリ１２に移して出力すれば、診断
装置がない場所においても診断画像を視認することが出
来、種々の画像評価のために用いＩ ることも可能である。なお、ビデオジェネレータの出力
信号は入力信号と同じ信号を出力することが可能である
。

次に、第１の実施態様に係る第２の応用例として走査線
を変換するシステムを第９Ｂ図に示す。

この実施態様ではフレームメモリ勘と出力部１４との間
に画像処理部１．１６を介装し、フレームメモリ制御部
２０からの信号が供給される。画像処理部１１６は公知
の方法として補間若しくは間引きすることにより得られ
た画像情報を画像の垂直方向に出力タイミング信号発生
手段１８からの出力タイミングで出力することにより単
一フォーマットでの出力が可能となる。このため、医療
用レーザプリンタの出力において、画面の垂直方向に対
し同一フォーマントに正規化することにより、スキャナ
の副走査の速度制御が不要となり、この時、画像のアス
ペクト比を設定することも容易に出来る。

また、簡易ＰＡＣ３においてディスプレイ用ＣＲＴ等を
用いる場合、単一な走査線のＣＲＴのモニタを使用する
ことが出来る。

さらに、ＣＲＴマルチフォーマントカメラに出力する場
合も単一の走査線のＣＲＴモニタに表示出来、各種診断
モダリティの写真が同一のフィルム上にレイアウト出来
る。

第１０図に第１の実施態様に係る装置を画像収集システ
ムとして使用する場合のブロック図を示す。

すなわち、フレームメモリ１２に記憶された画像は出力
部１４を介して外部記憶装置１１４へと取り込みを行う
ように構成されている。また、外部記憶装置１１４とし
てはマイクロコンピュータ内の磁気ディスクやフロンビ
イディスク等が適用出来る。外部記憶装置１１４に記憶
された信号は以下に示すようなシステムに必要に応じて
出力することが出来る。

従来の医療用レーザプリンタとしては画像メモリ、画像
処理、レーザ光源、光変調、光走査、記１．ａ媒体搬送
機能を有しており、各診断モダリティの信号入力手段は
デジタル信号インタフェースが適用されている。この場
合、夫々の目的に適合した画像処理を施して最終出力を
レーザプリンタへ出力しているので、各診断モダリティ
装置およびレーザプリンタサイドのハードウェア、ソフ
トウェア共にコスト高となる。このような場合に、本出
願の画像収録装置を用いれば、従来のシステムに何ら変
更を加えることなく、全ての診断モダリティに対し適用
出来且つ安価なシステムを組み込むことが可能となる。

次イで、簡易ＰＡＣ３について述べる。新しいデジタル
画像診断装置の急速な導入並びにその多様化と、他方に
あって画像処理システムの高性能化、低価格化、高速の
画像読取装置の開発等の進歩も目覚ましい。このような
事情によって画像情報の総合化を図るためのＰＡＣ３が
ある。本発明の画像収録装置を用いれば、現在機器メー
カにより画像フォーマットが異なる医療用画像に互換性
が得られ、既存の装置でＰＡＣ８を構成することが出来
る。すなわち、このような医療システム画像収集シス手
ムとして本装置を適用すれば、必要な時に画像を出力さ
せることが出来る効果が得られる。

次に、第２の実施態様で示したフレームメモリを複数備
えた画像収録装置の応用例を示す。

第１１図に示すように、入力端子および出力端子が夫々
３個設けられたセレクタ１２０へは走査線の異なった入
力信号Ｆ、Ｇ、Ｈが供給され、入力部１０を介して３個
のフレームメモリのいずれかへその画像信号を記憶させ
ることが出来る。

また、これと同時に出力部１４からはセレクタ１２２に
より記憶動作を遂行中のフレームメモリ以外のフレーム
メモリから記憶された画像信号を出力させることが出来
る。

このようなシステムに構成することにより、所謂、画像
バッファとして適用出来る。以下に、この画像バッファ
の適用例について述べる。

診断装置（ＣＴ、ＵＳ、ＤＦ等）が複数有り、これを、
例えば、１台のマルチフォーマットカメラで撮影しよう
とする場合、複数の診断装置から同時に診断データを出
力させると、撮影不可能となる。そこで、本システムを
適用すれば、−次的にデータを蓄積することが可能であ
り複数の信号を処理出来るようになる。また、１枚のフ
ィルム上にバッファしたデータを編集することも可能と
なる。具体的には、循環器用に診断画像をバッファさせ
て、手術のために必要な画像だけをハードコピーしたり
、ＣＲＴ上にマルチフレーム表示したりすることが出来
る。また、マーゲン用として食道の透視時等、リアルタ
イムで画像を入力して蓄積させておき、必要な部分（患
部）だけのハードコピーを得るシステムにも適用出来る
。さらに、病院内外の伝送ターミナルとして通信の入力
部に本システムを配設し画像データをバッファするシス
テムにも適用出来る。

以上のように、本発明によれば、各種診断装置等を構成
する異種の撮像デバイスから出力される走査線数の異な
る複数の映像信号を１台のデジタル画像収録装置内の画
像メモリにＡ／Ｄ変換処理する際のサンプリングパルス
を発生する装置において、Ｆ／Ｖ変換器により制御され
る等化パルス除去回路とプリスケーラを含む周波数シン
セサイザ構成としたため、入力する映像同期信号から等
化パルスを除去した水平同期信号が正確にＮ逓倍された
信号をサンプリングパルスとして得られる。しかも、等
化パルス除去回路の時定数制御とプリスケーラの分周比
制御をフィードフォワード制御で行っているため、相当
に高速動作が可能であり、画像のリアルタイム処理を可
能とする。その結果、医療診断の迅速な対応が期待出来
る。

以上、本発明について好適な実施態様を挙げて説明した
が、本発明はこの実施態様に限定されるものではなく、
本発明の要旨を逸脱しない範囲において種々の改良並び
に設計の変更が可能なことは勿論である。

【図面の簡単な説明】

第１図は本発明に係るＦ／Ｖ変換器により制御されるＭ
分周回路を含むＮ逓倍回路が組み込まれる画像数ｔ３：
装置の全体ブロック図、第２図は本発明に係るＦ／Ｖ変
換器により制御されるＭ分周回路を含むＮ逓倍回路が組
み込まれる画像収録装置全体の第１の実施態様に係る詳
細ブロック図、 第３図はディスプレイタイムチャート図、第４図は画像
入力部のタイムチャー１・図、第５図は映像信号の一例
を示す図、 第６図は本発明に係るＦ／Ｖ変換器により制御されるＭ
分周回路を含むＮ逓倍回路が組み込まれる画像収録装置
全体の第２の実施態様に係る詳細ブロック図、 第７図は本発明に係るＦ／Ｖ変換器により制御されるＭ
分周回路を含むＮ逓倍回路の詳細ブロック図、 第８図は本発明に係るＦ／Ｖ変換器により制御されるＭ
分周回路を含むＮ逓倍回路の詳細ブロック図の波形説明
図、 第９図および第１０図は本発明に係るＦ／Ｖ変換器によ
り制御されるＭ分周回路を含むＮ逓倍回路が組み込まれ
る画像収録装置の第１の実施態様の応用例図、 第１１図は本発明に係るＦ／Ｖ変換変換上り制御される
Ｍ分周回路を含むＮ逓倍回路が組み込まれる画像収録装
置の第２の実施態様の応用例図である。 ４０・・・等化パルス除去回路 ４２・・・Ｆ／Ｖ変換器　　　　　４４・・・位相比較
器４６・・・ローパスフィルタ　（Ｌ　Ｐ　Ｆ）４８・
・・電圧制御発振器（ＶＣＯ） ４９・・・プリスケーラ　　　　　６０・・・Ｎ分周器
６２・・・マイクロコンピュータ １００・・・周波数シンセサイザ 】０４・・・ローパスフィルタ　（Ｌ　Ｐ　Ｆ）特開１
１Ｒ６３−１５１２１Ｊ９（１３）手続補正書（自発） 昭和６２年　１月３０日 １、事件の表示　　昭和６１年特許願第２９９１４４号
３、補正をする者 事件との関係　　特許出願人 ４、代理人 ５、補正命令の日付　　自発 補　　　　正　　　　　書 １、　明細書中、第１４頁第１４行目の「に８回記憶さ
れるように・・・」を 「に６４回記憶されるように・・・」と補正しまず。

Claims (2)

【特許請求の範囲】
1. （１）少なくともプリスケーラを含む周波数シンセサイ
   ザの基準入力端子に映像同期信号を入力信号とする等化
   パルス除去手段を接続し、前記プリスケーラおよび／ま
   たは当該等化パルス除去手段の制御信号として前記映像
   同期信号を入力信号とするＦ／Ｖ変換器の出力信号を導
   入するよう構成することを特徴とするＦ／Ｖ変換器によ
   り制御されるＭ分周回路を含むＮ逓倍回路。
2. （２）特許請求の範囲第１項記載の回路において、映像
   同期信号を入力信号とするＦ／Ｖ変換器はパルス整形回
   路とローパスフィルタとから構成され、前記等化パルス
   除去手段および／またはプリスケーラが前記パルス整形
   回路に接続されるローパスフィルタの出力信号により制
   御されることからなるＦ／Ｖ変換器により制御されるＭ
   分周回路を含むＮ逓倍回路。