JPS63146165A - 結合媒体における要素間の相互連結のルートを導出する方法 - Google Patents

結合媒体における要素間の相互連結のルートを導出する方法

Info

Publication number
JPS63146165A
JPS63146165A JP62239077A JP23907787A JPS63146165A JP S63146165 A JPS63146165 A JP S63146165A JP 62239077 A JP62239077 A JP 62239077A JP 23907787 A JP23907787 A JP 23907787A JP S63146165 A JPS63146165 A JP S63146165A
Authority
JP
Japan
Prior art keywords
cells
interconnections
cell
elements
cost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62239077A
Other languages
English (en)
Inventor
セルジユ・フルニエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks Ltd
Original Assignee
Northern Telecom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northern Telecom Ltd filed Critical Northern Telecom Ltd
Publication of JPS63146165A publication Critical patent/JPS63146165A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、多層回路板における集積回路パッケージの効
率の良い相互連結を実現するためにルートを生成するの
に適するルーチング(routing)方法において使
用される作業順序付はルーチンに関する。
従来の技術及び発明が解決しようとする問題点回路板設
計方法において、2つの主要段階がある。即ち、集積回
路パッケージがどこに置かれるかを決定することと、パ
ッケージを相互連結するために、導体がどこにルーチン
グされるかを決定することである。本発明は、パッケー
ジ位置がセットされた後、導体をルーチングすることに
関する。
明細書において、次の規定が適用される。
要素 −選択的に相互連結される特定形状、サイズ、及
びxYz位置を有する多数の項目の1つ。
信号 −要素は、それ等が結合されている又は結合され
なければならないならば、同一信号を有する。
サムネット −要素は、それ等が結合されていれば、同
一サムネットを有する。
切断 (disconnection)  −2つの要
素が同一信号であるが、異なるサムネットを有す゛るな
らば、切断がそれらの間に存在する。
相互連結 −「最小スパニング・トリー(MST)Jア
ルゴリズムを適用することによって得られた切断からの
選択。また、「行なわれるべき作業(work to 
be done) Jと呼ばれる。
ルート −2つの要素間のパスを一緒に規定する特定長
さ、方位、及び位置の一連の連続線形要素。
セル − 相互連結媒体の1区分。
印刷回路板のための相互連結ルートを導出するために使
用された適切なアルゴリズムは、リ−(Lee) ・ア
ルゴリズムである。切断の数が少ない単純構造に対して
は適切であるが、リー・アルゴリズムは、4.000切
断程度のマルチチップ回路板に対し使用されるならば、
多量な記憶域を必要とする。
本出願人の名前で、「ルーチングの方法」と題する19
86年6月5日出願された同時係属米国出願第870.
887号において、ルートが多量の記憶域を必要とせず
に、有効に割り当てられることができる代りの洪水ルー
チンが記載され、かつ特許請求されている。各相互連結
に対するルーチンを走らせる(running)前に、
相互連結作業順序が、導出されなければならない。作業
順序は、多重ルート割り当てを実現するために必要とさ
れる記憶域の最小化に寄与するのが理想的である。
問題点を解決するための手段 発明によれば、結合媒体における要素間の相互連結ルー
トを導出する方法において、 結合媒体において、格子位置を表わす多数のアドレス指
定可能なセルを含むセル・マップを生成することと、 ルートを収容できる幾つかのセルを空として指示し、そ
してルートを収容できない残りのセルをフルとして指示
することと、 空であり、そしてこのためルートを収容できる各格子ラ
インに沿うセルの数を評定する(容量(capacit
y) )ことと、 直接ルートとして実現されたならば、各格子ラインと交
差する相互連結の数がどの位あるかを評定する(占有(
occupancy) )ことと、各格子ラインに対し
、その格子ラインに対する占有と容量の逆数の積の関数
である占有容量(MAOM I C)因子を導出するこ
とと、最高のMAOMI C因子を有する格子ラインと
直接に交差する相互連結に対してルートを最初に導出す
ることとによって、多数のそのような相互連結を順序付
けする段階が提供される。
MAOMI C因子は、特定格子ラインの特定位′置に
おける潜在的トラフィックを表わす。結合は、まず、最
高の潜在的トラフィックが存在する位置において作られ
る。明らかに、潜在的トラフィックを表わす他の表現又
は因子は、本質的に、MA’    0MIC因子が多
数の相互連結を順序付けするために使用されるものと同
様の方法により、多数の相互連結を順序付けする効果を
有することを条件として、導出されかつ使用されること
ができる。
セルは、結合媒体の領域を観念的に分割することによっ
て導出された矩形セルであることができる。さらに、該
セル・アドレスは、層レベル(layer 1evel
)を含む。好ましくは、そのようなセルは、同一サイズ
である。
該ルートは、所定の幅と、許容最小間隔を有することが
でき、これにより格子ラインを横切り垂直に通過できる
ルートの最大数を表わす。格子間隔は、格子ラインの任
意の1つに沿ってアドレス指定可能なセルの数が、該1
つの格子ラインに関連したルートの該最大数と同じであ
る如く、選ばれる。
特に、回路の幾つかの要素が、それに印加された共通信
号を有する電気回路において、要素間の結合をルーラン
クするために、この方法は、更に印加された共通信号を
有するn要素間の切断からn−1相互連結を選択するた
めに、最小スパニング・トリー・ルーチンを走らせるこ
と(running)を含み、該(n−1)相互連結は
、該n要素を結合するための最小長である集計直接相互
連結スパン長を有する。
実施例 本発明の実施態様を、添付図面を参照して、実施例によ
り説明する。
第1図に示された如く、集積回路パッケージIOを相互
連結するための最短ルートは、ICパッケージ・ビンの
間に直接に延びるルート12である。しかし、この配置
は、多数の重なり合うルートを生ずる。これは、重なり
合うルートが、互いに絶縁された非常に多数の回路板層
を使用することによってのみ電気的に分離されるので、
支持できない。
第2図には、4層板の頂部層において点M及びNの間の
一般的な実際ルートが示されている。ルートは、頂部板
層14上に、2つの短い対角区分24及び東西区分26
と、下方板層16への2つの経路(via)27と、下
方層上に北南区分28とを含む。このルートは、主に、
東西及び北南部分を使用する。さらに、東西ルート部分
は、高ルート密度を獲得するために、殆ど北南ルート部
分と南北ルート部分がない板層に主に配置される。
第3図を参照すると、ルーランク(runn ing)
方法のための入力データは、板データと要素データを含
む。
一般に、板データは、板寸法と、板層の数と、格子サイ
ズと、技術とを規定する。格子サイズ・データは、どの
ように相互連結媒体が、観念的にセルに分割されるかを
決定し、そして技術ファイルは、例えば、ルートの厚さ
とそれらの相互間隔について、一定の制約を設ける。
要素データは、要素の形状、サイズ、と位置、及び要素
の信号とサムネット(sumnets)とを規定する。
効果的に、要素データは、切断のセットをリストする。
板及び要素データは、同一信号の要素を結合するために
必要とされる直接スパンの最小長を決定するために、デ
ータを公知の最小スパニング・トリーCMST)アルゴ
リズムに適用する制御器に送られる。MSTアルゴリズ
ムは、切断のリストから相互連結のリストを選択する。
続いて、MAOMI C順序付は部分において、相互連
結は、ルートが導出される順序、即ち、作業順序(wo
rking order) 、にランク付けされる。
洪水(f looding)部分において、洪水ルーチ
ンは、相互連結の各々に対し、順番に、ルートを導出す
るために使用される。ルータ−(router)の出力
は、長さ、位置、及び方位を有するライン区分のリスト
を表わすデータである。この出力データは、印刷回路板
において、銅ライン及び経路としてルートを実現するた
めに使用される。
ルーランクプロセスを初期化するために、方法のいろい
ろな部分を詳細に考慮すると、板データは、セル・メモ
リー・マツプの形で記録される。
多層板の領域は、観念的に、XY格子において最大22
o矩形セルに分割されるが、データは、対応数のセル・
アドレスの各々に記憶される。板は、多数の層に垂直に
分割され、そのためセル・アドレスはまた、2成分を含
む。
以前に示された如く、相互連結の選択は、MSTアルゴ
リズムを使用する切断(disconnection)
から行なわれる。こうして、第4図を参照して、同一信
号であるが異なるサムネットを有する任意の3つの要素
A1、A2、A、は、切断A、A2とA2A1、又はA
、A、とA、A2、又はA、A、とA、A。
によって結合されることができる。MSTアルゴリズム
を使用して、各要素は、適合される矩形の境界を規定す
るために分析される。矩形の中心は、同一信号の要素か
ら導出された他のすべての矩形と同様に、XY座標を与
えられる。それから、共通信号要素の相互連結は、2つ
の中心間の相互連結を行うために必要とされた最小長か
ら始めて、次の長さのもの、等、相互連結が実際に行わ
れたならば、同一信号の全要素が同一サムネットを有す
るまで、リストされる。
前に簡単に示された如く、それから、ルートが導出され
るべき順序に対応するリストが、非順序MSTリストか
ら導出される。
相互連結の分類は、多数の公知順序付は機構の任意の1
つに基づくことができ、そして続いて記載される洪水ル
ーチンを通る多重パスは、順序付は機構の異なるものを
利用することができる。順序付はルーチンを通る少なく
とも1つめバス中、ルートを割り当てる順序は、MAO
MIC(最大占有最小容量)因子のセットに依存する。
MAOMI C因子を開発するために、板及び要素デー
タが、最初に、メモリー・マツプ上にマツプされる。メ
モリー・マツプ内の各セルにおいて、永久及び一時記憶
位置がある。セル符号化プロセスにおいて、セルの各々
は、2連符号化十進等価数と共に、以下にリストされて
いるフラッグ00乃至15の1つを与えられる。
00 セル空かつ相互連結のために 0000利用可能 01 セルは板を通る経路により制 0001限される 02 エツジ・セル         001003 
ターゲットセル       001104 銅又は成
分がすでに存在する 010005 シード・セル  
       010106北      0110 07  南                  01
1108東      1000 09西      1001 1O北西            101011 南西
            101112 南東    
        110013 北東        
    110114上      1110 15下      1111 符号化プロセスの結果として、幾つかのセルは、空(0
0)として記録され、そしてこのため洪水に対し利用可
能であり、これに反して他はフル(01乃至15)とし
て記録される。
MAOMIC因子を得るために、第5図を参照すると、
セル位置を規定する垂直及び水平格子ラインが、考えら
れ、そして各格子ラインに対し、容量評定(N)が行わ
れるが、第5図、これは、空でありこのためルート交差
を収容できる格子ラインの長さに沿うセル又は格子の数
である。第5図に示された如く、IOの可能な水平格子
ラインの内5つが、垂直x=6 (N=5)においてフ
ルである。それから、要素間を直接にスパンするために
結合が行われるならば、幾つの結合が、各格子ラインを
交差するかについて、占有評定(occupancy 
assessment)  (M)が行なわれる。第6
図に示された如く、ルートが直接に引かれたならば(M
=5)、5つのルートが、格子ラインx=6を交差する
。MAOMIC因子は、占有と逆容量の積であるが、各
格子ラインに対し導出され、X−6のMAOMI C因
子は、Mxl/N=1である。MAOMI C因子は、
すべての垂直及び水平格子ラインに対し導出される。そ
れから、各相互連結は、それが交差する全格子ラインの
最高MA0MIC積とラベル付けされる。こうして、第
7図の5つの相互連結において、MAOMI C因子は
、AB:1.6、GH:1.4、EF:1.3、及びC
D:1.Qである。それから、行なわれるべき作業は、
MAOMIC因子の降順にリストされる。記載された実
施態様において、格子間隔は、MAOMIC因子の導出
を容易にするために、許容導体ルート間隔と同一である
。第5図の回路板は、単一板層を含む2次元であるとい
う点において簡単化されている。しかし、MAOMIC
因子は、3次元相互連結媒体の格子に対し、容易に導出
される。
MAOMICルーチンは、相互連結を必要とする要素対
の作業順序リストを生成する。
セル符号化手順の一部分として、セル・データは、結晶
化される。結晶中、そして第8図を参照すると、セルは
、シード・セル(05)になるために、各要素内で選択
される。要素の他のセル、即ち、同一信号とサムネット
とを有するセルが、考慮される。セルの各“々は、バッ
クポインター(06乃至15)システムによって要素シ
ードと関係し、ポインターは、北、南、東、西、北西、
北東、南西、南東、上(下の板層におけるセルに対し)
、及び下(上の板層におけるセルに対し)である。
第8図を参照すると、Sとして示されたシード・セルが
、位置(6,6)に置かれる。(6,6)の回りのセル
は、主要点及び半生要点に対応するポインタ一方向を有
する。要素内のセルの次の外側層に対するバックポイン
タ一方向は、バ、ツタポインターがMAOMICリスト
における全要素に割り当てられるまで、一時シード等と
して内側セルを連続的に考慮することによって、割り当
てられる。
洪水ルーチンにおいて、要素のリストされた対の各々が
、更に考察される。小さな要素は、ソース領域として、
そして他はターゲット領域として選択される(第8図)
。ターゲットセルのバックポインター・データは、削除
され、そしてターゲット(03)符号化によって置き換
えられる。
それから、洪水ルーチンの原理は、ターゲットに到達す
るまで、ソースからメモリー・マツプの空セルの周囲連
続前線領域へ仮に移動することである。初期に導出され
たメモリー・マツプにおいて、各セルは、セルがフル(
01乃至15)か又は洪水(00)のために利用可能か
を示すフラッグと、それがフルならば、その理由を永久
記憶において有する。フル・セルは、相互連結ルーラン
グのために利用可能ではない。2連符号化フラッグ・デ
ータに関する可能なフラッグは、以前に示されt二頭く
である。
幾何学用語において、1つのセルから別のセルへ移動す
る長さは、単一セルの長さである。しかし、ルートを回
路板の特定層に調和させる際に、任意の1つの層におけ
る銅ルートが、最大実装密度を獲得するために、1つの
方向において支配的に延びるのが好ましい。こうして、
頂部板層において、一般に、銅ルートは、北南に支配的
であり、そして下の層において、東西に支配的である。
層ルーラングの好みが、洪水ルーチンにおいて考慮され
るように、北及び南ポインタ一方向は、頂部板において
東及び西ポインタ一方向よりもより低い費用を与えられ
、そして下方板層においては逆である。北東及び南西の
如く半方位方向は、より費用がかかるとして登録され、
そして上下の垂直ルートは、最も費用がかかるとして登
録される。
ルートの費用は、特定板設計に対して選択される。
代表的ポインター費用リストが以下に示される。
リストは、北南ルーラングが層lと3において支配的で
あり、そして東西ルーラングが層0と2において支配的
である4層板に対応する。この費用リストにおいて、′
0”費用は、そのような方向のルーラングが可能でない
ことを意味する。
北 南 東 西 北東北西南東南西UP DN板層00
01  19  9  9  933板層1110  
09  9  9  933板層2001  19  
9  9  933板層3110  09  9  9
  833洪水ルーチンを作動させるために、28記憶
域ビンが、特定ルート費用、即ち、ソース・シード・セ
ルからセルに移動する費用、に対応するセル・アドレス
を記憶するために、設定される。ルートを導出するため
に、ソースの全セルのアドレスは、最初に、費用0ビン
にスタックされる。ソース・シードからソースにおける
別のセルへのルートの費用は、ソースが、単一伝導体を
表わす相互連結全セルの単一セットであるために、0で
ある。しかし、移動は、ソースでないセルへ行なわれる
力)5費用は0から増大される。
洪水ルーチンにおいて、セル・アドレスは、セル・アド
レスを含む最低費用ビン、例えば、費用Aのビン、から
選択される。セルがビンから選択される時は常に、その
アドレスとバックポインタ一方向カ、メモリー・マツプ
における一時記憶に転送される。選択されたセルに隣接
するセルが、点検される。点検されたセルがフルでない
ならば、そのアドレスと、選択されたセルへのポインタ
一方向は、費用(A + X)ビンに記憶される。この
場合Xは、選択されたセルから点検されるセルへの移動
の費用である。それから、選択されたセルの回りの残り
の空セルが、順番に点検される。同一手順が、費用Aビ
ンにおける残りのセルに対して採用される。最初に、セ
ルは、ソース・セルによって占有されているから、費用
0ビンから選択される。費用Oビンが空である時、セル
は、費用lビン等から選択される。
通常、隣接するセルから特定セルに移動するのに幾つか
の方法が存在するから、その特定セル・アドレスのアド
レスは、多数のビンに現れる。しかし、一旦セルが選択
され、そしてメモリー・マツプの一時記憶に入ると、セ
ルのアドレスは、高位順に記憶ビンから捨てられ、る。
結局、洪水ルーチンの多数の反復後、ターゲット(03
)セルが、点検プロセスの結果として到達される。しか
し、洪水ルーチンは、ターゲットセルが、費用ビンから
選択され、そしてメモリー・マツプへ転送されるまで、
続けられる。洪水ルーチンにおいて訪問された各セルに
関係するデータは、バックポインタ一方向を含むので、
セル・データは、実際には、洪水が行なわれる次のセル
のデータに関連して記憶される。こうして、ターゲット
セルが到達される時、ターゲットセルが到達された洪水
セルを通るパスが、ソースに対し逆トレースされる。
ターゲット打撃(t arget 5trike)に続
いて、ルーラング手順は、イオン化及び再結晶ルーチン
を通る。イオン化ルーチンにおいて、ターゲットセルの
一時記憶域位置におけるターゲット(03)フラッグは
、銅フラッグ(04)によって置き換えられる。それか
ら、再結晶ルーチン4こおいて、ポインタ一方向は、ソ
ース・シードに関するターゲットセルに割り当てられ、
そしてこれらのバックポインタ一方向が、永久記憶に割
り当てられる。
ルートが導出される時、相互連結された要素の対は、実
際に、単一新要素を形成する。相互連結のリストは、行
われる作業のリスト内のターゲットサムネットを破壊し
、そして新要素によって相互連結要素を置き換えること
によって即座に編集される。
洪水ルーチンは、順番に相互連結の各々に対しルートを
生ずるために反復される。記憶された結果は、長さ、位
置、及び方位を有する隣接線形ルート区分のリストであ
る。線形区分のリストは、集積回路板の製造において容
易に使用される。
符号化とトレースバック段階を含む洪水アルゴリズムの
使用の完全な例が、第9図乃至第27図を参照して以下
に記載されている。
ステップl−人力−第9図 6要素で示された代表的入力 A 信号 S サブネット N−構造lB 信号 Rサ
ブネット K−構造2 C信号 S サブネット M=構造3 D 信号 S サブネット M#構造3E 信号 S 
サブネット M−構造3F 信号 S サブネット M
−構造3構造lは、同一信号であるが異なるサブネット
を有するために、構造3に結合されなければならない。
構造2は、切断され、かつ切断されたままでなければな
らない。
ステップ2−符号化一第10図 セル・マップの永久記憶域符号化 構造lは、(2,4)においてシードされる。
構造2は、(5,4)においてシードされる。
構造3は、(7,5)においてシードされる。
空白セルは、空(00)である。
ステップ3−符号化一第11図 洪水前の対応する一時記憶域符号化は、C=銅−04 空白−空=00 を示す。
増分費用は、 北−南=3 東−西=l 半生方位方向=5 である。
費用ビン       内容 0         全ビンが空 ステップ4−準備一第12図 ソースとターゲットの準備後、一時記憶域内容が、次の
如く示される。
1、ソースは空にされており、そしてセルは、適正バッ
クポインター(シード)を有する費用0ビンにある。
2、ターゲットは、T=ジターット−o3によりマーク
される。
他の構造は、不変のままである。最初に、永久記憶域は
、洪水ルーチンによって変更されない。
費用ビン       内容 0       (2,4)シード(3,4)■ ステップ5−抽出一第13図 最小費用ビン(0)から、第1セルが、選び出される。
これは、基礎費用−〇を有する(2.4)シードである
(2,4)における一時記憶域は、空のチェックをされ
る。それが空の時、バックポインター(シード)が、一
時記憶域に書き込まれる。それから、8つの近傍セルの
訪問が始まる。まず、北に行き、(2,3)におけるセ
ルが調べられる。
それが空の時、そのアドレスとバックポインター(南)
が、費用=基礎費用+北の凰加費用のビン、即ち、(費
用=O+3=3のビン)に記憶される。
費用ビン       内容 0       (3,4)シード 3      (2,3)S ステップ6−訪問−第14図 次に他の近傍セルを訪問する。
近傍  アドレス   空  バックポインター 増加
費用   ピン南  (2,5)  yes  北  
   +33東   (3%4)  yes  西  
   +11西  (114)  yes  東   
  +11北東 (3,3)  yes  南西   
+55北西 (L3)  yes  南東   +55
南東 (3,5)  yes  北西   +55南西
 (1%5)  yes  北東   +55費用ビン
       内容 0       (3,4)シード 1     (3,4)西(1,4)東3(2,3)南
(2,5)北 5(3,3)南(1,3)南 6(3,5)北(1,5)北 ステップ7−洪水−第15図 最小費用非空ビンから次のセルを抽出する。これは、費
用0のビンにおけるセル(3,4)である。(3,4)
一時記憶におけるセルは、空である。近傍を訪問せよ。
近傍  7Fレス   空  バックポインター 増カ
ロ費用  ビン北  (3,3)  yes  南  
  +33南  (3,5)  yes  北    
+33東  (4,4)  yes  西    +1
1西  (2,4)  n。
北東 (4,3)  yes  南西  +55尤西 
(2,3)  yes  南東  +55南東 (4,
5)  yes  北西  +55南西 (2,5) 
 yes  北東  +55費用ビン     内容 1   (1,4)東(4,4)西 3   (2,3)南(2,5)北(3,3)南(3,
5)北5(3,3)南(1,3)南東(3,5)北西(
1,5)北東(4,3)南西(2,3)南東(4,5)
北西(2,5)北東ステップ8−洪水一第16図 基礎費用−1を有する最小費用非空ビン(1)(1,4
)東から次のセルを抽出する。(1,4)一時記憶にお
けるセルは、空である。
近傍  アドレス   空  バックポインター 増加
費用  ビン北  (1,3)  yes  南   
 +34南  (1%5)  yes  北    +
34東  (2,4)  no   −−−−−−−−
−西  −一−−−−−−−−−−−−−北東 (2,
3)  yes  南西  +56北西−−−−デーー
ーーーーーーーー 南東 (2,5)  yes  北西  +56南西 
−−−一−−−−−−−−−−−費用ビン    内容 1   (4,4)西 3(2,3)南(2,5)北<3.3)南(3,5)北
4   (1,3)南(1,5)北 5(3,3)南西(1,3)南東(3,5)北西(1,
5)北東(4,3)南西(2,3)南東(4,5)北西
(2,5)北東6(2,3)南西(2,5)北西 ステップ9−洪水一第17図 最小費用非空ビン(1)(4,4)西、基礎費用−11
からセルを抽出する。(4,4)一時記憶におけるセル
は、空である。
近傍  アドレス   空  バックポインター 増カ
ロ費用  ピン北  (4,3)  yes  南  
  +34南  (4,5)  yes  北    
+34東  (5,4)no  走行できない障害物西
  (3,4)  no  低位費用にすでに到達北東
 (5,3)  yes  南西  +56北西 (3
,3)  yes  南東  +56南東 (5,5)
  yes  北西  +56南西 (3,5)  y
es  北東  +56費用ビン    内容 3(2,3)南(2,5)北(3,3)南(3,5)北
4   (13)南(1,5)北(4,3)南(4,5
)北5(3,3)南西(1,3)南東(3,5)北西(
15)北東(4,3)南西(2,3)南東(4,5)北
西(2,5)北東6   (2,3)南西(2,5)北
西(5,3)南西(3,3)南東(5,5)北西(3,
5)北東 ステップl〇−洪水−第18図 最小費用非空ビン(3)(2,3)南、基礎費用−3、
からセルを抽出する。(2,3)一時記憶におけるセル
は、空である。
近傍セルへの訪問は、前の如く進行する。簡単化のため
に、費用ビンにおけるセルのアドレスの第2の出現は、
ドツトによって置き換えられる。
この単純化の妥当性は、ステップ13において説明され
ている。
費用ビン   内容 3(2,5)北(3,3)南(3,5)北4   (1
,3)南(1,5)北(4,3)南(4,5)北(3,
3)西(113)東 5   ・・・・・・・・・・・・・・6  ・・(5
,3)南西・(5,5)北西・(2,2)南ステップ1
1−洪水−第19図 最後の3つのアドレスは、最小費用ビン(3)から抽出
され、そしてそれらの近傍が訪問される。
費用ビン   内容 4   (13)南(1,5)北(4,3)南(4,5
)北(3,3)西(1,3)東(3,5)西(1,5)
東(4,3)西(4,5)西5  ・・・・・・・・・
・・・・・ 6  ・・(5,3)南西・(5,5)北西・(2,2
)南(2,6)北(3,2)南(3,6)北 ステップ12−洪水一第20図 それから、最初の4つのセルが、最小費用ビン(4)か
ら抽出され、そしてそれらの近傍が訪問される。
費用ビン  内容 4(3,3)西(1,3)東(3,5)西(1,5)東
(4,3)西(4,5)西 5   ・・・・・・・・・・・・・・(5,3)西(
5,5)西6   ・・・・・・・(2,3)南(2,
6)北(3,2)南(3,6)北 ステップ13−洪水一第21図 最小費用非空ビン(4)(3,3)西、基礎費用−4、
から次のアドレスを抽出する。(3,3)一時記憶にお
けるセルは、空ではない。これは、すでに洪水を受けた
セルが、以下の費用であり、そしてそのためそれへの訪
問が必要とされないことを意味する。
費用ビン  内容 4   (1,3)東(3,5)西(1,5)東(4,
3)西(4,5)西5  ・・・・・・・・・・・・・
・(5,3)西(5,5)西6  ・・・・・・・(2
,2)南(2,6)北(3,2)南(3,6)北 ステップ14−洪水一第22図 セル(6,3)西が最小費用ビン(6)から抽出される
まで、洪水は進行する。それは、費用ビン5におけるセ
ル(5,3)から東方の訪問によってそこに置かれた。
(6,3)から、(7,3)における東方の近傍を訪問
する時、一時記憶域は、T(目標03)を含むことが見
いだされる。アルゴリズムは、(7,3)を空であると
みなし、そして(7,3)西を費用ビン7に記憶する。
アルゴリズムは、通常の如く進行する。
ステップ15−終了一第23図 (7,3)西が最小費用ビン7から抽出される時、一時
記憶域は、T(目標03)を含むことが見いだされる。
これらの情況において、バックポインターは、(7,3
)一時記憶に記憶され、そして洪水アルゴリズムは、う
まく終了する。到達費用は、7である。第20図におけ
る番号は、バックポインターが洪水アルゴリズムの波頭
(wave fr。
nt)進行を示すために抽出される費用ビンを示す。
ステップ16−ドレースバツクー第241mトレースバ
ック・ルーチンは、(7,3)から開始され、そして逐
次にバックポインターに従う。
(7,3)西 (6,3)西  (7,3)から(4,3)へのライン
l−新要素G (第25図)(5,3)西 (4,3)南  (4,3)から(4,4)へのライン
2=新要素H(4,4)西 (3,4)シード (4,4)から(3,4)へのライ
ン3=新要素 Iステップ17−第25図 第9図と第25図を考慮すると、ルーラングは、次の如
くなる。
A 信号RサブネットN 構造1 B 信号RサブネットK 構造2 C信号S サブネットN 構造l D            構造l E            構造l F            構造l G            構造l H構造l ■            構造l 信号術のサブネットMは消えた。
ステップ18−清浄一第26図 それから、永久記憶域構造が、示された如く調整される
ステップ19−清浄一第27図 一時記憶域は、拡張データをクリアされ、そして永久記
憶域の内容に合わせるためにリセットされる。全ビンは
、アドレス及びバックポインター・データをクリアされ
る。セル・マップとピンは、洪水アルゴリズムの別の実
行のために準備状態にある。
前に説明したMAOMIC順序付は機構と関連して、こ
の洪水ルーチンは、ルート効率と低メモリー要件との間
の有効な妥協を提供する。
幾つかの位置において、一定の方向にむける洪水は、許
容されない。これは、異なる板層における一定の主方向
に対しても真である。それはまた、集積回路ビンに接近
しても真である。こうして、典型的な二重インライン・
パッケージ(D I P)は、100ミル中心において
ピンを有する。D!Pパッケージは、通常、規則的配列
内に取り付けられ、その結果、セル・マップを考慮して
、パッケージの頂部左側ビンは、垂直高さY−NOOに
あり、次の低位ビンは、垂直高さY=(N−1)00に
ある、等である。さらに、隣接DIPの対応するピンは
、しばしば、相互連結される。0゜020間隔の格子は
、20セルの標準導体間隔と、直径50セルの円形ビン
半田領域を有する。これは、100格子間隔においてた
だ2つの導体に対し余地を残す。ルーラングのためにピ
ンの回りの空間を最も効果的に使用するために、すべて
のルート割り当ては、洪水アルゴリズムについであるル
ーラング規律を強要するロード・マツプに従属させられ
る。
0.020インチ(約0.51mm)格子例において、
ピンと経路は、板製造と板検査をより容易にするために
、0.100インチ(約0.25mm)格子に制限され
る。しかし、導体は、そのような制限を有さす、且つ0
.020インチ(約0.51mm)格子の任意の場所に
置かれる。洪水アルゴリズムが、セル・マップに渡って
自由に移動するようにされるなら、板領域の非効率の使
用が、第28図と第29図を参照して例示された如く、
発生する。第28図は、作成される相互連結を破線で示
す。番号の順序は、MAOMIC順序である。板領域の
ランダムな使用は、パス2における直接相互連結を阻止
する(第29図)。
この問題を解決するために、第30図に示されたロード
・マツプが、洪水プロセス中使用される。
セルが最小費用非空ビンから抽出される時、ロード・マ
ツプにおけるその位置が、確認される。例えば、(0,
N40、O,N60)におけるセルCが、第31図にお
いて確認される。ロード・マツプは、近傍配置プロセス
を制御するために使用される。Cの場合、訪問は、北西
、西、南西、南東と東に制限され、こうして、北、北東
と南に向かう望ましくない洪水を防ぐ。ロード・マツプ
制御の下で、前の例は、第31図に示された如く完結さ
れるが、この場合破線は、下方層におけるトラックであ
り、そして経路が、位置Aにおいて存在する。
この特定例において、ロード・マツプは、洪水アルゴリ
ズムを格子ライン0.020と0.080から保護し、
こうして経路が配置されなければならない空間のより良
い使用を提供する。
ロード・マツプの第2の効果は、洪水アルゴリズムを走
らせるために必要とされるコンピュータ一時間とコンピ
ューター記憶域の量を実質的に減らすことである。時間
は、望ましくない訪問を防ぐことによって節約され、そ
して空間は、ビン記憶域において節約することによって
、節約される。
異なる技術ファイルは、異なるパッケージ・ビン・サイ
ズ、形状と間隔あけ、及び異なる格子記憶域を有する。
MAOMI C作業順序を展開し、そして洪水アルゴリ
ズムを走らせる範囲内で、システムは、幾つかの拡張が
可能である。
こうして、システムの1つの実施態様において、限界が
、例えば、任意の相互連結ルートにおいてただ2つの経
路を指定することによって、板層の間の垂直移動に対し
セットされる。
別の拡張において、最初のパスは、そのようなルーラン
グが可能な相互連結に対する単一板層において、最も有
効な直線及び”L”形状ルートのみを割り当てるために
、作業順序により作成される。作業順序による更に他の
パスにおいて、多重層へ延びるより複雑なルートが、割
り当てられる。
別の変更において、最高限度が、任意のルートの費用に
置かれることができる。作業の各部分が行われる時、ル
ート、費用等が、限界指標に対してチェックされる。
さらに別の変更において、特定のマージンが、セットさ
れる。こうして、ンース七、ソースに結合されるターゲ
ットを覆う最小領域矩形を考慮すると、マージンは、大
形矩形が、最小領域矩形を超えて延びる程度である。小
さなマージンがセットされるならば、相互連結は、最小
領域矩形内又は非常に接近していなければならない。
ルーラング方法が、多層印刷回路板に関連して記載され
たが、この結合方法が、さらに普遍的な応用を有するこ
とは理解されるであろう。
MAOMIC及び洪水ルーチンは、コンピューターを適
切にプログラムミングすることによって実行されること
ができ、コンピューターは、メモリー・マツプ、洪水ル
ーチンを走らす一時及び永久結果、費用ビン及びそれら
の内容、及びロード・マツプ限界等を記憶するためのメ
モリーを有することは認識されるであろう。
【図面の簡単な説明】
第1図は、集積回路チップ間の多数の直接スバニング導
体ルートを示す印刷回路板の概略平面図。 第2図は、単一相互連結とその対応する導体ルートを示
す簡単な多層回路板の一部分の格子表現を示す図。 第
3図は、本発明によるルーラング方法の動作を示す流れ
図。 第4図は、それぞれの信号とサムネット・データを有す
る要素の1グループの格子表現を示す図。 第5図乃至第8図は、幾つかの格子ラインの占有と容量
を示す回路板の一部分の格子表現を示す図。 第9図乃至第27図は、ソースとターゲットセルとの間
のルートを導出するために使用された洪水アルゴリズム
の動作において、連続段階中の回路板の一部分の格子表
現を示す図。 第28図乃至第31図は、洪水アルゴリズムのロード・
マツプ特性の動作を示す回路板の一部分の格子表現を示
す図。 lO−m−パッケージ 14−m−頂部板層 16−m−下部板層 27−m−経路 FIG、  1 FIG、 2 FIG、 5 FIG、 6 FIG、  7 FIG、  8 FIG、 9 FIG、 10 FIG、  II FIG、  13 FIG、  15 FIG、  16 FIG、 17 FIG、旧 FIG、  19 FIG、  21 FIG、  23 FIG、  24 FIG、 25 FIG、 26 FIG、  27 FIG、 28         FIG、 29FI
G、  30 FIG、 31

Claims (1)

  1. 【特許請求の範囲】 1、結合媒体における要素間の相互連結のルートを導出
    する方法において; 多数のそのような相互連結を順序付けする段階が、結合
    媒体における格子位置を表す多数のアドレス指定可能な
    セルを含むセル・マップを生成することによって行われ
    、 ルートを収容できる幾つかのセルを空として指示し、そ
    してルートを収容できない残りのセルをフルとして指示
    することと、 空であり、そしてこのためルートを収容できる各格子ラ
    インに沿うセルの数を評定する(容量)ことと、 直接ルートとして実現されたならば、各格子ラインと交
    差する相互連結の数がいくつかを評定する(占有)こと
    と、 その格子ラインに対する占有と容量の逆数の積の関数で
    ある各格子ラインに対する、占有容量(MAOMIC)
    因子を導出することと、 最高のMAOMIC因子を有する格子ラインと直接に交
    差するこれ等の相互連結に対してルートを最初に導出す
    ることと を特徴とする方法。 2、さらに、該ルートが、所定の幅と、格子ラインに垂
    直に通過するルートの最大数を表すことにより、許容最
    小間隔とを有し、且つ格子ラインの任意の1つに沿って
    アドレス指定可能なセルの数が、該1つの格子ラインと
    関連したルートの該最大数と同じである特許請求の範囲
    第1項に記載の方法。 3、さらに、セルが正方形である特許請求の範囲第1項
    に記載の方法。 4、特に、回路の幾つかの要素が共通信号を適用された
    電気回路において、要素間の結合をルーチングする方法
    であって、共通信号を有するn要素間のn切断から(n
    −1)相互連結を選択するために、最小スパニング・ト
    リー・ルーチンを走らせることを含み、該(n−1)相
    互連結は、該n要素を結合するために最小長である集計
    直接相互連結スパン長を有する特許請求の範囲第1項に
    記載の方法。
JP62239077A 1986-09-25 1987-09-25 結合媒体における要素間の相互連結のルートを導出する方法 Pending JPS63146165A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US911386 1986-09-25
US06/911,386 US4858143A (en) 1986-09-25 1986-09-25 Work ordering routine for use in a method of routing

Publications (1)

Publication Number Publication Date
JPS63146165A true JPS63146165A (ja) 1988-06-18

Family

ID=25430164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62239077A Pending JPS63146165A (ja) 1986-09-25 1987-09-25 結合媒体における要素間の相互連結のルートを導出する方法

Country Status (3)

Country Link
US (1) US4858143A (ja)
EP (1) EP0261816A3 (ja)
JP (1) JPS63146165A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666393B2 (ja) * 1986-05-23 1994-08-24 日本電気株式会社 レイアウト設計における配置改良方法
US5012427A (en) * 1988-01-30 1991-04-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and method of manufacturing the same
US5062054A (en) * 1988-03-10 1991-10-29 Matsushita Electric Industrial Co., Ltd. Layout pattern generation and geometric processing system for LSI circuits
US5032991A (en) * 1988-12-14 1991-07-16 At&T Ball Laboratories Method for routing conductive paths
US5206815A (en) * 1989-01-13 1993-04-27 Vlsi Technology, Inc. Method for arranging modules in an integrated circuit
US5309371A (en) * 1989-06-28 1994-05-03 Kawasaki Steel Corporation Method of and apparatus for designing circuit block layout in integrated circuit
US5220512A (en) * 1990-04-19 1993-06-15 Lsi Logic Corporation System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data
JPH0756878B2 (ja) * 1990-05-30 1995-06-14 シャープ株式会社 プリント配線板の検査方法
JPH06196563A (ja) * 1992-09-29 1994-07-15 Internatl Business Mach Corp <Ibm> Vlsiの配線設計に対するコンピュータ実施可能な過密領域配線方法
US5493510A (en) * 1992-11-10 1996-02-20 Kawasaki Steel Corporation Method of and apparatus for placing blocks in semiconductor integrated circuit
US5491641A (en) * 1993-10-04 1996-02-13 Lsi Logic Corporation Towards optical steiner tree routing in the presence of rectilinear obstacles
US5875117A (en) * 1994-04-19 1999-02-23 Lsi Logic Corporation Simultaneous placement and routing (SPAR) method for integrated circuit physical design automation system
US5495419A (en) * 1994-04-19 1996-02-27 Lsi Logic Corporation Integrated circuit physical design automation system utilizing optimization process decomposition and parallel processing
JP3571369B2 (ja) * 1994-06-16 2004-09-29 富士通株式会社 配線設計装置
US5638288A (en) * 1994-08-24 1997-06-10 Lsi Logic Corporation Separable cells having wiring channels for routing signals between surrounding cells
US5587923A (en) * 1994-09-07 1996-12-24 Lsi Logic Corporation Method for estimating routability and congestion in a cell placement for integrated circuit chip
US5838585A (en) * 1995-03-24 1998-11-17 Lsi Logic Corporation Physical design automation system and method using monotonically improving linear clusterization
US5761078A (en) * 1996-03-21 1998-06-02 International Business Machines Corporation Field programmable gate arrays using semi-hard multicell macros
US5930500A (en) * 1997-02-11 1999-07-27 Lsi Logic Corporation Parallel processor implementation of net routing
WO1998041938A1 (en) * 1997-03-20 1998-09-24 Motorola Inc. A method for storing of layout data, routing method and electronic device
US7069531B1 (en) * 2002-07-15 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for identifying a path between source and target states in a space with more than two dimensions
US7856406B2 (en) * 2003-04-28 2010-12-21 Onforce, Inc. System and method for managing accounts payable and accounts receivable
US20040220848A1 (en) * 2003-04-28 2004-11-04 Leventhal Jeffrey P. System and method for managing requests for services
US8538788B1 (en) 2008-04-02 2013-09-17 Onforce, Inc. System for work order refinement prior to acceptance and methods thereof
EP2148216B1 (en) * 2008-07-14 2013-01-09 Ecole Polytechnique Fédérale de Lausanne (EPFL) Time of flight estimation method using beamforming for acoustic tomography

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495559A (en) * 1981-11-02 1985-01-22 International Business Machines Corporation Optimization of an organization of many discrete elements
US4441207A (en) * 1982-01-19 1984-04-03 Environmental Research Institute Of Michigan Design rule checking using serial neighborhood processors
US4510616A (en) * 1982-01-19 1985-04-09 The Environmental Research Institute Of Michigan Design rule checking using serial neighborhood processors
GB2131577B (en) * 1982-09-04 1985-10-02 Marconi Co Ltd Circuit route planning
US4500963A (en) * 1982-11-29 1985-02-19 The United States Of America As Represented By The Secretary Of The Army Automatic layout program for hybrid microcircuits (HYPAR)
US4593363A (en) * 1983-08-12 1986-06-03 International Business Machines Corporation Simultaneous placement and wiring for VLSI chips
US4615011A (en) * 1983-12-19 1986-09-30 Ibm Iterative method for establishing connections and resulting product
US4636965A (en) * 1984-05-10 1987-01-13 Rca Corporation Routing method in computer-aided-customization of universal arrays and resulting integrated circuit
US4613941A (en) * 1985-07-02 1986-09-23 The United States Of America As Represented By The Secretary Of The Army Routing method in computer aided customization of a two level automated universal array

Also Published As

Publication number Publication date
US4858143A (en) 1989-08-15
EP0261816A3 (en) 1989-02-08
EP0261816A2 (en) 1988-03-30

Similar Documents

Publication Publication Date Title
JPS63146165A (ja) 結合媒体における要素間の相互連結のルートを導出する方法
EP0248513B1 (en) Method for routing
Schiele et al. A gridless router for industrial design rules
US6701509B2 (en) Integrated circuit power and ground routing
Akers et al. IC mask layout with a single conductor layer
US4571451A (en) Method for routing electrical connections and resulting product
US4975854A (en) Method of improving a placement in layout design
US3621208A (en) Signal point interconnection routing
US3644937A (en) Channel-stacking input/output interconnections
US6532580B1 (en) In-place method for inserting repeater buffers in an integrated circuit
US6567954B1 (en) Placement and routing method in two dimensions in one plane for semiconductor integrated circuit
CA1269157A (en) Work ordering method for use in a method of routing
JPH01189936A (ja) 集積回路の自動配線方法
JP2002222229A (ja) 自動配置配線装置および自動配置配線方法
JP3208014B2 (ja) 配線経路調査装置および配線経路調査方法
JP2818247B2 (ja) 半導体装置の自動配線方法
JPH06326214A (ja) 多層配線構造及びその形成方法
JP3171431B2 (ja) 半導体集積回路の自動レイアウト設計方法
JPS6331192A (ja) プリント板の配線方法
KR100199009B1 (ko) 목표지향 미로탐색에 의한 인쇄회로기판 자동 배선방법
JP2535627B2 (ja) Ic内配線方法
JPS62115574A (ja) 並列配線方式
JPS62120042A (ja) 自動配線方式
Brinkerhoff Printed wiring board system programmer's manual
JPH05175335A (ja) Lsiの自動配線方法