JPS6314493A - 多層セラミツク基板の製造方法 - Google Patents

多層セラミツク基板の製造方法

Info

Publication number
JPS6314493A
JPS6314493A JP15862286A JP15862286A JPS6314493A JP S6314493 A JPS6314493 A JP S6314493A JP 15862286 A JP15862286 A JP 15862286A JP 15862286 A JP15862286 A JP 15862286A JP S6314493 A JPS6314493 A JP S6314493A
Authority
JP
Japan
Prior art keywords
metal layer
multilayer ceramic
green sheet
ceramic substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15862286A
Other languages
English (en)
Inventor
信一 若林
道夫 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP15862286A priority Critical patent/JPS6314493A/ja
Publication of JPS6314493A publication Critical patent/JPS6314493A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は多層セラミック基板の製造方法に関し、特に内
部導体配線パターンのj臣密度化が達成できる多層セラ
ミック基板の製造方法に関するものである。
(従来の技術) 近年電子部品の高密度実装化が進むにつれ、半導体装置
用セラミックパッケージ等に用いられる多層セラミック
基板における内部導体配線パターンは、より一層の高密
度化が要求されている。
従来多層セラミック基板における内部導体配線パターン
を形成するには、グリーンシート上に金属ペーストをス
クリーン印刷法によって塗布し、このグリーンシートを
必要枚数積層して焼成することによって形成している。
このような金属ペーストは、1500°C以上で焼成さ
れるアルミナセラミックにおいては通常W% Moまた
はMo −Mn系のものが使用され、1000’c以下
で焼成される低温焼成セラミックにおいてはAL1%八
g−へd 、 Pt−Pd 、 Cu系などのものが用
いられている。
(発明が解決しようとする問題点) ところで従来における多層セラミック基板の製造方法、
特にその内部導体配線パターンの形成方法には次のよう
な問題点がある。
すなわち従来におけるスクリーン印111法による内部
導体配線パターンの形成方法によっては、導体線幅およ
び導体線間隔共に100μmが限界であった。これは、
スクリーン印刷法にあっては、スクリーンのメソシュの
影響、金属ペーストの粘度等のレオロジーからの制限等
によって、導体線幅および導体線間隔共に100μm以
下にすることは極めて困難であることによる。
また、スクリーン印刷後その都度印刷の状況を確認しな
ければならず、自動化が困難であることから作業能率の
面においても問題があった。
発明者は上記の問題点に鑑み、鋭怠検討を重ねた結果、
グリーンシートの段階でグリーンシートの所定範囲全面
に金属層を形成し、この金属層をフォトエ・ノチング法
により加工することで這i密度の内部導体配線パターン
を形成しうろことに想到し、本発明を完成した。
またフォトエツチングの際のエツチング液およびレジス
ト膜除去液によるグリーンシートの蝕刻、変質等をも有
効に防止する手段に想到した。
すなわち、本発明の目的は上記従来の問題点を解決して
、高密度の内部導体配線パターンをグリーンシートを損
うことなく形成しうる多層セラミック基板の製造方法を
提供するにある。
(発明の概要) 本発明は上記目的を達するため次の構成を備える。
すなわち、グリーンシート上の導体配線パターンを形成
する全領域一面に金属層を形成し、該金属層を所望する
導体配線パターンにエツチングし、次にこの導体配線パ
ターンを形成したグリーンシートを所要枚数積層して焼
成する工程を含むことを特徴とする。
また、グリーンシート上に、保護膜を介してグリーンシ
ート上の導体配線パターンを形成する全領域一面に金属
層を形成し、該金属層を所望する導体配線パターンにエ
ツチングし、次にこの導体配線パターンを形成したグリ
ーンシートを所要枚数積層して焼成する工程を含むこと
を特徴とする。
(実施例) 以下本発明に係る多層セラミック基板の製造方法を添付
図面を参照して詳細に説明する。
〔1〕第1実施例 ■ まず、第1図に示すごとく、グリーンシート10上
の導体配線パターンを形成する部位の全面に金属層12
を形成し、この金属層12上にフォトレジスト膜14を
形成する。
グリーンシート10は、通常の1500″C以上の高温
で焼成されるセラミック、例えばアルミナセラミックに
ついては、A&Oaを主成分とした粉状体を有機バイン
ダーと溶剤とでシート状に成形したものを、また100
0℃以下で焼成される低温焼成セラミックについては、
低温焼結用無機粉体をやはり有機バインダーと溶剤とで
シート状に成形したものを用いる。
金属層12(ま金属層を接着したもの、スクリーン印刷
法を用いて金属ペーストを印刷したもの、蒸着法により
形成したもののいずれでもよい。金属層を接着するには
、金属層をグリーンシート10上に熱圧着するか、ある
いは金属箔を、グリーンシート成分に含まれるバインダ
ー成分と相溶性のある可塑剤もしくは溶剤を介してグリ
ーンシート10上に圧着することによって行う。
なお上記金属は、1500℃以上で焼成されるアルミナ
セラミック等の場合、W、、MOあルイハMOMn系の
金属を用いるが、1000℃以下の低温焼成セラミック
の場合は、Cu、 Au、 Ag−Pd合金、PL−P
d合金などが好適であり、特に価格等の面でCuが好適
である。
フォトレジスト膜14はキノンジアミド、あるいはポリ
メチルイソプロペニルケトンなどで形成する。
なお塗布するフォトレジストは光用、紫外線用、電子ビ
ーム用のいずれでもよく、またネガ型、ポジ型の別は使
用するフォトマスクの型に合わせて用いればよく特に限
定されない。
■ 次に第2図に示すように通常のフォトエツチング法
により得るべき導体配線パターンにエツチングする。
上記エツチングに用いる溶液は、従来の塩化第二鉄をは
じめ、金泥の種類に応じ、硫酸、硝酸を主体とした溶液
、もしくは、アンモニア系、シアン系アルカリ溶液等を
用いることができる。
また現像液としては従来のアルカリ溶液を用いることが
できる。
■ 次に第3図に示すようにフォトレジスト膜14を除
去して、所望の導体配線パターンを得ることができる。
このフォトレジスト膜の除去液は、グリーンシート10
に含まれる有機バインダーの種類にもよるが、一般的に
用いているトリクロルエチレンやテトラクロルエチレン
を用いることはできず、飽和炭化水素、メチルイソブチ
ルケトンなど一部のケトン類、酢酸イソプロピルなどの
一部のエステル類、またはアルカリl容;夜を用いる。
上記のエツチング溶液、現像液およびフォトレジスト膜
除去液に対してグリーンシート10が蝕刻されたり変質
しないことが必要である。
グリーンシートに用いられる疎水性有機バインダーには
ポリビニルブチラール系やポリアクリル系のものがあり
、バインダーとしてこれらを用いた場合、これらの分子
の重合度や官能基数にもよるが、グリーンシートが充分
均一であり、かつ充分緻密なものであれば、充分な耐水
性を有して室温程度の水中においては膨潤することがな
(、また上述のエツチング溶液、現像液およびフォトレ
ジスト膜除去液に対してもほとんど蝕刻や変質がなく安
定であった。また有機溶剤についても、n−へキサン、
シクロヘキサンなどの飽和炭化水素、メチルイソブチル
ケトン、酢酸イソプロピルなどにも安定であった。
■ 次に、上記のように導体配線パターンを形成したグ
リーンシート10を所要枚数、熱圧着法もしくはグリー
ンシート中に含まれるバインダー成分と相溶性のある可
塑剤または溶剤を介した圧着法などの手段によって積層
し、望ましくは還元または中性ガス雰囲気中にて焼成す
ることによって多層セラミック基板を得る。
なおグリーンシートの積層枚数が少ないときは■の工程
、すなわちフォトレジスト膜14を除去する工程を経ず
に、フォトレジスト膜14を付着したまま積層して焼成
するようにしても構わない。
また上記実施例においては金属層12をフォトエツチン
グ法によってエツチングし、ワイヤボンジイング精度等
を考慮して、導体線幅、導体線間隔共に50μmの高密
度の内部導体配線パターンを得たが、さらに微細化する
ことも可能である。
なお金属層12として金属箔を接着するものにおいては
、焼成時の熱収縮率の小さいグリーンシート素材を選定
する必要がある。グリーンシート素材として熱収縮率の
大きなものを用いると焼成中金属箔がセラミック表面か
ら剥離するおそれがあるからである。
〔2〕第2実施例 上記第1実施例において、グリーンシートに用いる有機
バインダーとしてポリビニルブチラード系のものあるい
はポリアクリル系のものを使用した場合にあっては、エ
ツチング溶液、現像液、フォトレジスト膜除去液に対し
てグリーンシートの蝕刻を抑止できた。
しかし、グリーンシートが不均一であったり、緻密性に
欠ける場合には、上記各液によって膨潤したり場合によ
っては蝕刻される。また有機バインダーが上記のもの以
外のものの場合にも蝕刻を受けるおそれがある。
特に微細な導体配線パターンの加工を施す場合には、グ
リーンシート表面の僅かな蝕刻あるいは膨潤も導体配線
のオーバーカット、断線または短絡の原因となる。
本実施例はグリーンシートの蝕刻あるいは膨潤を完全に
抑止するものである。
本実施例において上記第1実施例と異なる点はグリーン
シート表面にあらかじめ保護膜を形成する点にある。
■ すなわち、まず第4図に示すように、グリーンシー
ト10の表面にパラフィン系炭化水素の保護膜11を形
成し、この保護膜11の上に金属層12を、さらにその
上にフォトレジスト膜14を形成するのである。
保護膜11は融点が45〜80°C程度の高純度のパラ
フィン系炭化水素を一種または混合物として用いてWi
Nに形成される。
保護膜11は、化学的安定性を同上させるためにハロゲ
ン化物および不飽和物の混入を極力避けた高純度品が望
ましいのである。
グリーンシート10と保護膜11との間、および金属層
12として金属箔を用いた場合の保護膜11と金属箔と
の間の接着は、10kg/cJ以下の圧力で室温以下の
温度で圧着することで容易に行える。
■ 上記のように形成したものを、第5図に示すように
通常のフォトエツチング法(もちろん単なるエツチング
法でもよい)により得るべき導体配線パターンにエツチ
ングする。
■ 次に第6図に示すようにフォトレジスト膜14を除
去して、所望の導体配線パターンを得ることができる(
第1実施例と同様にこのフォトレジスト膜は必すしも除
去しな(ともよい)。
本実施例においてはグリーンシートIOの保護1111
1として完全に疎水性を有するパラフィン系炭化水素を
用いたので、グリーンシート10のバインダーの種類の
如何に抱らず、エツチング溶液、現像液、フォトレジス
ト膜除去液からグリーンシート10が良好に保護され、
蝕刻されたり膨潤したりすることがない。
フォトレジスト膜除去液も通電のトリクロルエチレンや
テトラクロルエチレンを用いることができる。
■ 次に、上記のように導体配線パターンを形成したグ
リーンシート10を所要枚数前記と同様・ に積層して
焼成することによって多層セラミソり基板を得る。
なお、グリーンシート10を熱圧着法によって積層する
と、第7図に示すように、パラフィン系炭化水素から成
る保護[11は融解してグリーンシート10中に受信す
る。
いずれにしてもパラフィン系炭化水素から成る保護膜1
1は上記の焼成工程で分解揮散してしまう。
(発明の効果) 以上のように本発明によれば、グリーンシートの段階で
金属層をエツチングして内部導体配線パターンを形成す
るので高密度の内部導体配線パターンを容易に形成しう
る。特にフォトエツチング法を採用すれば、導体線幅、
導体線間隔共に50μm以下の極めて高密度の内部導体
配線パターンを得ることができる。また金属層の金属と
してCLI% Au、Ag−Pd合金、Pt−Pd合金
などの金属を用いれば、配線パターンが高密度化して導
体断面積が小さくなっても低抵抗の回路となすことがで
きる。特に銅箔を用いた場合には約1.7X10−6.
9cm (20℃)という著しく低抵抗な配線が可能と
なる。
また金属層を用いた場合には、金属ペーストを用いるの
と異なり、配線の位置ずれによる断線や配線間の短絡の
おそれが解を肖される。
さらに、本発明によれば配線パターン形成の全目動化が
可能となり作業効率の大幅な改善が達成される。
またグリーンシートの保護膜を形成して金属層のエツチ
ングをすることによって、グリーンシートがエツチング
溶液、現像液、フォトレジスト膜除去液等により蝕刻さ
れたり膨潤することが全くなく、より微細な高密度の内
部導体配線パターンの形成が可能となる。
以上本発明につき好適な実施例を挙げて種々説明したが
、本発明はこの実施例に限定されるものではな(、発明
の精神を逸脱しない範囲内で多くの改変を施し得るのは
もちろんのことである。
【図面の簡単な説明】
第1図乃至第3図は第1実施例の工、程図であり、第1
図はグリーンシート上に金属層、フォトレジスト膜を形
成した状態の断面図、第2図はエツチング後の断面図、
第3図はフォトレジスト膜を除去した状態の断面図であ
る。 第4図乃至第6図は第2実施例の工程図であり、第4図
はグリーンシート上に保護膜、金属層、フォトレジスト
膜を形成した状態の断面図、第5図はエツチング後の断
面図、第6−図はフォトレジスト膜を除去した状態の断
面図である。 第7図はグリーンシートを熱圧着した状態の断面図を示
す。 10・・・グリーンシート、  11・・・保護膜、 
12・・・金属膜、 14・・・フォトレジスト膜。

Claims (1)

  1. 【特許請求の範囲】 1、グリーンシート上の導体配線パターンを形成する全
    領域一面に金属層を形成し、該金属層を所望する導体配
    線パターンにエッチングし、次にこの導体配線パターン
    を形成したグリーンシートを所要枚数積層して焼成する
    工程を含むことを特徴とする多層セラミック基板の製造
    方法。 2、金属層が金属箔をグリーンシート上に接合したもの
    である特許請求の範囲第1項記載の多層セラミック基板
    の製造方法。 3、金属層が金属ペーストをグリーンシート上にスクリ
    ーン印刷したものである特許請求の範囲第1項記載の多
    層セラミック基板の製造方法。 4、金属層が金属をグリーンシート上に蒸着したもので
    ある特許請求の範囲第1項記載の多層セラミック基板の
    製造方法。 5、金属層の金属としてCu、Au、Ag−Pd合金、
    Pt−Pd合金などの電気抵抗の低い金属を用いる特許
    請求の範囲第1項、第2項、第3項または第4項記載の
    多層セラミック基板の製造方法。 6、金属層のエッチングをフォトエッチング法で行う特
    許請求の範囲第1項、第2項、第3項、第4項または第
    5項記載の多層セラミック基板の製造方法。 7、グリーンシート上に、保護膜を介してグリーンシー
    ト上の導体配線パターンを形成する全領域一面に金属層
    を形成し、該金属層を所望する導体配線パターンにエッ
    チングし、次にこの導体配線パターンを形成したグリー
    ンシートを所要枚数積層して焼成する工程を含むことを
    特徴とする多層セラミック基板の製造方法。 8、保護膜がパラフィン系炭化水素の薄膜である特許請
    求の範囲第7項記載の多層セラミック基板の製造方法。 9、金属層が金属箔をグリーンシート上に接合したもの
    である特許請求の範囲第7項または第8項記載の多層セ
    ラミック基板の製造方法。 10、金属層が金属ペーストをグリーンシート上にスク
    リーン印刷したものである特許請求の範囲第7項または
    第8項記載の多層セラミック基板の製造方法。 11、金属層が金属をグリーンシート上に蒸着したもの
    である特許請求の範囲第7項または第8項記載の多層セ
    ラミック基板の製造方法。 12、金属層の金属としてCu、Au、Ag−Pd合金
    、Pt−Pd合金などの電気抵抗の低い金属を用いる特
    許請求の範囲第7項、第8項、第9項、第10項または
    第11項記載の多層セラミック基板の製造方法。 13、金属層のエッチングをフォトエッチング法で行う
    特許請求の範囲第7項、第8項、第9項、第10項、第
    11項または第12項記載の多層セラミック基板の製造
    方法。
JP15862286A 1986-07-04 1986-07-04 多層セラミツク基板の製造方法 Pending JPS6314493A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15862286A JPS6314493A (ja) 1986-07-04 1986-07-04 多層セラミツク基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15862286A JPS6314493A (ja) 1986-07-04 1986-07-04 多層セラミツク基板の製造方法

Publications (1)

Publication Number Publication Date
JPS6314493A true JPS6314493A (ja) 1988-01-21

Family

ID=15675731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15862286A Pending JPS6314493A (ja) 1986-07-04 1986-07-04 多層セラミツク基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6314493A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02215014A (ja) * 1989-02-14 1990-08-28 Sekisui Chem Co Ltd 異方導電性セラミックス複合体の製造方法
US6413620B1 (en) 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
WO2017195414A1 (ja) * 2016-05-12 2017-11-16 株式会社村田製作所 セラミック電子部品及びセラミック電子部品の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58108794A (ja) * 1981-12-23 1983-06-28 株式会社日立製作所 セラミツク多層配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58108794A (ja) * 1981-12-23 1983-06-28 株式会社日立製作所 セラミツク多層配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02215014A (ja) * 1989-02-14 1990-08-28 Sekisui Chem Co Ltd 異方導電性セラミックス複合体の製造方法
US6413620B1 (en) 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
WO2017195414A1 (ja) * 2016-05-12 2017-11-16 株式会社村田製作所 セラミック電子部品及びセラミック電子部品の製造方法

Similar Documents

Publication Publication Date Title
EP0165427B1 (en) Semiconductor package substrate and manufacturing process
US4430365A (en) Method for forming conductive lines and vias
EP0163172B1 (en) Process for forming a top surface metallurgy pattern on a ceramic substrate
EP0285850B1 (en) Improved screen printing method for producing lines of uniform width and height
EP0244696A2 (en) Method of fabricating a multilayered ceramic substrate having solid non-porous metal conductors
KR100722729B1 (ko) 반도체 장치, 반도체상의 회로 형성에 사용하는 금속적층판, 및 회로 형성 방법
JP4740865B2 (ja) セラミック電子部品の製造方法
JP3351043B2 (ja) 多層セラミック基板の製造方法
US4562513A (en) Process for forming a high density metallurgy system on a substrate and structure thereof
JPS6314493A (ja) 多層セラミツク基板の製造方法
JPS60128695A (ja) 基板のパタ−ン形成方法
JP4535098B2 (ja) 積層型セラミック電子部品の製造方法
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JPH0653350A (ja) 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置
JP4029163B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2000183530A (ja) 導電体回路パターン付グリーンシート及びそれを用いたセラミック多層配線基板の製造方法
JP2896296B2 (ja) セラミックス配線基板の製造方法
EP1887590A1 (en) Method of forming individual formed-on-foil thin capacitors
JPH0730253A (ja) 多層セラミック基板の製造方法
KR101051590B1 (ko) 세라믹 기판 및 그 제조방법
JPS63124596A (ja) 回路基板
JPS5827664B2 (ja) 平坦表面を有する装置の製造方法
JPH06268376A (ja) 多層回路基板の製造方法
JPH09321411A (ja) セラミックス配線基板の製造方法
JPH0537156A (ja) 多層回路基板及びその製造方法