JPS63136240A - ハ−ド故障識別方式 - Google Patents

ハ−ド故障識別方式

Info

Publication number
JPS63136240A
JPS63136240A JP61281819A JP28181986A JPS63136240A JP S63136240 A JPS63136240 A JP S63136240A JP 61281819 A JP61281819 A JP 61281819A JP 28181986 A JP28181986 A JP 28181986A JP S63136240 A JPS63136240 A JP S63136240A
Authority
JP
Japan
Prior art keywords
memory
error
processor
reading
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61281819A
Other languages
English (en)
Inventor
Isao Takanishi
功 高西
Masahito Sasaki
雅仁 佐々木
Kazunori Nakamura
和則 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Electronics Co Ltd
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Electronics Co Ltd, Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Computer Electronics Co Ltd
Priority to JP61281819A priority Critical patent/JPS63136240A/ja
Publication of JPS63136240A publication Critical patent/JPS63136240A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、特に速い処理能力を必要とするプロセッサ等
の命令プログラムを格納するメモリのノ・−ド故I!1
識別方弐に関する。
〔従来の技術〕
従来、この種の識別方式においては、特開昭54−11
647号に記載のように、メモリーの読み出し巾に、あ
るアドレスでデータエラーを検出した場合、読み出し動
作を停止し、エラー検出アドレスへのデータの書き込み
リトライを補助メモリーからメモリーに行ない、更沈も
う一度メモリーから上記アドレスデータな読み出し、書
き込みリトライを行なった時のデータと比較し、異って
いればメモリーの固定的な故障として判断し、同じであ
ればメモリーの一時的な故障として判断して、読み出し
動作を開始する方式をとっていた。
〔発明が解決しようとする問題点〕
上記従来方式では、メモリーの故障が固定的なものか、
あるいは一時的なものかは、データエラー発生時、補助
メモリーからの書き込みリトライ動作後のデータ比較に
よって判断しているが、比較的発生度の高い一時的な故
障の場合についてはデータ比較は不要で、書き込みリト
ライ動作のみで充分であり、処理時間の短縮については
配慮されていなかった。従って特に速い処理能力を必要
とするプロセッサ等に使用する場合は、処理能力の低下
を招く原因となっていた。
本発明の目的は、上述の従来の欠点を解決し、メモリー
の連続的な読み出し中にメモリーの一時的な故障が発生
した場合は副メモリーからメモリーへの書き込みリトラ
イ動作のみを行ない、連続読み出し動作を停止させる時
間を最低限におさえたハード故障識別方式を提供するこ
とKある。
〔問題点を解決するだめの手段〕 上記目的は、メモリーの連続読み出し中にあるアドレス
でデータエラーが発生した時、読み出し動作を停止して
、エラー発生アドレスへ書き込み1) )ライ動作を行
ない、再び連続読み出し動作を開始するが、開始直後に
書き込みリトライ動作を行なったアドレスを読み出した
時間中に再びデータエラーが発生した時メモリの固定故
障として該別し、上記時間中にデータエラーが発生しな
かった時メモリーの一時的故障として識別し、この場合
には読み出し動作を続行させることにより達成される。
〔作用〕
本発明は、メモリーの連続読み出し中にデータエラーが
発生しても、書き込みリトライ動作後は再度読み出しと
書き込みリトライデータとの比較一致動作を行なわず再
び連続読み出しを開始し、その直後に書き込みリトライ
動作を行なったアドレスを読み出すタイミングで再びデ
ータエラーが発生したか否かを識別し、固定的故障か一
時的故障かを判断する。それによって、比較的発生度の
高い一時的な故障の場合は書き込みリトライ動作のみを
行ない、連続読み出しの停止時間を短かくできる。
〔実施例〕
以下、図面を参照して本発明の実施例について説明する
。第1図および第2図は、本発明の一実施例を示すシス
テムブロック図及び・・−ド故障検出論理である。
第1図においてローディング装置Loは、副tモリーM
o内の命令プログラムをアドレスバスAnでアクセスし
、データバスDoを通してローディング装置La内へ格
納し、アドレスバスA1、データバスD1を通してメモ
リーM1へ格納する。
プロセッサEoは、アドレスバスA2でメモリーM、を
アクセスしながら、データバスD2より連続的に命令プ
ログラムを読み込む。ローディング装fiL。は、プロ
セッサEoからのエラー信号T。
を常に監視している。またプロセッサEoの制御を制御
信号T1によって行なう。
第2図は、ローディング装置La内のハード故障検出論
理である。以下第5図、第4図で動作の説明をする。
第3図は、ハード故障検出時のタイムチャートである。
プロセッサEoは、制御信号T1によって命令プログラ
ムPa g P+ HP2 P PB +・・・をメモ
!J−M+から連続的に読み込みながら実行する。
ここで命令プログラムP1を読み込んで、パリティエラ
ーが発生した場合を考える。プロセッサEOはエラー検
出を行い、エラー信号Toをローディング装置Loに対
して出力する。エラー信号TOを受けたローディング装
置Loは、内部信号Xoにより、リトライシーケンス1
80?・・・Sn−+、Sゎを動かし、プログラムP1
の書き込みリトライ動作およびプロセッサEaの制御を
行なう。エラー発生後、まずリトライシーケンスSoに
よって制御信号T1を落として、プロセッサEaを停止
させる。書き込みリトライ終了後、リトライシーケンス
Sn−+によって制御信号T1を立て、プロセッサEo
を起動させ、再び命令プログラムP、から読み込ませて
実行させる。もし、副メモリ−M。
あるいはメモ!J−M+のノ・−ド故障であれば、命令
プログラムP1で再びエラーとなり、プロセッサE0は
、エラー信号Toをローディング装置Laへ出力する。
この時のエラー信号Toの出力時間と、リトライシーケ
ンスSnが同時であって、内部信号X1が立っていれば
、時間Yoにおいて、ハード故障の検出を意味し、内部
信号X2が立つ。
第4図は、一時的な故障が発生した時のタイムチャート
である。命令プログラムP、での一時的なエラーであれ
ば、書き込みリトライおよびプロセッサEaの再起動後
で、命令プログラムP+はエラーとならず、時間Y、に
おい【ハード故障検出はしない。また、命令プログラム
P2でエラーが発生し、エラー信号Toが出力しても、
ノ・−ド故障検出はせず、命令プログラムP2を書き込
みリトライする。また、上記実施例によれば、わずかな
論理回路を負荷するだけで、本発明が実現できる。
〔発明の効果〕
本発明によれば、メモリーの連続読み出し中にメモリー
の一時的な故障が発生した場合、副メモリーからの書き
込みリトライ動作のみを行な5ので、連続読み出しを停
止する時間が短くなり、システムの処理能力の低下も削
減できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すシステムブロック図、
第2図はローディング装置Lo内のノ・−ド故障検出論
理図、第3図は/%−ド故障検出時のタイムチャート、
第4図は一時的な故障検出時のタイムチャートである。 Mo・・・副メモリ−、Ml・・・メモリ、LO・・・
ローディング装置、Eo・・・ブロモ)す、AO,A+
 、A2・・・アドレスバス、Do ? DH、D2・
・・データバス、Fo 、 P+ 、 Fz ・・・フ
リッグ707プ、Go 、 G+ 。 G2・・・ANDゲiト、Co 、 C+・・・内部ク
ロック、Xo 、 X+ 、 X2・・・内部信号、T
o・・・エラー信号、T1・・・制御信号、Pa 、 
P+ 、P2 、 Pi・・・命令プログラム、So 
+ 5n−11sn・・・リトライシーケンス。 代理人弁理士 小  川  勝  男 vIz口 第40

Claims (1)

    【特許請求の範囲】
  1. 1、メモリーと、メモリーと同じデータが格納されてい
    て、かつメモリーを補助するための副メモリーと、メモ
    リーを読み出すための読み出し装置と、副メモリーから
    メモリーへデータを書き込むための書き込み装置とから
    構成されるシステムにおいて、読み出し装置でメモリー
    を連続的に読み出し中、メモリーのあるアドレスでデー
    タエラーを検出した時、読み出し動作を停止し、書き込
    み装置で副メモリー内の上記エラー検出アドレスのデー
    タをメモリーへ書き込み、読み出し装置でメモリの上記
    アドレスから再び連続的に読み出し動作開始直後、最初
    にデータを読み出した時間中に再びデータエラーを検出
    した時、メモリーのハード故障として識別し、上記時間
    中に再びデータエラーを検出しなかった時、メモリーの
    一時的な故障として識別し、そのまま連続的に読み出し
    動作を続行させる事を特徴とした、ハード故障識別方式
JP61281819A 1986-11-28 1986-11-28 ハ−ド故障識別方式 Pending JPS63136240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61281819A JPS63136240A (ja) 1986-11-28 1986-11-28 ハ−ド故障識別方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61281819A JPS63136240A (ja) 1986-11-28 1986-11-28 ハ−ド故障識別方式

Publications (1)

Publication Number Publication Date
JPS63136240A true JPS63136240A (ja) 1988-06-08

Family

ID=17644436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61281819A Pending JPS63136240A (ja) 1986-11-28 1986-11-28 ハ−ド故障識別方式

Country Status (1)

Country Link
JP (1) JPS63136240A (ja)

Similar Documents

Publication Publication Date Title
US4423508A (en) Logic tracing apparatus
JPH02135536A (ja) チエツクポイント再試行機構
JPS6218057B2 (ja)
US5261084A (en) Error judgment method
JPS63136240A (ja) ハ−ド故障識別方式
JPS62166451A (ja) 論理装置の履歴解折装置
JPH04125753A (ja) メモリのオンライン診断方式
JPS62113241A (ja) 障害回復装置
JPS5938852A (ja) 障害処理方式
JPS5968060A (ja) 制御メモリの再試行方式
JPS6156537B2 (ja)
JPS6130296B2 (ja)
JPS60549A (ja) メモリ試験方式
JPH07244613A (ja) 二重化メモリ制御方法
JPS6074052A (ja) ヒストリ・メモリ制御方式
JPS58114152A (ja) 磁気デイスクバツクアツプ装置
JPS6143739B2 (ja)
JPS59163653A (ja) デバツグ装置
JPS59231798A (ja) デ−タ処理装置
JPS59191662A (ja) プログラム暴走検出方式
JPS62166449A (ja) 論理装置の履歴記憶装置
JPH0230060B2 (ja)
JPS6273341A (ja) 情報処理装置
JPS6130297B2 (ja)
JPS585856A (ja) 論理装置のエラ−回復システム