JPS63136168A - ベクトル計算機 - Google Patents

ベクトル計算機

Info

Publication number
JPS63136168A
JPS63136168A JP61281719A JP28171986A JPS63136168A JP S63136168 A JPS63136168 A JP S63136168A JP 61281719 A JP61281719 A JP 61281719A JP 28171986 A JP28171986 A JP 28171986A JP S63136168 A JPS63136168 A JP S63136168A
Authority
JP
Japan
Prior art keywords
vector
operand
tag information
control circuit
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61281719A
Other languages
English (en)
Inventor
Keiji Kojima
啓二 小島
Shunichi Torii
俊一 鳥居
Meiji Sakata
坂田 明治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61281719A priority Critical patent/JPS63136168A/ja
Priority to US07/124,923 priority patent/US4885678A/en
Publication of JPS63136168A publication Critical patent/JPS63136168A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053Vector processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はベクトル計算機に係わり、特に記号処理に好適
なベクトル計算機に関する。
〔従来の技術3 従来の記号処理に適したベクトル計算機として特開昭6
0−134973号に記載の装置がある。この装置はベ
クトルオペランド毎に独立な制御を行なうとともに、ベ
クトル要素のデータ形式を拡張することによって、関係
データベース処理で多用されるマージ演算等のベクトル
化を可能としている。
以下この従来技術を図を用いて簡単に説明する。
第7図(a)は関係データベースにおけるジョイン(結
合)処理の例を示している。この例では、テーブル1と
テーブル2の各行から部品番号の等しいもの同士が新た
に一行に結合されて、結合結果テーブルが作成される。
特開昭60−134973号記載の装置はこのジョイン
処理を第7図(b)に示した形式の演算(マージジョイ
ン演算)で行なう、この装置は2つのベクトルを入力と
し、1つのベクトルを出力としている。各ベクトルの要
素はフロント部、リア部と呼ばれる2つのフィールド(
ともに4バイト長)から成っている。マージジョイン演
算では、入力ベクトルX (OP、1)のリア部にテー
ブル1の部品番号の値を格納し、フロント部に各部品番
号が属する行を識別するための情報αl、β工、γ1.
δ1をダグとして格納する。入力ベクトルY(OP。
2)についても同様にテーブル2に関する情報を格納す
る。ベクトルXとYの要素が先頭から順次突き合わされ
て、演算結果の出力ベクトル2(OP、3)としてXと
Yの要奏であってそのリア部の値が等しいもののフロン
ト部のペア(α1゜α2)および(γ1.γ2)が出力
される。この出力ベクトルZに得られたテーブルの行識
別情報のペアからテーブル1.テーブル2より結合すべ
き行を取出して第7図(a)の結合結果テーブルを作成
することができる。
〔発明が解決しようとする問題点〕
上記従来技術では、マージジョイン演算の前準備として
必要となる、入力ベクトルのフロント部への行識別のた
めのタグ情報格納の処理時間ならびにメモリ消費につい
て配慮されていなかった。
すなわち、上記従来技術では出力ベクトルから結合結果
テーブルを得るため入力ベクトルのリア部に格納された
部品番号の値かもとのテーブルのどの行のものであった
か(行識別のためのタグ)をそのフロント部に格納する
必要がある。この方法はタグ情報として1例えば行のデ
ィスク内での格納アドレス、あるいは主記憶装置内での
格納アドレス、などを目的に応じて使用できるため柔軟
性に富んでいる。しかし状況が単純でタグ情報が簡単で
良い場合もある0例えばテーブルが主記憶装置上にベク
トル形式で配列されている場合などでは、それぞれのテ
ーブルの何番目の行の部品番号が等しかったかさえわか
れば容易に各行の主記憶アドレスを計算できる。この様
な場合では逆に各入力ベクトル要素の長さがフロント部
の分だけ増加することによるメモリ効率の低下、ならび
にフロント部へのタグ情報の格納処理時間のオーバヘッ
ドから来る処理速度低下といった問題が生じてくる。
本発明の目的は上記タグ情報付加の必要がなく従って処
理効率に優れたベクトル計算機を提供することにある。
〔問題点を解決するための手段〕
上記目的は、各ベクトル要素間の演算結果があらかじめ
定められた条件を満たす時に、ベクトル要素カウンタの
値、あるいはベクトル要素アドレスなどの各ベクトル要
素がベクトルオペランド中のどの要素であるかの識別を
可能とするタグ情報を生成し、このタグ情報を演算結果
として記憶装置に格納する手段を設けることにより達成
される。
〔作用〕
第8図はマージジョイン処理における上記手段の作用例
を示す図である。第8図に示すように、第1人力オペラ
ンドXと第2人力オベランドYの各要素(ともに4バイ
ト長)を順次突合せて演算し、その結果面要素が等しい
時には、面要素を識別するためのタグ情報として各入力
オペランドのオペランド、カウンタのペアを生成し第3
出力オペランドZの要素として出力する。すなわちX。
Yのオペランド、カウンタl+ jは初期値1であり、
X(1)とY(1)の比較演算結果は’P2=P2’で
あり等しいのでペア(i、j)すなわち(1゜1)がZ
(1)として格納される。この後オペランドカウンタi
e jはともに+1されてX(2)とY(2)が演算さ
れるが結果は’P3<P5’であり等しくないのでペア
(2,2)は格納されないで/J%さい側のオペランド
カウンタiのみが+1され、以下同様の処理がくり返さ
れる。オペランドカウンタi、jがそれぞれ4と2の時
に比較演算結果は’P5=P5’で再び等しくなるので
Z(2)としては(4,2)が格納される。
出力ベクトルZはテーブル1とテーブル2のそれぞれ何
行目の部品番号が等しいがを示しており、2から結合結
果テーブルを作成でき、かっこの行識別のためのタグ情
報はベクトル演算の進行状況を示すオペランドカウンタ
より得られるので入力ベクトルX、Yにあらかじめ、タ
グ情報を付加しておく必要がない。
〔実施例〕
以下、本発明の一゛実施例を図に従って説明する。
まず本発明の一実施例であるベクトル処理装置の構成と
動作の概略を第1図を用いて説明する。
主記憶装置1i107に格納されたベクトル命令はデー
タバス125から命令語レジスタ101に読み出され、
解読回路102により解読される。解読の結果命令の種
類が判明すると、その旨が制御信号113によって演算
制御回路104に伝えられ、命令の種類に対応した制御
回路が起動される。
これと並行して命令が指定する汎用レジスタの内容が汎
用レジスタ群103よりデータバス114および115
を介して演算制御回路104並びにアドレス制御回路1
06に送られセットアツプされ、これら回路が初期化さ
れる。
初期化が終了すると演算制御回路104はオペランド・
ベクトルの要素のフェッチならびにストア要素を必要に
応じて制御信号119により主記憶装置107に送出す
る。これを並行してフェッチアドレスおよびストアアド
レスの更新指示も演算制御回路104から制御信号11
6を介してアドレス制御回路106に送られる。フェッ
チ要求を受は取った主記憶装置107はアドレス制御回
路106からデータバス120を介して受は取ったフェ
ッチアドレスに従ってベクトル要素を読み出す、読み出
されたベクトル要素はデータバス121および122を
通じてオペランドデータレジスタODI (108)と
OD2 (109) にセットされる。レジスタ10g
と109にセットされたデータを演算器110によって
演算されその結果が信号117により演算制御回路10
4に伝えられる。演算制御回路104は演算結果が特定
の条件を満足する時には各ベクトル・オペランドのオペ
ランドカウンタの中で必要なものの値をオペランドカウ
ンタ群105より読み出し、データバス118を介して
主記憶袋!1107に送りストアする。マージジョイン
命令の場合、比較演算の結果、レジスタ108と109
の内容が等しいと判明した時に限り2つの入力ベクトル
オペランドのオペランドカウンタ値のペアをストアする
本発明の特徴はこのように特定の演算結果を生じたベク
トル要素を識別するためのタグ情報(本実施例ではオペ
ランドカウンタで示される要素番号)が演算回路内で生
成されて出力される点にある。すなわちマージジョイン
演算のように演算結果からその演算結果を生じた入力ベ
クトル要素を特定する必要がある場合においても、あら
かじめ各ベクトル要素にタグ情報を付加しておく必要が
ない。
さてオペランドカウンタ群105中の各カウンタの値が
予め汎用レジスタによって示されたベクトル要素数を超
えると、演算制御回路104はフェッチ要求およびスト
ア要求の送出を止め演算を停止する。その後主記憶装置
107より次の命令が取出され命令語レジスタ101に
セットされ処理が続けられる0以上、本発明の一実施例
であるベクトル処理装置の構成と動作の概略を述べた。
第1図に示したベクトル処理装置の詳細な動作の説明に
先立って、まず本実施例におけるベクトル命令の命令形
式について第2図を用いて説明する。第2図に示した様
にベクトル命令は32ビツトのビット列である。命令の
上位16ビツトはベクトル命令の種類を表わす。R1フ
ィールド202は4ビツトの2進整数を表わしO〜15
の番号のつけられた16本の汎用レジスタ群103のう
ちのR1フィールドが示す番号をもった汎用レジスタ2
07および汎用レジスタ207と連番の2本の汎用レジ
スタ208,209を指定する。同様にR2フィールド
はR2フィールドの値に等しい番号をもった汎用レジス
タ204および204と連番の汎用レジスタ205,2
06を指定する。
汎用レジスタ204〜206はそれぞれ第1オペランド
(○p、1)、第2オペランド(Op、2)、および第
3オペランド(Op、3)の先頭アドレスを表わす。ま
た汎用レジスタ207〜209はそれぞれOp −1+
 Op −2r Op −3の要素数を表わす、マージ
ジョイン命令では第8図に示すように入力ベクトルX、
YがそれぞれOP −1+ Op 、 2であり出力ベ
クトルZがOp、3 である。従って第8図の例では汎
用レジスタ204〜206にX。
Y、Zの先頭アドレスをセットする。またこの例ではO
p、1.○p、2の要素数はそれぞれ、4゜3であるの
で汎用レジスタ207と208には4と3をセットすれ
ば第8図の結果が得られる。マージジョイン演算では、
出力ベクトルの要素数は不定であるので、汎用レジスタ
209には出力領域の大きさを考えて適当な値を設定し
ておけば良い1例えば出口領域が4要素分しかないとき
は汎用レジスタ209に5をセットしておけば出力ベク
トル(○P、3)の要素が4を超えた時には命令は停止
する(第8図の例では出力は2要素しかないのでレジス
タ209には2を設定しておけば足りることになる)。
以上、命令形式について説明した。
次に本発明の一実施例である第1図に示したベクトル処
理装置の詳細な動作を第8図にあげたマージジョイン演
算が本実施例のベクトル処理装置においてどう処理され
るかを例として、図に従って説明する。具体的には処理
の通行を示す第3図のタイム・チャートの流れを、関係
する各論理回路の構成図(第4図〜第6図)を参照しな
がら追いかけることにする。
第3図は第8図のベクトルXとYを入力ベクトルOp、
1.Op、2とした時の第1図のベクトル処理装置の動
作を示すタイム・チャートである。
第3図に示したように本ベクトル処理装置ではCKoお
よびCKtの2相のクロック信号を同期用に用いている
命令レジスタ101に読み出された第2図の形式のベク
トル命令が解読の結果マージジョイン命令であることが
判明すると、その旨を示す制御信号DEC(113)が
演算制御回路104に送られる。
演算制御回路104の構成を第4図に示す。
DEC信号を受けとった演算制御回路104は各回路の
初期化を指示する制御信号jNiT(116d)を発生
する(第3図■)。これとともにマージジョイン命令の
処理に入ったことを示すホールドタイプのフリップフロ
ップ402をセットする。
1NiT信号の指示により演算制御回路104中のオペ
ランドカウンタOCI (403)、0C2(404)
、OC3(405) に、それぞれ初期値11′がセッ
トされる(第3図■’)、OC,l。
○C02,○C,3はそれぞれ第1.第2.第3オペラ
ンド中の演算要素を示すオペランド・カウンタである。
また、演算制御回路104中の要素数レジスタOLI 
 (406)、OL2 (407)。
OL3 (408)もやはり1NiT信号により初期化
される。○Ll、OL2.OL3はそれぞれ第1.第2
.第3オペランドの要素数を保持し、第8図の例ではそ
れぞれ汎用レジスタ207゜208.209(7)値4
,3.4が設定さレル(第3図■)。
演算制御回路からの1NiT信号116dはアドレス制
御回路105にも送られて初期化を行なう。
第5図はアドレス制御回路106の構成を示す図である
。1NiT信号の指示により、汎用レジスタ204,2
05,205に格納された第1゜第2.第3オペランド
の先頭アドレス(順にal。
a2.a3とする)がアドレスレジスタ0AI(501
)、OA2 (502)、○A3 (503)にセット
される(第3図■)。これでアドレス制御回路106の
初期化が完了する。
DEC信号113の1クロツク後にフェッチ要求信号F
REQ(119a)が演算制御回路104から主記憶装
置107に送出される(第3図■)。
以後FREQ信号は演算終了まで1クロツクおきに発行
される。
フェッチ要求を受けた主記憶袋[107は、データバス
120a、120bを介して送られるアドレスレジスタ
OAIおよびOA2の値をフェッチアドレスとしてデー
タを読み出し、フェッチデータレジスタODI (10
8)およびOD 2 (109)に転送する。OAlお
よびOA2は第8図の第1オペランドベクトル又と第2
オペランドベクトルYの先頭アドレスに初期化されてい
るので、フェッチデータレジスタ108および109に
はともに′P2′が到着する(第3図■)。○D1とO
D2の内容は演算器110によって比較され、比較結果
信号CMP(117)が演算制御回路104に送られる
。すなわちこの場合ODIとOD2の内容が等しかった
旨が報告される(第3図■)。
CMP信号117は演算制御回路104のジョイン制御
論理409に入力される。
第6図はジョイン制御論理409の動作を示す真理値表
である。CMP信号がoDlとOD2の一致を報告して
いる場合(第6図項番2.)には、オペランドカウンタ
OCI、OC2,OC3ならびにオペランドアドレスO
AI、○A2.OA3の更新指示信号UP 1(116
a)、UP 2(IL6b)UP3(116c)および
ストア要求信号5REQ(119b)がすべて1′とな
る。またCMP信号がODIの方が○D2より大きいこ
とを報告している場合(第6図項番2)には第2オペラ
ンドのオペランドカウンタOC2およびオペランドアド
レスOA2のみ更新するようにUP2P2O61′とな
る。またCMP信がODIの方がOD2より小さいこと
を報告している場合(第6図項番3)では逆に第1オペ
ランドのオペランドカウンタOC1およびオペランドア
ドレスOAIのみ更新するようにUPI信号のみ11′
が送出される。
さて現在のCMP信号(第3図■)はレジスタ001と
OD2の内容の一致すなわちジョイン条件の成立を示し
ているのでUPI、UP2.UP3.5REQが1′と
なる(第3図■)。
ストア要求信号5REQ (119b)を受けとった主
記憶装置107には、ストアデータとしてオペランドカ
ウンタOC1とOC2の値がデータバス118を介して
、送られてストアアドレスレジスタOA3が指す位置に
格納される。
一方、UPI、UP2.UP3の各信号により、001
、OC2,OC3はそれぞれ+1されてすべて12′と
なる(第3図■)、またOAI。
OA2.OA3もそれぞれ更新され次要素を指す(第3
図@)。
オペランドカウンタおよびオペランドアドレスが新しく
なると同時に第2番目のフェッチ要求FREQが送出さ
れる(第3図O)。以後の処理は第1番目のFREQ 
(第3図■)と同様に進むが、今度は比較結果信号CM
Pは’P3<P5’なので(第3図@)UPI信号のみ
が1となり(第6図項番3のケース)OCI、OAIが
更新されて13′と81+8となりストア要求信号5R
EQは発行されない、第3番目のFREQ(第3図@)
に対しては、’P8>P5’ となる(第3図@)ので
逆にUP2P2O61となり(第6図項番2のケーX)
、OC2,OA2が更新されてt 3 J と’a2+
8’ となる、従って第4回目のFREQ (第3図@
)ではOCIとOC2が示すようにベクトルXとYのそ
れぞれ3番目の要素がフェッチされる。フェッチされた
データはともに1P8′で等しいので(第3図@)最初
のFREQ信号に対する場合と同様、tJPl。
UP2.UP3,5REQ各信号がすべて1′となり、
各オペランドカウンタおよびアドレスレジスタが更新さ
れるとともに、この時点のOCIとOC2の値すなわち
(3,3)が主記憶装置107に書き込まれる。○C1
,OC2,OC3はそれぞれ+1された結果4,4.3
となる(第3図◎)が、○C2とOL2の内容の比較結
果は4〉3′となりカウンタ値が要素数を超える。
この場合演算終了を示す制御信号END(41,0)が
11′となり(第3図O)、マージジョイン命令処理中
であることを示すフリップフロップ402がリセットさ
れてフェッチ要求FREQならびにストア要求5REQ
が停止し、マージジョイン命令の処理が完了する。
マージジョイン命令の処理後には主記憶装置107には
第8図のベクトルZが命令の第3オペランドベクトルと
して得られる。ベクトルZの各要素はテーブル1とテー
ブル2の何行目どうしがその部品番号が等しいかを示し
ている。従ってこのベクトルZの要素に格納されている
値のペアが指す行同士、すなわちテーブル1の1行目と
テーブル2の1行目、およびテーブル1の3行目とテー
ブル2の3行目をそれぞれ結合することによす結合結果
テーブルを作成することができる。
〔発明の効果〕
以上説明した様に、本発明によればマージジョイン演算
のように、特定の演算結果(マージジョインの例では要
素の一致)を生じたベクトル要素の属性、例えばオペラ
ンドベクトル中のどの要素であったか等を識別する必要
のある演算において。
この識別のためのタグ情報が演算回路内で生成して出力
できるので、各ベクトル要素に特別なタグ情報をあらか
じめ付加しておく必要がない。従ってタグ情報付与に要
する処理時間および必要となるメモリ量を削減すること
ができる。
【図面の簡単な説明】
第1図は本発明の一実施例のベクトル処理装置の全体構
成図、第2図は命令形式を示す図、第3図は動作を示す
タイム・チャート、第4図は演算制御回路の構成図、第
5図はアドレス制御回路の構成図、第6図はジョイン制
御論理の構成を示す真理値表を示す図、第7図は関係デ
ータベースでのテーブル結合処理とその従来のベクトル
化手法を示す図、第8図は本発明のベクトル処理装置に
よるベクトル化方式を示す図である。 104・・・演算制御回路、105・・・オペランドカ
ウンタ群、110・・・演算器、118・・・カウンタ
・ストアバス、409・・・ジョイン制御論理。

Claims (1)

  1. 【特許請求の範囲】 1、一つまたは複数のベクトルオペランドからベクトル
    要素を順次読み出し演算するベクトル計算機において、
    各ベクトル要素の属性を示すタグ情報を生成し、該タグ
    情報を演算結果として記憶装置に格納する手段を設けた
    ことを特徴とするベクトル計算機。 2、前記タグ情報は、ベクトル要素のベクトルオペラン
    ド中での位置を示す情報を含むことを特徴とする特許請
    求の範囲第1項記載のベクトル計算機。 3、前記タグ情報の記憶装置への格納は、ベクトル要素
    の演算結果があらかじめ定められた条件を満たす時にの
    み行なわれることを特徴とする特許請求の範囲第1項記
    載のベクトル計算機。
JP61281719A 1986-11-28 1986-11-28 ベクトル計算機 Pending JPS63136168A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61281719A JPS63136168A (ja) 1986-11-28 1986-11-28 ベクトル計算機
US07/124,923 US4885678A (en) 1986-11-28 1987-11-24 Vector processor for processing database without special tags for vector elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61281719A JPS63136168A (ja) 1986-11-28 1986-11-28 ベクトル計算機

Publications (1)

Publication Number Publication Date
JPS63136168A true JPS63136168A (ja) 1988-06-08

Family

ID=17643029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61281719A Pending JPS63136168A (ja) 1986-11-28 1986-11-28 ベクトル計算機

Country Status (2)

Country Link
US (1) US4885678A (ja)
JP (1) JPS63136168A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109160A (ja) * 1988-10-18 1990-04-20 Japan Atom Energy Res Inst ベクトル計算機用演算装置
US5257394A (en) * 1988-10-18 1993-10-26 Japan Atomic Energy Research Institute Logical expression processing pipeline using pushdown stacks for a vector computer
US5666547A (en) * 1994-09-23 1997-09-09 Alcatel Network Systems, Inc. Method and apparatus for framing a serial data stream
US5727229A (en) * 1996-02-05 1998-03-10 Motorola, Inc. Method and apparatus for moving data in a parallel processor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60108973A (ja) * 1983-11-17 1985-06-14 Nec Corp 配列要素の最小値および最小要素の要素番号を求める方法
JPS60110036A (ja) * 1983-10-20 1985-06-15 Nec Corp 配列要素の最大値および最大要素の要素番号を求める方法
JPS60134973A (ja) * 1983-12-23 1985-07-18 Hitachi Ltd データ処理装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620275A (en) * 1984-06-20 1986-10-28 Wallach Steven J Computer system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60110036A (ja) * 1983-10-20 1985-06-15 Nec Corp 配列要素の最大値および最大要素の要素番号を求める方法
JPS60108973A (ja) * 1983-11-17 1985-06-14 Nec Corp 配列要素の最小値および最小要素の要素番号を求める方法
JPS60134973A (ja) * 1983-12-23 1985-07-18 Hitachi Ltd データ処理装置

Also Published As

Publication number Publication date
US4885678A (en) 1989-12-05

Similar Documents

Publication Publication Date Title
JPH077385B2 (ja) データ処理装置
US4539635A (en) Pipelined digital processor arranged for conditional operation
GB2201568A (en) Graphics processor
JPH0414385B2 (ja)
US4598358A (en) Pipelined digital signal processor using a common data and control bus
JPS63136168A (ja) ベクトル計算機
US4924377A (en) Pipelined instruction processor capable of reading dependent operands in parallel
JP2690406B2 (ja) プロセッサおよびデータ処理システム
JP2565495B2 (ja) デ−タ処理システム
JPH0560629B2 (ja)
JP2567134B2 (ja) ビットフィールド論理演算処理装置およびそれを具備するモノリシックマイクロプロセッサ
JP2000268074A (ja) 検証プログラム自動生成装置および方法並びにプロパティ自動生成装置および方法
JPH0640337B2 (ja) パイプライン演算装置
JPH0616287B2 (ja) マスク付きベクトル演算処理装置
JP3043861B2 (ja) データ処理装置
JPS63226764A (ja) 高速浮動小数点演算システム
JPS58166419A (ja) ワンチツプマイクロコンピユ−タ
JPH01273132A (ja) マイクロプロセッサ
JPS63251835A (ja) ベクトル処理装置
JPH01156824A (ja) マイクロプロセッサ
US5768554A (en) Central processing unit
JPH08202550A (ja) パイプライン処理機能を有するデータ処理装置
JPS5896346A (ja) 階層型演算方式
JPS58205256A (ja) データ処理方法
JPH01290049A (ja) メモリアクセス制御方式