JPS6313495A - Remote controller - Google Patents
Remote controllerInfo
- Publication number
- JPS6313495A JPS6313495A JP15656086A JP15656086A JPS6313495A JP S6313495 A JPS6313495 A JP S6313495A JP 15656086 A JP15656086 A JP 15656086A JP 15656086 A JP15656086 A JP 15656086A JP S6313495 A JPS6313495 A JP S6313495A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- circuit
- reset
- cpu
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 73
- 238000012544 monitoring process Methods 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Selective Calling Equipment (AREA)
- Control By Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、空気調和機のように分散配置された機器を
伝送線にて結合し制御を行なう遠隔制御装置に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a remote control device that connects and controls distributed equipment such as air conditioners via transmission lines.
第3図は従来の遠隔制御装置を示すブロック図である。 FIG. 3 is a block diagram showing a conventional remote control device.
この第3図において、1a〜1nはユニット制御回路で
ある。In FIG. 3, 1a to 1n are unit control circuits.
ユニット制御回路1aは制御回路2、CPU3(中央処
理装置)、伝送回路4、ウォッチ・ドッグ・タイマ5(
以下W−D−Tという)から構成され、伝送回路4とユ
ニット制御回路1b〜1nの伝送回路とは伝送線6を介
してデータの授受を行なうようになっている。なお、ユ
ニット制御回路1aとユニット制御回路1b〜1nは同
−構厄ヲなしている。The unit control circuit 1a includes a control circuit 2, a CPU 3 (central processing unit), a transmission circuit 4, a watch dog timer 5 (
The transmission circuit 4 and the transmission circuits of the unit control circuits 1b to 1n exchange data via a transmission line 6. Note that the unit control circuit 1a and the unit control circuits 1b to 1n have the same structure.
次に動作について説明する。ユニット制御回路1a〜1
nは複数台設置され、各々は伝送回路4に接続された共
通の伝送線6f:介して時分割多重通信にて結合されて
いる。会話はまずCPU3が伝送回路4から伝送線6上
のデータを受信し、伝送線6が空き状態であることを確
認し、伝送回路4ヘデータを注入し、伝送線6へ送信す
る。Next, the operation will be explained. Unit control circuit 1a-1
A plurality of units n are installed, and each unit is coupled by time division multiplex communication via a common transmission line 6f connected to the transmission circuit 4. In the conversation, the CPU 3 first receives data on the transmission line 6 from the transmission circuit 4, confirms that the transmission line 6 is free, injects the data into the transmission circuit 4, and transmits it to the transmission line 6.
すべてのユニット制御装置1a〜1nはこの送信データ
を伝送回路4により受信する。各ユニット制御回路1a
〜1nは上記の受信データや制御回路2からのデータk
cPU3にて判断し、制御回路2に指令を与えユニット
の制御を行なう。All the unit control devices 1a to 1n receive this transmission data through the transmission circuit 4. Each unit control circuit 1a
~1n is the above received data and data k from control circuit 2
The cPU 3 makes a judgment and gives a command to the control circuit 2 to control the unit.
また、CPU3はプログラム上で正常なルーチンで動作
しておれば、一定間隔でパルスtw、D=’r。Further, if the CPU 3 is operating according to a normal routine on the program, the pulse tw, D='r is generated at regular intervals.
5へ注入する。W、I)、T、5はこのパルスを検知し
、パルスが一定時間以上遮断された場合、CPU3が異
常なルーチン上で動作している(以下暴走状態という〕
と判断し、CPU3’tリセツトし正常復帰させる。Inject into 5. W, I), T, and 5 detect this pulse, and if the pulse is interrupted for a certain period of time or more, the CPU 3 is operating in an abnormal routine (hereinafter referred to as a runaway state).
It is determined that the CPU 3't is reset and returned to normal.
従来の遠隔制御装置は以上のように構成されているので
、あるユニット制御装置1aのCPU3がW、D、T、
5に対しては一定間隔でパルスを出しているが、常時送
信を行ない続けるという暴走状態に陥った場合、伝送線
6はこの送信データで専有され、時分割多重通信方式で
あるために、他の正常なユニット制御回路1b〜ln間
のデータ伝送は全く不能となり、システム全体の機能が
停止するという問題点があった。Since the conventional remote control device is configured as described above, the CPU 3 of a certain unit control device 1a has W, D, T,
5, pulses are sent at regular intervals, but if the transmission line 6 goes out of control and continues to transmit data all the time, the transmission line 6 will be exclusively used for this transmission data, and since it is a time division multiplex communication system, other transmission lines will be There was a problem in that normal data transmission between the unit control circuits 1b to ln became completely impossible, and the function of the entire system stopped.
この発明は、かかる問題点を解消するためになされたも
ので、各ユニット制御回路のCPUが連続送信を行なう
暴走状態に陥った場合、これを検知してCPUをリセッ
トし、正常復帰させることのできる遠隔制御装置を得る
ことを目的とする。This invention was made to solve this problem, and when the CPU of each unit control circuit goes into a runaway state where continuous transmission is performed, it is possible to detect this and reset the CPU to return to normal. The purpose is to obtain a remote control device that can
この発明に係る遠隔制御装置は、送信データ最大長およ
び送信間隔最小時間を定め、各ユニット制御回路内のC
PUから伝送回路へ注入される送信データを各ユニット
制御回路内の送信回路内の送信監視回路にて検知し、送
信監視回路と結合された各ユニット制御回路内のリセッ
ト回路によりCPU’eリセットするようにしたもので
ある。The remote control device according to the present invention determines the maximum length of transmission data and the minimum transmission interval time, and
The transmission data injected from the PU to the transmission circuit is detected by the transmission monitoring circuit in the transmission circuit in each unit control circuit, and the CPU'e is reset by the reset circuit in each unit control circuit combined with the transmission monitoring circuit. This is how it was done.
この発明においては、各ユニット制御回路内のCPUか
ら伝送回路へ注入される送信データを各ユニット制御回
路内の送信監視回路で検出してリセット回路に出力し、
このリセット回路により各ユニット制御回路内の連続送
信を行なう暴走状態に陥ったCPUeリセットし、正常
復帰する。In this invention, the transmission data injected from the CPU in each unit control circuit to the transmission circuit is detected by the transmission monitoring circuit in each unit control circuit, and is output to the reset circuit,
This reset circuit resets the CPUe in each unit control circuit which has fallen into a runaway state of continuous transmission, and returns to normal.
以下、この発明の遠隔制御装置の実施例を図について説
明する。第1図はこの発明の一実施例によるブロック図
であり、この第1図において、第2図と同一符号は同一
または相当部分を示している。この第1図を第3図と比
較しても明らかなように、各ユニット制御回路1a〜1
nにおいて、送信監視回路7とリセット回路8とが新た
に付加されたものであシ、各ユニット制御回路1a〜1
nは同−構ry、t−なし、ユニット制御回路1aを代
表してその内部構成を示している。Embodiments of the remote control device of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram according to an embodiment of the present invention, and in FIG. 1, the same reference numerals as in FIG. 2 indicate the same or corresponding parts. As is clear from comparing FIG. 1 with FIG. 3, each unit control circuit 1a to 1
n, a transmission monitoring circuit 7 and a reset circuit 8 are newly added, and each unit control circuit 1a to 1
n indicates the same structure, t- is absent, and the internal structure is representative of the unit control circuit 1a.
次に、第2図(a)〜第2図(0の信号波形図を参照し
て動作について説明する。第2図(a)の102゜第2
図(C)の10 b、第2図(e)の10cは送信デー
タを示し、第2図Φ)の11a1第2図(ψの11b1
第2図(0の11cはCPU3のリセット信号を示して
いる。リセットはrLJレベルにて有効となる場合を示
している。Next, the operation will be explained with reference to the signal waveform diagrams of FIGS. 2(a) to 2(0).
10 b in Figure (C) and 10 c in Figure 2 (e) indicate transmission data;
FIG. 2 (11c at 0 indicates a reset signal for the CPU 3. The reset is valid at the rLJ level.
CPU3が伝送回路4を介して伝送線6へ送出する送信
データはその最大長を定めておく。The maximum length of transmission data sent by the CPU 3 to the transmission line 6 via the transmission circuit 4 is determined in advance.
また、一つのユニット制御回路1aからの送信データが
送出されてから、次のデータが送出するまでの送信間隔
の最小時間も定めておく。In addition, the minimum transmission interval time from when one unit control circuit 1a transmits data to when the next data is transmitted is also determined.
CPU3から送出されるデータは送信監視回路7へ導か
れ、最大長以上の連続送信データが検知された場合、ま
たは送出データ間隔が最小時間以下になった場合、リセ
ット回路8ヘリセツト指令を出し、リセット回路8がC
PU3のリセットを行なう。リセット回路8はW、D、
T、 5からのリセット信号によっても、CPU3のリ
セット回路なう。The data sent from the CPU 3 is guided to the transmission monitoring circuit 7, and when continuous transmission data longer than the maximum length is detected, or when the transmission data interval becomes less than the minimum time, a reset circuit 8 issues a reset command and resets the data. Circuit 8 is C
Perform a reset of PU3. The reset circuit 8 has W, D,
The reset circuit of the CPU 3 is also activated by the reset signal from the T and T5.
第2図(a)の108は正規の送信データが送出されて
おシ、第2図(b)のllaに示すごとく、CPU3は
リセットされない。第2図(C)の10bでは送信デー
タが規定以上の長さを示しており、第2図(イ)のll
bにてCPU3がリセットされている。Normal transmission data is sent out at 108 in FIG. 2(a), and as shown at lla in FIG. 2(b), the CPU 3 is not reset. At 10b in FIG. 2(C), the length of the transmitted data is longer than the specified length, and at 10b in FIG. 2(A),
The CPU 3 is reset at b.
CPU3はリセット後正常復帰する。第2図(e)の1
00では一連の送信後、規定の送信間隔以下で再び送信
を開始している送信データを示す。第2図(f)のli
eにCPU3のリセット信号を示すが、送信間隔時間が
規定以下となったときCPU3がリセットされている。The CPU 3 returns to normal after being reset. Figure 2 (e) 1
00 indicates transmission data for which transmission is started again at a predetermined transmission interval or less after a series of transmissions. li in Figure 2(f)
The reset signal of the CPU 3 is shown in e, and the CPU 3 is reset when the transmission interval time becomes less than the specified value.
この発明は以上説明したとおり、送信データの最大長お
よび送信間隔の最小時間を定め通信を行ない、CPUか
らの送信データを送信監視回路にて監視し、上記の規則
から逸脱した場合、リセット回路にてCPUのリセット
を行なうように構成したので、1台以上のユニット制御
回路がノイズや電源異常などの影響で暴走状態に陥り、
連続送信を行ない伝送線を占有し、システム内の通信を
不能に陥いれた場合、直ちに暴走状態のCPtJt−リ
セットし、正常復帰させるため、システムの安定性、信
頼性が向上するという効果がある。As explained above, this invention performs communication by determining the maximum length of transmission data and the minimum transmission interval time, and monitors the transmission data from the CPU in a transmission monitoring circuit, and when it deviates from the above rules, a reset circuit is activated. Since the configuration is configured to reset the CPU, one or more unit control circuits may go into a runaway state due to noise or power supply abnormality, etc.
If continuous transmission occupies the transmission line and disables communication within the system, the out-of-control CPtJt is immediately reset and returned to normal, which has the effect of improving system stability and reliability. .
第1図はこの発明の遠隔制御装置のブロック図、第2図
は同上遠隔制御装置の動作を説明するための信号を示す
図、第3図は従来の遠隔制御装置金示すブロック図であ
る。
1a〜1n・・・ユニット制御回路、2・・・制御回路
、3・・・CPU、4・・・伝送回路、5・・・ウォッ
チ・ドッグ・タイマ(W、D、T、 )、6・・・伝送
線、7・・・送信監視回路、8・・・リセット回路。
なお、必中同一符号は同一または相当部分を示す。FIG. 1 is a block diagram of a remote control device according to the present invention, FIG. 2 is a diagram showing signals for explaining the operation of the remote control device, and FIG. 3 is a block diagram showing a conventional remote control device. 1a to 1n...Unit control circuit, 2...Control circuit, 3...CPU, 4...Transmission circuit, 5...Watch dog timer (W, D, T, ), 6... ...Transmission line, 7...Transmission monitoring circuit, 8...Reset circuit. Note that identical symbols always indicate the same or equivalent parts.
Claims (2)
置からの指令にしたがつて機器を制御する制御回路、中
央処理装置からの送信データを受け伝送線上へ送信を行
ないかつ伝送線上からデータを受信し中央処理装置へ受
信データを伝える伝送回路、中央処理装置からの送信デ
ータを受け伝送線占有時間を監視しリセット回路へリセ
ット指令信号を送出する送信監視回路、送信監視回路か
らのリセット指令信号を受け中央処理装置のリセットを
行なうリセット回路を備えたユニット制御回路を構成し
、このユニット制御回路複数台が1対の上記伝送線で結
合され互いに時分割で通信を行なうことを特徴とする遠
隔制御装置。(1) A control circuit that transmits the status of the equipment to the central processing unit and controls the equipment according to commands from the central processing unit, receives data sent from the central processing unit, transmits it onto the transmission line, and transmits the data from the transmission line. a transmission circuit that receives transmission data from the central processing unit and transmits the received data to the central processing unit, a transmission monitoring circuit that receives transmission data from the central processing unit, monitors the transmission line occupation time, and sends a reset command signal to the reset circuit, and a reset command from the transmission monitoring circuit. A unit control circuit includes a reset circuit that receives a signal and resets the central processing unit, and a plurality of unit control circuits are connected by a pair of the transmission lines and communicate with each other in a time-sharing manner. remote control device.
、その最大長および送信時間間隔の最小時間を定めてお
り送信監視回路にて送信データが上記の条件を逸脱した
ことを検知し、中央処理装置。 リセットを行なうことを特徴とする特許請求の範囲第1
項記載の遠隔制御装置。(2) The transmission data sent from each unit control circuit has its maximum length and minimum transmission time interval determined, and the transmission monitoring circuit detects that the transmission data deviates from the above conditions, and the central processing Device. Claim 1 characterized in that a reset is performed.
Remote control device as described in section.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15656086A JPS6313495A (en) | 1986-07-02 | 1986-07-02 | Remote controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15656086A JPS6313495A (en) | 1986-07-02 | 1986-07-02 | Remote controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6313495A true JPS6313495A (en) | 1988-01-20 |
Family
ID=15630460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15656086A Pending JPS6313495A (en) | 1986-07-02 | 1986-07-02 | Remote controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6313495A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01284133A (en) * | 1988-05-11 | 1989-11-15 | Mitsubishi Electric Corp | Signal transmission device |
JPH02128539A (en) * | 1988-11-09 | 1990-05-16 | Alpine Electron Inc | Method and system for data communication |
-
1986
- 1986-07-02 JP JP15656086A patent/JPS6313495A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01284133A (en) * | 1988-05-11 | 1989-11-15 | Mitsubishi Electric Corp | Signal transmission device |
JPH0748736B2 (en) * | 1988-05-11 | 1995-05-24 | 三菱電機株式会社 | Signal transmission device |
JPH02128539A (en) * | 1988-11-09 | 1990-05-16 | Alpine Electron Inc | Method and system for data communication |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS639690B2 (en) | ||
JPH04153176A (en) | Monitor and control unit for elevator | |
JPS6313495A (en) | Remote controller | |
JPH0817394B2 (en) | Interrupt processing method of time division multiplex transmission system | |
JPS61295738A (en) | Transmission controller | |
JPS6313494A (en) | Remote controller | |
JPH0130752B2 (en) | ||
JPS622685Y2 (en) | ||
JP2001341953A (en) | Control device for elevator | |
JP3154538B2 (en) | Data input / output device | |
KR890002922B1 (en) | Decentralization type control apparatus for an air-conditioning or a refrigerating apparatus | |
JPH01166161A (en) | Mutual monitoring system for multiprocessor system | |
JPS60107951A (en) | Transmission system | |
JPH10341271A (en) | Communication error detection method in digital communication system | |
JPS6083163A (en) | Data processor | |
JPH01265695A (en) | Remote supervisory and control system | |
JPS62171344A (en) | Occupation prevention system for modem circuit | |
JPH0262699A (en) | Disaster preventing monitor | |
JP2931998B2 (en) | Controller system | |
JPH0518494B2 (en) | ||
JPH07221817A (en) | Fault detection system | |
JPS6394394A (en) | Controller for master slave type vending machine | |
JPH10207745A (en) | Method for confirming inter-processor existence | |
JPH01248899A (en) | Remote supervisory and controlling system | |
JPS61285315A (en) | Automatic combustion control device of remote control type |