JPS6313204B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は商用電源を直流に変換すると共に電源
電流の高調波成分を低減する電源回路に関する。

〔従来の技術〕 一般に交流の商用電源を整流回路を用いて整流
して、これをコンデンサＣやチヨークコイルＬで
平滑し、ほぼ直流出力化する直流電源回路は、上
記のＬやＣの選定によつては、電源電流の波形歪
または位相遅れによつて入力電力の力率が悪化す
る。

例えばコンデンサＣのみで平滑する場合では、
電源電圧の瞬時値が直流電圧より低くなる位相で
電源電流は流れず、電源電圧の最大値付近の位相
でのみ流れるパルス状の電流波形となり、高調波
成分を多く含み、力率が悪化する。

以上のような力率の悪下という問題を解決する
方法としてリアクトルとトランジスタ等から成る
昇圧チヨツパ回路を利用して、電源電圧の瞬時値
が直流電圧より低くなる位相においても、商用電
源から直流側に電流を流し、力率を改善する方法
がある。

その代表的な力率を改善する回路を備えた電源
回路の構成を第１図に示す。

主回路構成は商用電源１よりリアクトル６、ス
イツチング素子に係るトランジスタ５ａを含む力
率改善回路５、整流回路２、平滑コンデンサ３を
介して負荷回路４へ電力を供給する回路である。

この力率改善回路５の特性を左右するトランジ
スタ５ａの従来制御法について述べる。

第１図の制御回路で、７は電源電圧１５を検出
する電源電圧検出回路、８は1kHz〜20kHzの商用
電源１の周波数よりも高い周波数を発振する容量
帰還形の三角波発振回路である。上記の電源電圧
検出回路７の出力は正弦波全波整流波形であり、
コンパレータ９で設定電圧V₁と比較されて、そ
の出力信号１６を得る。

一方、三角波発振回路８の出力である三角波は
コンパレータ１０にて設定電圧V₂と比較されて、
その出力信号１７を得る。

以上述べた２つのコンパレータ９と１０のそれ
ぞれの出力信号１６と１７はAND回路１１を通
して、その出力となるチヨツパ信号１８となり、
ドライブ回路１２を介してトランジスタ５ａのス
イツチングを制御する。

前述の設定電圧V₁は、電源電圧１５のどの位
相に対してトランジスタ５ａをチヨツパ動作させ
るかを決定するものであり、逆に言えば、電源電
圧１５の最大値付近では、元来電源電流１９が流
れる期間であることから、その付近においてチヨ
ツパ動作を停止する期間を決定するものである。
一方、前述の設定電圧V₂はトランジスタ５ａの
チヨツパ動作期間中における通流率を決定するも
のである。以上の２つの設定電圧V₁及びV₂は、
力率改善効果が最大になる点に設定される。

第２図は、以上示した第１図の主要部波形を示
したもので、同図ａ〜ｅは、それぞれ電源電圧１
５、コンパレータ９の出力信号１６、コンパレー
タ１０の出力信号１７、AND回路１１の出力で
あるチヨツパ信号１８、及び電源電流１９を表わ
している。

ここで、トランジスタ５ａのチヨツパ動作につ
いて示すと、次の様になる。トランジスタ５ａが
オン状態では、商用電源１はリアクトル６及びト
ランジスタ５ａを介して短絡され、電源電流が流
れる。次にトランジスタ５ａをターンオフする
と、それまでリアクトル６に流れていた電流によ
り、リアクトル６に蓄積されたエネルギーによつ
て整流回路２を介して直流出力側に電源電流１９
は流れる。

以上の制御を行なうことによつて、力率改善回
路５が無い場合、70％程度の力率に対して90％程
度の力率に改善される。

〔発明が解決しようとする問題点〕

しかし、上述の従来制御法では、トランジスタ
５ａのチヨツパ動作期間における通流率が一定で
あるため、電源電流１９の波形の平均値分布（高
次の高調波を除いた）は第２図ｆの如くなり、電
源電圧１５の瞬時値が低い値における位相での電
源電流の確保が不十分であり、力率が100％にな
る正弦波とはならず、つまり、力率の改善が不十
分であつた。

更に、チヨツパ動作は三角波発振回路８により
決定される一定の周波数であるため、力率改善の
効果を大とするために、チヨツパ動作期間の全期
間に対して周波数を高くする場合では、トランジ
スタ５ａのスイツチングが損失の増大を招き、電
源回路の効率が低下するという欠点を有してい
た。

本発明の目的は、力率改善効果が高く、かつス
イツチング損失の少ない力率改善回路を備えた電
源回路を提供するにある。

〔発明の概要〕

本発明は、電源電流の瞬時値を検出し、電源電
流を上限レベルと下限レベルとの間で連続的に動
作させるようにスイツチング素子のスイツチング
を制御することにより、電源電圧の瞬時値が低い
位相においても充分電流を流すことにより、力率
改善効果を高めると共に、スイツチング素子のス
イツチング回数を減らし、その損失の低減を図る
というものである。

〔発明の実施例〕

第３図には、本発明の一実施例が示されてい
る。図において、商用電源１にはリアクトル６、
整流回路２及びスイツチング回路５ｂが接続され
ている。整流回路２は、４個のダイオードＤ１〜
Ｄ４によつて構成されている。また、スイツチン
グ回路５ｂはスイツチング素子としてのトランジ
スタ５ａと、このトランジスタ５ａのコレクタに
接続される２個のダイオードＤ５，Ｄ６とからな
る。整流回路２とスイツチング回路５ｂとは抵抗
２８によつて接続されている。また、前記リアク
トル６、スイツチング回路５ｂ、抵抗２８、及び
整流回路を構成する２つのダイオードＤ３，Ｄ４
とから力率改善回路５が構成されている。更に、
整流回路の２つのダイオードＤ１とＤ２の共通カ
ソード端子と、抵抗２８と一端子間に平滑コンデ
ンサ３と負荷回路４が接続されている。

以上のように構成される主回路は、商用電源１
より、整流回路２と力率改善回路５を介して、負
荷回路４へ直流電力を供給する。電源電流１９は
その全波整流波形として、前記の抵抗２８で検出
できるものである。

制御回路は、前述の抵抗２８の電圧降下を、増
幅し、検出電流３４を作成するオペアンプ２１、
電源電流が上限レベルあるいは下限レベルに達す
ることを識別するために、前記検出電流３４を第
１の設定電流Vhと比較するコンパレータ２２及
び第２の設定電流V_Lと比較するコンパレータ２
３、コンパレータ２２の出力である上限レベル検
出信号Ish及び、コンパレータ２３の出力である
下限レベル検出信号I_SLを入力し反転するNOT回
路２９の出力信号I_SLの２つの信号を入力とする
フリツプフロツプ２６並びに、そのフリツプフロ
ツプ２６の出力であるチヨツパ信号３３を入力と
して、前述のスイツチング回路５ｂを構成するト
ランジスタ５ａに対するドライブ回路２７から構
成される。そして、抵抗２８、オペアンプ２１が
電源電流検出回路を、フリツプフロツプ２６、ド
ライブ回路２７がスイツチング制御回路を構成し
ている。

前記上限レベル検出信号Ish及び下限レベル検
出信号I_SLは、検出電流３４がそれぞれ前記の第
１及び第２の設定電圧Vh、V_Lより大きい状態の
時にHighレベルの信号になるものとしている。
また、フリツプフロツプ２６の出力であるチヨツ
パ信号３３は、上限レベル検出信号Ishが、High
レベル状態では常にLowレベル状態となり、ト
ランジスタ５ａはオフ状態を保つ。

第４図は、第３図の要部波形であり、同図ａは
電源電圧１５、ｂは電源電流１９に対する検出電
流３４、ｃは上限レベル検出信号Ish、ｄは下限
レベル検出信号I_SL、ｅはその反転信号I_SL、ｆは
チヨツパ信号３３、ｇは電源電流１９の平均値分
布である。

以下、第３図、第４図を用いて本実施例の制御
動作について説明する。

検出電流３４が第２の設定電流I_SLより小さい
と、上限レベル検出信号Ish及び下限レベル検出
信号I_SLはいずれもLowレベルであり、したがつ
てチヨツパ信号３３はHighレベルとなり、トラ
ンジスタ５ａはオン状態となる。この結果、電源
電流は、例えば電源電圧１５の極性が正であれ
ば、商用電源１−リアクトル６−ダイオードＤ５
−トランジスタ５ａ−抵抗２８−ダイオードＤ４
の閉ループで流れ、時間の経過と共に電源電流は
増加する。

次に検出電流３４が第２の設定電流V_Lにより
大きくなると、下限レベル検出信号I_SLはHighレ
ベルとなる。しかしながら、上限レベル検出信号
Ishは引き続きLowレベルのままであり、したが
つてチヨツパ信号３３も引き続きHighレベルで
あつて電源電流１９は増加する。

次に、検出電流３４が第１の設定電流Vhを越
えると、上限レベル検出信号IshはHighレベルに
反転し、チヨツパ信号３３はLowレベルとなり、
トランジスタ５ａはその動作遅れ時間経過後ター
ンオフする。この結果、電源電流１９は、リアク
トル６−ダイオードＤ１−平滑コンデンサ３と負
荷回路４−抵抗２８−ダイオードＤ４の閉ループ
で流れ、時間の経過と共に減衰する。この減衰す
る電源電流によつて、検出電流３４が第１の設定
電流Vhより小さくなり、上限レベル検出信号Ish
がLowレベルとなつても、下限レベル検出信号
I_SLがHighレベルである限りは、チヨツパ信号３
３はLowレベルの状態を維持する。

次に、電源電流１９が実に減衰し、検出電流３
４が、第２の設定電流V_Lより小さくなると、下
限レベル検出信号I_SLはLowレベルに反転し、そ
の結果、チヨツパ信号はHighレベルに反転しト
ランジスタ５ａはターンオンする。

以上の様にしてトランジスタ５ａはチヨツパ動
作し、電源電流１９は２つの電流レベル間を増減
する。

ここで、例えば第４図ｂで示したT₂の期間の
如く電源電圧１５の瞬時値が低い期間では電源電
流１９も小さく検出電流３４が第２の設定電流
V_Lより小さくなり、トランジスタ５ａはオン状
態を保つたままスイツチングを停止する。また、
これとは逆に、例えば第４図ｂで示した期間T₁
の如く電源電圧１５の最大値付近の期間では、ト
ランジスタ５ａをオンとしなくとも、直接商用電
源１から直流出力側（平滑コンデンサ３及び負荷
回路４）に電源電流１９は流れる期間であり、こ
の結果、検出電流３４は第１の設定電流Vhより
大きく、上限レベル検出信号IshはHighレベルと
なつてトランジスタ５ａはオフ状態のままスイツ
チングを停止する。

したがつて、本実施例によれば、商用電源の一
定周期内のスイツチング回数が少なく、トランジ
スタ５ａのスイツチング損失が低減できると共
に、第４図ｇに示したように、電源電流１９の平
均値分布も、電源電圧が低くなる期間においても
大きくすることができ、高効率、高力率の力率改
善を行うことができる。

また、第１及び第２の設定電流を上記実施例で
は一定としたが、電流電圧の位相に応じて変化し
ても、本発明の目的は達せられる。

〔発明の効果〕 以上説明したように本発明によれば、力率改善
効果の高い電源回路とすることができる。

【図面の簡単な説明】

第１図は従来の電源回路、第２図は第１図の動
作波形図、第３図は本発明の実施例を示す回路
図、第４図は第３図の動作波形図である。 ２……整流回路、３……平滑コンデンサ、４…
…負荷回路、５……スイツチング回路、５ａ……
トランジスタ、２１……オペアンプ、２２，２３
……コンパレータ、２４，２５……可変抵抗、２
６……フリツプフロツプ、２７……ドライバー
部。

Claims (1)

【特許請求の範囲】
1. １ 交流電源を整流回路と平滑素子により直流に
   変換する電源回路であつて、交流電源と平滑素子
   とを結ぶ回路中にリアクトルが挿入され、少なく
   ともリアクトルを介して交流電源を短絡するスイ
   ツチング素子を有する電源回路において、電源電
   流を検出する電源電流検出回路と、該電源電流検
   出回路の検出電流を上限設定電流及び下限設定電
   流と比較するコンパレータと、該コンパレータの
   比較結果により、前記検出電流が前記上限設定電
   流より大きいときは前記スイツチング素子をオフ
   状態にするためのオフ信号を出力し、前記検出電
   流が前記下限設定電流よりも小さいときには前記
   スイツチング素子をオン状態にするためのオン信
   号を出力し、さらに前記検出電流が前記上限設定
   電流から前記上限設定電流と前記下限設定電流と
   の間の標準電流になつたときは、前記オフ信号を
   出力し、前記検出電流が前記下限設定電流から前
   記標準電流になつたときには前記オン信号を出力
   するスイツチング制御回路と、を含むことを特徴
   とする電源回路。