JPS63131104A - ハイブリツド光集積回路 - Google Patents
ハイブリツド光集積回路Info
- Publication number
- JPS63131104A JPS63131104A JP27705886A JP27705886A JPS63131104A JP S63131104 A JPS63131104 A JP S63131104A JP 27705886 A JP27705886 A JP 27705886A JP 27705886 A JP27705886 A JP 27705886A JP S63131104 A JPS63131104 A JP S63131104A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- optical
- waveguide
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000010410 layer Substances 0.000 abstract description 46
- 239000004065 semiconductor Substances 0.000 abstract description 44
- 239000012792 core layer Substances 0.000 abstract description 13
- 238000005498 polishing Methods 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 238000000034 method Methods 0.000 description 11
- 238000005253 cladding Methods 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003301 hydrolyzing effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000004017 vitrification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、シリコン基板上に光導波路と、半導体レーザ
等の光素子とを複合一体化したハイブリッド光集積回路
に関するものである。
等の光素子とを複合一体化したハイブリッド光集積回路
に関するものである。
〔従来技術・発明が解決しようとする問題点〕光通信や
光情報処理分野で必要となる各種光回路の小型化、高信
頼化及び低価格化のために、ＳＬ基板上に形成した光導
波路と各種光素子とを複合一体化したハイブリッド光集
積回路の実現が期待される。ハイブリッド光集積回路を
実現するためには、同一基板上で光導波路と光素子とを
効率よく光結合させることが必要不可欠である。
光情報処理分野で必要となる各種光回路の小型化、高信
頼化及び低価格化のために、ＳＬ基板上に形成した光導
波路と各種光素子とを複合一体化したハイブリッド光集
積回路の実現が期待される。ハイブリッド光集積回路を
実現するためには、同一基板上で光導波路と光素子とを
効率よく光結合させることが必要不可欠である。
第８図は、この種のハイブリッド光集積回路のプロトタ
イプであり、Ｓｉ基板上に形成した石英系光導波路と半
導体レーザとを一体化した例である（Ｈ，Ｔｅｒｕｉ
、 Ｙ、Ｙａｉａｄａ、 Ｈ，にａｗａｃｈｉ ａｎｄ
Ｈ，にｏｂａｙａｓｈｉ ； “Ｈｙｂｒｉｄ
Ｉｎｔ（ＱｒａｔｉＯｎ Ｏｆ ａ Ｌａ５ｅ
ｒ ロ１ｏｄｅａｎｄ Ｈｉｏｈ−ｓｉｌｉｃａ Ｈ
ｕｌｔｉｍｏｄｅ ０ｐｔｉｃａｌ Ｃｈａｎｎｅｌ
Ｈａｖｅｇｕｉｄｅ ｏｎ ５ｉｌｉｃｏｎ” 、 Ｅ
Ｉｅｃｔｒｏｎ、Ｌｅｔｔ、ｖｏ１２１ 。
イプであり、Ｓｉ基板上に形成した石英系光導波路と半
導体レーザとを一体化した例である（Ｈ，Ｔｅｒｕｉ
、 Ｙ、Ｙａｉａｄａ、 Ｈ，にａｗａｃｈｉ ａｎｄ
Ｈ，にｏｂａｙａｓｈｉ ； “Ｈｙｂｒｉｄ
Ｉｎｔ（ＱｒａｔｉＯｎ Ｏｆ ａ Ｌａ５ｅ
ｒ ロ１ｏｄｅａｎｄ Ｈｉｏｈ−ｓｉｌｉｃａ Ｈ
ｕｌｔｉｍｏｄｅ ０ｐｔｉｃａｌ Ｃｈａｎｎｅｌ
Ｈａｖｅｇｕｉｄｅ ｏｎ ５ｉｌｉｃｏｎ” 、 Ｅ
Ｉｅｃｔｒｏｎ、Ｌｅｔｔ、ｖｏ１２１ 。
ｐｐ ６４６−６４８．１９８５ ）。
第８図で、１はＳＬ基板、２は光導波路であり、コアｆ
ｆ１２ａ１バッファ層２ｂ及びクラッド層２Ｃの３ｗＪ
構造をしている。３はレーザガイド、４は半導体レーザ
、４ａはその活性層である。６は給電用ワイＡア、７は
導電膜である。半導体レーザ４は、レーザガイド３に押
しあてられ、光導波路２に対する適正位置に位置決めさ
れる。また、半導体レーザ４を基板１上に搭載した際の
ＳＬＷ板１の表面から半導体レーザ４の活性８４ａ中心
までの高さＪｏは、光導波路２のコア２ａの中心の高さ
Ｊｏ＋ と等しくなるように、、ｆｏ＝Ｊｏ＋に設定し
である。したがって、半導体レーザ４をｓｉ基板上に搭
載し、導波路とレーザ活性層の横方向の位置を合わせる
だけでレーザ・導波路間の位置合せが実現できる。また
、この際、半導体レーザ４は、Ｓｉ基板上に直接接触し
ているので、Ｓｉ基板はレーザのヒートシンクとしても
機能している。ところで、上記の構造では、レーザ活性
層４ａの高さＪＯを、導波路コア中心の高さＪｏ＋に一
致させるために、半導体レーザ４の基板を必要な厚さに
まで研磨する必要があるため、以下のような問題が生ず
る。光導波路２の各層の厚さは、多モード系２ではコア
層〜５０μｍ、バッファ層〜１５μｍ。
ｆ１２ａ１バッファ層２ｂ及びクラッド層２Ｃの３ｗＪ
構造をしている。３はレーザガイド、４は半導体レーザ
、４ａはその活性層である。６は給電用ワイＡア、７は
導電膜である。半導体レーザ４は、レーザガイド３に押
しあてられ、光導波路２に対する適正位置に位置決めさ
れる。また、半導体レーザ４を基板１上に搭載した際の
ＳＬＷ板１の表面から半導体レーザ４の活性８４ａ中心
までの高さＪｏは、光導波路２のコア２ａの中心の高さ
Ｊｏ＋ と等しくなるように、、ｆｏ＝Ｊｏ＋に設定し
である。したがって、半導体レーザ４をｓｉ基板上に搭
載し、導波路とレーザ活性層の横方向の位置を合わせる
だけでレーザ・導波路間の位置合せが実現できる。また
、この際、半導体レーザ４は、Ｓｉ基板上に直接接触し
ているので、Ｓｉ基板はレーザのヒートシンクとしても
機能している。ところで、上記の構造では、レーザ活性
層４ａの高さＪＯを、導波路コア中心の高さＪｏ＋に一
致させるために、半導体レーザ４の基板を必要な厚さに
まで研磨する必要があるため、以下のような問題が生ず
る。光導波路２の各層の厚さは、多モード系２ではコア
層〜５０μｍ、バッファ層〜１５μｍ。
クラッド層〜５μｍ、また、単一モード系で、コア層〜
１０μ７ｎ、バッファ層〜２０ａｍ、クラッド層〜１０
μＴｒＬ程度である。したがって、Ｊｏ＝Ｊｏ＋に設定
するためには、半導体レーザの基板の厚さを、多モード
系に対して〜４０ｔｌＴｒＬ１単一モード系に対して〜
２５μｍにしなければならない。しかも、厚さに対する
要求精度は、多モード系に対しては±３μｍ以内、単一
モード系に対しては１μｍ以内と厳しい。半導体レーザ
の構成材料であるＧａＡｓ系あるいはＴｎＰ系は脆弱で
あり、上記のような精度で薄く研磨することは難しく、
特に、単一モード系のように薄い半導体レーザをＳＬ基
板上にボンディングすることは困難で、ハイブリッド光
集積回路構成上の大きな問題となっていた。 半導体レ
ーザ４の基板の研磨を要せず、かつ高さ方向の精密な位
置合せを実現する方法としては、第９図のように半導体
レーザ４の活性層４ａ側を下向きにしたｐ−サイド・ダ
ウン・ボンディングがある。この方法では、半導体レー
ザ４の活性層４ａの上のエピタキシャル成長層の厚さＪ
と、導波路コア層中心の高ざｊｌとを一致させればよい
。エピタキシ１アル成長層の厚ざＪは高々５μｍである
ので、この厚さを±１μｍ以内精度で決定することは容
易である。しかしながら、この場合は、第８図とは逆に
１１も高さ５μｍ程度に設定しなければならないので、
導波路コア層厚も１０μｍ以内と制限され、この方法が
適用できるのは、単一モード系に限られる。しかも、コ
ア層厚が１０μｍ程度であれば、バッファ層厚も１０μ
ｍ以上必要である。したがって、第９図のように、ｐ−
サイド・ダウン・ボンディングを行なう場合、半導体レ
ーザ４をＳｉ基板１に直接接触させることができず、Ｓ
Ｌ基板をヒートシンクとして機能させることはできない
。この場合、別個にヒートシンク８を設ける必要が生じ
、光集積回路の小型化、高密度化が難しい。
１０μ７ｎ、バッファ層〜２０ａｍ、クラッド層〜１０
μＴｒＬ程度である。したがって、Ｊｏ＝Ｊｏ＋に設定
するためには、半導体レーザの基板の厚さを、多モード
系に対して〜４０ｔｌＴｒＬ１単一モード系に対して〜
２５μｍにしなければならない。しかも、厚さに対する
要求精度は、多モード系に対しては±３μｍ以内、単一
モード系に対しては１μｍ以内と厳しい。半導体レーザ
の構成材料であるＧａＡｓ系あるいはＴｎＰ系は脆弱で
あり、上記のような精度で薄く研磨することは難しく、
特に、単一モード系のように薄い半導体レーザをＳＬ基
板上にボンディングすることは困難で、ハイブリッド光
集積回路構成上の大きな問題となっていた。 半導体レ
ーザ４の基板の研磨を要せず、かつ高さ方向の精密な位
置合せを実現する方法としては、第９図のように半導体
レーザ４の活性層４ａ側を下向きにしたｐ−サイド・ダ
ウン・ボンディングがある。この方法では、半導体レー
ザ４の活性層４ａの上のエピタキシャル成長層の厚さＪ
と、導波路コア層中心の高ざｊｌとを一致させればよい
。エピタキシ１アル成長層の厚ざＪは高々５μｍである
ので、この厚さを±１μｍ以内精度で決定することは容
易である。しかしながら、この場合は、第８図とは逆に
１１も高さ５μｍ程度に設定しなければならないので、
導波路コア層厚も１０μｍ以内と制限され、この方法が
適用できるのは、単一モード系に限られる。しかも、コ
ア層厚が１０μｍ程度であれば、バッファ層厚も１０μ
ｍ以上必要である。したがって、第９図のように、ｐ−
サイド・ダウン・ボンディングを行なう場合、半導体レ
ーザ４をＳｉ基板１に直接接触させることができず、Ｓ
Ｌ基板をヒートシンクとして機能させることはできない
。この場合、別個にヒートシンク８を設ける必要が生じ
、光集積回路の小型化、高密度化が難しい。
本発明の目的は、従来、光導波路と半導体レーザとをハ
イブリッド集積する際に問題となった半導体レーザの薄
片化の必要をなくし、かつＳＬ基板をヒートシンクとし
て機能させることにより小型化、′？：ｓ密度化を可能
としたハイブリッド光集積回路を提供することにある。
イブリッド集積する際に問題となった半導体レーザの薄
片化の必要をなくし、かつＳＬ基板をヒートシンクとし
て機能させることにより小型化、′？：ｓ密度化を可能
としたハイブリッド光集積回路を提供することにある。
本発明は、シリコン基板上で半導体レーザ等の光素子と
光導波路とを光結合させるハイブリッド光集積回路にお
いて、シリコン基板の表面に凹部と凸部とを形成し、上
記凹部上に光導波路を形成し、上記凸部上に光素子を搭
載してなるものである。
光導波路とを光結合させるハイブリッド光集積回路にお
いて、シリコン基板の表面に凹部と凸部とを形成し、上
記凹部上に光導波路を形成し、上記凸部上に光素子を搭
載してなるものである。
実施例１
第１図（ａ）及び（ｂ）は本発明の第１の実施例を説明
する図である。１０は、凹部１０ａ及び凸部１０ｂを有
するＳｉ基板、２は凹部上に形成した石英系光導波路で
あり、２ａはコア層、２ｂはバッファ層、２Ｃはクラッ
ド層である。４は半導体レーザ、４ａはその活性層、７
は導電膜である。本実施例では、バッファ層２ｂはＳｉ
基板１０の凹部１０ａを埋めるように形成されており、
バッファｌｍ２ｂの上面の高さは、Ｓｉ基板凸部１０ｂ
上面の高さに一致さけである。したがって、バッファ層
２ｂの上面からコア１２ａの中心までの距離Ｊ１と、半
導体レーザ４をＳｉ基板上へｐ−ナイド・ダウン・ボン
ディングした時の凸部１０ｂ上面から活性１１４ａまで
の高さＪとを等しく設定することにより、半導体レーザ
４の基板を研磨することなしに半導体レーザ４と光導波
路２との高さ方向の精度位置合せができる。しかも、こ
の場合、半導体レーザ４は、ＳＬ基板１０上に直接ボン
ディングされているので、Ｓｉ！３板１０板上０トシン
クとして利用することができる。
する図である。１０は、凹部１０ａ及び凸部１０ｂを有
するＳｉ基板、２は凹部上に形成した石英系光導波路で
あり、２ａはコア層、２ｂはバッファ層、２Ｃはクラッ
ド層である。４は半導体レーザ、４ａはその活性層、７
は導電膜である。本実施例では、バッファ層２ｂはＳｉ
基板１０の凹部１０ａを埋めるように形成されており、
バッファｌｍ２ｂの上面の高さは、Ｓｉ基板凸部１０ｂ
上面の高さに一致さけである。したがって、バッファ層
２ｂの上面からコア１２ａの中心までの距離Ｊ１と、半
導体レーザ４をＳｉ基板上へｐ−ナイド・ダウン・ボン
ディングした時の凸部１０ｂ上面から活性１１４ａまで
の高さＪとを等しく設定することにより、半導体レーザ
４の基板を研磨することなしに半導体レーザ４と光導波
路２との高さ方向の精度位置合せができる。しかも、こ
の場合、半導体レーザ４は、ＳＬ基板１０上に直接ボン
ディングされているので、Ｓｉ！３板１０板上０トシン
クとして利用することができる。
このような構造の光集積回路は、第２図（ａ）〜（ｅ）
のようにして製作することができる。このプロセスを順
を追って説明する。（ａ）図は、ＳＬ基板１０に凹部１
０ａ及び凸部１０ｂを形成する工程である。このために
は、例えば、ＣＢｒｈガス等によるＳＬ基板のドライエ
ツチングあるいはアルカリエツチング液によるＳｉ基板
のウェットエツチング（異方性エツチング）が適用でき
る。ドライエツチングを用いると、ＳＬ基板上の段差は
垂直に近くなり、一方、ウェットエツチングでは段差は
斜めになる。（ｂ）図は、凹部１０ａ、凸部１０ｂを形
成したＳＬ基板１０上にバッファ層２ｂを形成する工程
である。これには、例えば、Ｓｉ Ｃ１４１ＴＬ ＣＩ
４等の原料ガスを酸水素炎中で加水分解し、ＳＬ基板
１０上に堆積させ、この後、電気炉中で高温にして透明
ガラス化する方法（火炎堆積法）〔特願昭５８−１４７
３．８．Ｋａｗａｃｈｉ ｅｔ ａｌ 、 Ｅｌｅｃｔ
ｒｏｎ。
のようにして製作することができる。このプロセスを順
を追って説明する。（ａ）図は、ＳＬ基板１０に凹部１
０ａ及び凸部１０ｂを形成する工程である。このために
は、例えば、ＣＢｒｈガス等によるＳＬ基板のドライエ
ツチングあるいはアルカリエツチング液によるＳｉ基板
のウェットエツチング（異方性エツチング）が適用でき
る。ドライエツチングを用いると、ＳＬ基板上の段差は
垂直に近くなり、一方、ウェットエツチングでは段差は
斜めになる。（ｂ）図は、凹部１０ａ、凸部１０ｂを形
成したＳＬ基板１０上にバッファ層２ｂを形成する工程
である。これには、例えば、Ｓｉ Ｃ１４１ＴＬ ＣＩ
４等の原料ガスを酸水素炎中で加水分解し、ＳＬ基板
１０上に堆積させ、この後、電気炉中で高温にして透明
ガラス化する方法（火炎堆積法）〔特願昭５８−１４７
３．８．Ｋａｗａｃｈｉ ｅｔ ａｌ 、 Ｅｌｅｃｔ
ｒｏｎ。
Ｌｅｔｔ、 １９ （１９８３） ５８３ ）を用いる
。（Ｃ）図は、余分なバッファ層を除去し、ＳＬ基板凸
部１０ｂ表面を露出させ、かつ、基板をこの高さに平坦
化する工程である。このためには、機械的研磨によって
もよいし、またＣ２Ｆ６等のフロン系ガスによる石英系
ガラス膜のドライエツチングによってもよい。（ｄ）図
は、平坦化された光集積回路基板上にコア層２ａ及びク
ラッド層２Ｃを形成する工程である。これには（ｂ）図
で用いた火炎堆積法によればよい。（ｅ）図は、不要部
分の石英系導波路をフォトリソグラフとそれらに引き続
＜Ｃ２Ｆ６等のフロン系ガスによるドライエツチングに
より除去する工程である。この結果、導波路凸部の５ｉ
ＥＧ板面はふたたび露出される。最後に、露出したＳ（
基板凸部１０ｂの面上に、例えば、導電膜としてＡｎ−
３ｎ合金膜を蒸着等により形成した後、半導体レーザを
ｐ−サイド・ダウンで搭載し固定すればボンディングは
終了する。この際、第１図のように、半導体レーザ４の
活性ＪＩ４ａからレーザの上面までの距離と、導電膜７
の高さとを合わせた高ざＪが１ｊ電路２のコア中心の高
さＪｌと等しくなるように、半導体レーザ４のエピタキ
シせル成長層厚または導電膜の厚さをコントロールすれ
ばよい。
。（Ｃ）図は、余分なバッファ層を除去し、ＳＬ基板凸
部１０ｂ表面を露出させ、かつ、基板をこの高さに平坦
化する工程である。このためには、機械的研磨によって
もよいし、またＣ２Ｆ６等のフロン系ガスによる石英系
ガラス膜のドライエツチングによってもよい。（ｄ）図
は、平坦化された光集積回路基板上にコア層２ａ及びク
ラッド層２Ｃを形成する工程である。これには（ｂ）図
で用いた火炎堆積法によればよい。（ｅ）図は、不要部
分の石英系導波路をフォトリソグラフとそれらに引き続
＜Ｃ２Ｆ６等のフロン系ガスによるドライエツチングに
より除去する工程である。この結果、導波路凸部の５ｉ
ＥＧ板面はふたたび露出される。最後に、露出したＳ（
基板凸部１０ｂの面上に、例えば、導電膜としてＡｎ−
３ｎ合金膜を蒸着等により形成した後、半導体レーザを
ｐ−サイド・ダウンで搭載し固定すればボンディングは
終了する。この際、第１図のように、半導体レーザ４の
活性ＪＩ４ａからレーザの上面までの距離と、導電膜７
の高さとを合わせた高ざＪが１ｊ電路２のコア中心の高
さＪｌと等しくなるように、半導体レーザ４のエピタキ
シせル成長層厚または導電膜の厚さをコントロールすれ
ばよい。
実施例２
第３図は、本発明の第２の実施例を説明する図である。
この実施例は、第１の実施例と異なりＳＬ基板凸部１０
ｂの上面と、光導波路バッファＪＩ２ｂ上面の高さが一
致していない場合を示している。
ｂの上面と、光導波路バッファＪＩ２ｂ上面の高さが一
致していない場合を示している。
第３図においては、半導体レーザ４の活性層４ａのＳＬ
基板凸部１０ｂからの高さＪが導波路コア層２ａの中心
の高さＪｌより小さくなっている。バッファ１Ｍ２ｂの
上面と、ＳＬ基板凸部１０ｂ上面との間に段差Ｊ３
（＝４＋−ｊ）を設けているので、半導体レーザ４をｐ
−サイド・ダウンでＳＬｉ％板凸部１０ｂ上面にボンデ
ィングすることにより、半導体レーザ４と光導波路２と
の高さ合わせができる。例えば、多モード系光導波路の
ように、コア層厚が、導体レーザの活性層の上面に成長
させるエピタキシｔシル層より厚くなる場合には、本実
施例の光回路構造が有効である。
基板凸部１０ｂからの高さＪが導波路コア層２ａの中心
の高さＪｌより小さくなっている。バッファ１Ｍ２ｂの
上面と、ＳＬ基板凸部１０ｂ上面との間に段差Ｊ３
（＝４＋−ｊ）を設けているので、半導体レーザ４をｐ
−サイド・ダウンでＳＬｉ％板凸部１０ｂ上面にボンデ
ィングすることにより、半導体レーザ４と光導波路２と
の高さ合わせができる。例えば、多モード系光導波路の
ように、コア層厚が、導体レーザの活性層の上面に成長
させるエピタキシｔシル層より厚くなる場合には、本実
施例の光回路構造が有効である。
このような構造の光回路は、例えば以下のようなプロセ
スで製作できる。はじめに、第２図（ａ）（ｂ）及び（
Ｃ）と同様の方法で、ＳＬ基板に凹部、凸部を形成した
後、石英系光導波路バッファ層を形成し、基板表面を平
坦化する。この後、第４図（ａ）のように、所望の大き
さの段差がつくように、石英系光導波路バラフッ層をエ
ツチングする。この方法としては、フロン系エツチング
ガス（例えばＣ２Ｆ６）によるドライエツチングによる
。この時、石英系ガラス膜とＳＬ基板とのエツチング速
度の差から、段差が形成できる。次に、第４図（ｂ）の
ように、この上にコア層２ａを形成し、さらにクラッド
層を形成して石英系光導波路を形成する。
スで製作できる。はじめに、第２図（ａ）（ｂ）及び（
Ｃ）と同様の方法で、ＳＬ基板に凹部、凸部を形成した
後、石英系光導波路バッファ層を形成し、基板表面を平
坦化する。この後、第４図（ａ）のように、所望の大き
さの段差がつくように、石英系光導波路バラフッ層をエ
ツチングする。この方法としては、フロン系エツチング
ガス（例えばＣ２Ｆ６）によるドライエツチングによる
。この時、石英系ガラス膜とＳＬ基板とのエツチング速
度の差から、段差が形成できる。次に、第４図（ｂ）の
ように、この上にコア層２ａを形成し、さらにクラッド
層を形成して石英系光導波路を形成する。
この際、実施例１とは異なり、本実施例では、基板表面
には若干の段差が生じる。この段差は、第４図（ａ）の
Ｓも基板凸部１０ｂ上面とバッファ層上面２ｂとの間の
段差を反映している。この段差が大きく、この後の光導
波路バタン化プロセスに影響がある場合は、第２図（Ｃ
）のように機械的研磨により表面を平坦化する。最後に
、第２図（ｅ）の工程により、不要部分の石英系光導波
路を除去すればよい。
には若干の段差が生じる。この段差は、第４図（ａ）の
Ｓも基板凸部１０ｂ上面とバッファ層上面２ｂとの間の
段差を反映している。この段差が大きく、この後の光導
波路バタン化プロセスに影響がある場合は、第２図（Ｃ
）のように機械的研磨により表面を平坦化する。最後に
、第２図（ｅ）の工程により、不要部分の石英系光導波
路を除去すればよい。
実施例３
第５図は、本発明の第３の実施例であり、１つの基板上
に複数個の半導体レーザ４を搭載したものである。複数
個の半導体レーザをｐ−サイド・ダウン・ボンディング
し、かつ各素子毎に独立して動作させる場合、半導体レ
ーザのｐ側の電極は、素子毎に絶縁されていなければな
らない。このために、本実施例では基板となるＳＬに、
ｐ−ｎ接合部を形成し、ここに逆バイアスをかける方法
（例えばＪ、Ｄ、 Ｃｒｏｗ ｅｔ ａｔ 、 “Ｇ
ａ１ｉｕｎ＋ ａｒｓｅｎｉｄｅ Ｉａｓｅｒ−ａｒｒ
ａｙ−ｏｎ−ｓｉｌｉｃｏｎ ｐａｃｋａｇｅ″、 Ａ
ｐｐｌ、 Ｏｐｔ 、 。
に複数個の半導体レーザ４を搭載したものである。複数
個の半導体レーザをｐ−サイド・ダウン・ボンディング
し、かつ各素子毎に独立して動作させる場合、半導体レ
ーザのｐ側の電極は、素子毎に絶縁されていなければな
らない。このために、本実施例では基板となるＳＬに、
ｐ−ｎ接合部を形成し、ここに逆バイアスをかける方法
（例えばＪ、Ｄ、 Ｃｒｏｗ ｅｔ ａｔ 、 “Ｇ
ａ１ｉｕｎ＋ ａｒｓｅｎｉｄｅ Ｉａｓｅｒ−ａｒｒ
ａｙ−ｏｎ−ｓｉｌｉｃｏｎ ｐａｃｋａｇｅ″、 Ａ
ｐｐｌ、 Ｏｐｔ 、 。
ｖｏｌ １７． ４７９． （１９７８））を採用して
いる。すなわち、ＳＬ基板１０として、ｐ形基板を用い
、Ｓ、基板凸部１０ｋ）にドーパントを拡散し、ｎ影領
域１０ｎを形成している。さらに、本実施例では、ＳＬ
Ｗ板凸部１０ｂを各素子毎に独立に形成した。図におい
て７ｂは導電膜である。Ｓ（基板凸部１０ｂが上記のよ
うに製作されているので、この上に、半導体レーザ４を
ｐ−サイド・ダウン・ボンディングした時、第６図のよ
うに、素子毎の絶縁を保つことができる。すなわち、半
導体レーザ４に順方向バイアスを印加する。このとき、
ＳＬＷ板はｎ形領［１０ｎの電位がｐ影領域１０ｐの電
位より＾い逆方向バイアス状態となる。この結果、ｐ−
ｎ接合部にドーパントがない空乏層１０ｉが広がるので
、Ｓ、基板上のｐ影領域とｎ影領域とは亙いに絶縁され
る。さらに、ＳＬ基板上の各凸部１０ｂの間には、ｐ−
ｎ接合層の深さより深い溝が形成されている。したがっ
て、各凸部１０ｂ上面に形成されたｎ領域１０ｎは、互
いに、電気的絶縁がなされている。本実施例において、
光導波路２及び半導体レーザ４の寸法は、実施例１また
は実施例２の関係を満たしているので、半導体レーザを
ＳＬ基板凸部に搭載し、光導波路２との光結合を行なう
ことができる。しかも、上述のように、Ｓ、基板がヒー
トシンクとして作用するので、ハイブリッド集積化を行
なうにあたり、別個にヒートシンクを用意する必要がな
い。このため、高密度での基板上への素子搭載が可能と
なる。
いる。すなわち、ＳＬ基板１０として、ｐ形基板を用い
、Ｓ、基板凸部１０ｋ）にドーパントを拡散し、ｎ影領
域１０ｎを形成している。さらに、本実施例では、ＳＬ
Ｗ板凸部１０ｂを各素子毎に独立に形成した。図におい
て７ｂは導電膜である。Ｓ（基板凸部１０ｂが上記のよ
うに製作されているので、この上に、半導体レーザ４を
ｐ−サイド・ダウン・ボンディングした時、第６図のよ
うに、素子毎の絶縁を保つことができる。すなわち、半
導体レーザ４に順方向バイアスを印加する。このとき、
ＳＬＷ板はｎ形領［１０ｎの電位がｐ影領域１０ｐの電
位より＾い逆方向バイアス状態となる。この結果、ｐ−
ｎ接合部にドーパントがない空乏層１０ｉが広がるので
、Ｓ、基板上のｐ影領域とｎ影領域とは亙いに絶縁され
る。さらに、ＳＬ基板上の各凸部１０ｂの間には、ｐ−
ｎ接合層の深さより深い溝が形成されている。したがっ
て、各凸部１０ｂ上面に形成されたｎ領域１０ｎは、互
いに、電気的絶縁がなされている。本実施例において、
光導波路２及び半導体レーザ４の寸法は、実施例１また
は実施例２の関係を満たしているので、半導体レーザを
ＳＬ基板凸部に搭載し、光導波路２との光結合を行なう
ことができる。しかも、上述のように、Ｓ、基板がヒー
トシンクとして作用するので、ハイブリッド集積化を行
なうにあたり、別個にヒートシンクを用意する必要がな
い。このため、高密度での基板上への素子搭載が可能と
なる。
実施例４
第７図は、本発明の第４の実施例である。上述の実施例
１〜３がリッジ状導波路に関する例であったのに対して
、本実施例は埋め込み構造の導波路に関するものである
。第７図においては、Ｓ、基板凹部１０ａ中に、石英系
光導波路バッファ層２ｂが、その上に、コアｒ２ａが形
成されており、最後に、埋め込みクラッド層２ｄが形成
されている。バッファ１２ｂの上面と、Ｓ、基板凸部１
０ｂ上面の高さが一致している。バッファ層２ｂの上面
から、コアＷ２ａの中心までの高さを１１とする。半導
体レーザ４をｐ−サイド・ダウンでＳｉ［板凸部１０ｂ
の導電膜（例えばＡｎ−３ｎ ） ７上に搭載した時、
凸部１０ｂ上面から、活性層４ａまでの距離をＪとする
。Ｊ＋＝４と設定することにより、半導体レーザを基板
に搭載ずれば半導体レーザ４と光導波路２のコア層との
高さを一致させることができる。また、３ａはレーザ・
ガイドであり、これによりレーザと導波路との横方向の
位置合せを行なうことができる。以上のように、埋め込
み構造に対してもリッジ状導波路に対すると同様の光素
子のハイブリッド集積が可能である。
１〜３がリッジ状導波路に関する例であったのに対して
、本実施例は埋め込み構造の導波路に関するものである
。第７図においては、Ｓ、基板凹部１０ａ中に、石英系
光導波路バッファ層２ｂが、その上に、コアｒ２ａが形
成されており、最後に、埋め込みクラッド層２ｄが形成
されている。バッファ１２ｂの上面と、Ｓ、基板凸部１
０ｂ上面の高さが一致している。バッファ層２ｂの上面
から、コアＷ２ａの中心までの高さを１１とする。半導
体レーザ４をｐ−サイド・ダウンでＳｉ［板凸部１０ｂ
の導電膜（例えばＡｎ−３ｎ ） ７上に搭載した時、
凸部１０ｂ上面から、活性層４ａまでの距離をＪとする
。Ｊ＋＝４と設定することにより、半導体レーザを基板
に搭載ずれば半導体レーザ４と光導波路２のコア層との
高さを一致させることができる。また、３ａはレーザ・
ガイドであり、これによりレーザと導波路との横方向の
位置合せを行なうことができる。以上のように、埋め込
み構造に対してもリッジ状導波路に対すると同様の光素
子のハイブリッド集積が可能である。
なお、上記実施例１〜３では、光導波路としては、主に
石英系導波路を用いたが、Ｓ（基板上に形成でき、かつ
、エツチングのできる材料であり、さらに、光素子をボ
ンディングする際の高温（〜３５０℃）にに耐えられる
導波路であれば、石英系に限定はされない。また、搭載
すべき光素子は半導体レーザに限定されない。例えばフ
ォトダイオードでもよいし、また、ＬｉＮｂＯ２または
半導体等からなる能動素子（例えば、変調器）を用いて
もよい。また、上記実施例のうち、１〜３では、光素子
位置決め用のガイドは用いていないが、これらについて
も、実施例４と同様にガイドを用いることが可能である
。
石英系導波路を用いたが、Ｓ（基板上に形成でき、かつ
、エツチングのできる材料であり、さらに、光素子をボ
ンディングする際の高温（〜３５０℃）にに耐えられる
導波路であれば、石英系に限定はされない。また、搭載
すべき光素子は半導体レーザに限定されない。例えばフ
ォトダイオードでもよいし、また、ＬｉＮｂＯ２または
半導体等からなる能動素子（例えば、変調器）を用いて
もよい。また、上記実施例のうち、１〜３では、光素子
位置決め用のガイドは用いていないが、これらについて
も、実施例４と同様にガイドを用いることが可能である
。
本実施例のハイブリッド光集積回路は、従来の光集積回
路と異なり、導波路のみならず、Ｓｉ基板を有効に利用
することができるので、例えば、光配線回路（特願昭６
ｌ−４８０８１）のような光導波回路、半導体光素子及
び電子回路等を一体化した大規模な光−電子集積回路の
分野への応用が期待される。
路と異なり、導波路のみならず、Ｓｉ基板を有効に利用
することができるので、例えば、光配線回路（特願昭６
ｌ−４８０８１）のような光導波回路、半導体光素子及
び電子回路等を一体化した大規模な光−電子集積回路の
分野への応用が期待される。
本発明によれば、シリコン基板上で光素子と光導波路と
を光結合させるハイブリッド光集積回路において、シリ
コン基板の表面に凹部と凸部とを形成し、上記凹部上に
光導波路を形成すると共に上記凸部上に光素子を搭載す
るようにしたから、光素子の基板の薄片化なしに、光素
子をハイブリッド集積できるという利点があり、特に、
単一モード系ハイブリッド光集積回路に有効である。さ
らに、本発明では、Ｓｉ基板を光素子のヒートシンクと
して機能させることができるので、光素子にヒートシン
クを付けることは不要となり、したがって、高密度の光
素子搭載が可能である、という利点がある。
を光結合させるハイブリッド光集積回路において、シリ
コン基板の表面に凹部と凸部とを形成し、上記凹部上に
光導波路を形成すると共に上記凸部上に光素子を搭載す
るようにしたから、光素子の基板の薄片化なしに、光素
子をハイブリッド集積できるという利点があり、特に、
単一モード系ハイブリッド光集積回路に有効である。さ
らに、本発明では、Ｓｉ基板を光素子のヒートシンクと
して機能させることができるので、光素子にヒートシン
クを付けることは不要となり、したがって、高密度の光
素子搭載が可能である、という利点がある。
第１図（ａ） 、 （ｂ）は本発明の第１実施例を示す
図であって、同図（ａ）は斜視図、同図（ｂ）は側断面
図、第２図（ａ） 〜（ｅ）は第１図（ａ） 、 （ｂ
）の回路の製作方法を説明する図、第３図は本発明の第
２の実施例の側断面図、第４図（ａ） 、 （ｂ）は第
５図の回路の製作方法を説明する図、第５図は本発明の
第３の実施例を説明する斜視図、第６図は第３実施例の
原理説明図、第７図は本発明の第４の実施例を説明する
斜視図、第８図は従来の光集積回路の斜視図、第９図は
従来の光集積回路の側断面図である。 ２・・・光導波路、２ａ・・・コア層、２ｂ・・・バッ
ファ層、２Ｃ・・・クラッド層、４・・・光素子（半導
体レーザ）、４ａ−・・活性層、１０・・・シリコン基
板、１０ａ・・・凹部、１０ｂ・・・凸部。 第２図 第３図 第９図
図であって、同図（ａ）は斜視図、同図（ｂ）は側断面
図、第２図（ａ） 〜（ｅ）は第１図（ａ） 、 （ｂ
）の回路の製作方法を説明する図、第３図は本発明の第
２の実施例の側断面図、第４図（ａ） 、 （ｂ）は第
５図の回路の製作方法を説明する図、第５図は本発明の
第３の実施例を説明する斜視図、第６図は第３実施例の
原理説明図、第７図は本発明の第４の実施例を説明する
斜視図、第８図は従来の光集積回路の斜視図、第９図は
従来の光集積回路の側断面図である。 ２・・・光導波路、２ａ・・・コア層、２ｂ・・・バッ
ファ層、２Ｃ・・・クラッド層、４・・・光素子（半導
体レーザ）、４ａ−・・活性層、１０・・・シリコン基
板、１０ａ・・・凹部、１０ｂ・・・凸部。 第２図 第３図 第９図
Claims (2)
- （１）表面に凹部および突部が形成されたシリコン基板
と、該シリコン基板の凹部上に形成された光導波路と、
該シリコン基板の凸部上に搭載された光素子とを具備し
てなり、上記光導波路と光素子とが結合していることを
特徴とするハイブリッド光集積回路。 - （２）上記光導波路は、そのバッファ層を上記凹部の上
面に形成した状態で該凹部上に設けられていることを特
徴とする特許請求の範囲第１項記載のハイブリッド光集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61277058A JPH087288B2 (ja) | 1986-11-20 | 1986-11-20 | ハイブリッド光集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61277058A JPH087288B2 (ja) | 1986-11-20 | 1986-11-20 | ハイブリッド光集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63131104A true JPS63131104A (ja) | 1988-06-03 |
| JPH087288B2 JPH087288B2 (ja) | 1996-01-29 |
Family
ID=17578199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61277058A Expired - Lifetime JPH087288B2 (ja) | 1986-11-20 | 1986-11-20 | ハイブリッド光集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087288B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02211406A (ja) * | 1989-02-10 | 1990-08-22 | Nippon Telegr & Teleph Corp <Ntt> | ファイバ・ガイド部付き光導波路の製作方法 |
| JPH0720335A (ja) * | 1993-06-17 | 1995-01-24 | Oki Electric Ind Co Ltd | 光切替えスイッチモジュールにおける光導波路基板の実装構造 |
| EP0638829A1 (en) * | 1993-08-09 | 1995-02-15 | Nippon Telegraph And Telephone Corporation | Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform |
| JPH09297238A (ja) * | 1996-05-09 | 1997-11-18 | Sumitomo Electric Ind Ltd | 光導波路の製造方法 |
| EP0823760A2 (en) * | 1996-08-06 | 1998-02-11 | The Furukawa Electric Co., Ltd. | Semiconductor laser array |
| JPH10160976A (ja) * | 1996-11-29 | 1998-06-19 | Fujitsu Ltd | 光結合装置 |
| EP1104061A2 (en) * | 1999-11-29 | 2001-05-30 | Canon Kabushiki Kaisha | Semiconductor laser array and optical scanner |
| WO2001059837A1 (en) * | 2000-02-10 | 2001-08-16 | Motorola Inc. | Integrated circuit |
| US6410941B1 (en) | 2000-06-30 | 2002-06-25 | Motorola, Inc. | Reconfigurable systems using hybrid integrated circuits with optical ports |
| US6427066B1 (en) | 2000-06-30 | 2002-07-30 | Motorola, Inc. | Apparatus and method for effecting communications among a plurality of remote stations |
| US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
| US6563118B2 (en) | 2000-12-08 | 2003-05-13 | Motorola, Inc. | Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same |
| US6583034B2 (en) | 2000-11-22 | 2003-06-24 | Motorola, Inc. | Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure |
| US6631235B1 (en) | 1999-06-17 | 2003-10-07 | The Furukawa Electric Co., Ltd. | Planar lightwave circuit platform and method for manufacturing the same |
| KR100726806B1 (ko) * | 1999-12-02 | 2007-06-11 | 주식회사 케이티 | 레일형 하이브리드 광전 변환 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57118686A (en) * | 1981-01-16 | 1982-07-23 | Omron Tateisi Electronics Co | Coupling of semiconductor laser and photo waveguide |
-
1986
- 1986-11-20 JP JP61277058A patent/JPH087288B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57118686A (en) * | 1981-01-16 | 1982-07-23 | Omron Tateisi Electronics Co | Coupling of semiconductor laser and photo waveguide |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02211406A (ja) * | 1989-02-10 | 1990-08-22 | Nippon Telegr & Teleph Corp <Ntt> | ファイバ・ガイド部付き光導波路の製作方法 |
| JPH0720335A (ja) * | 1993-06-17 | 1995-01-24 | Oki Electric Ind Co Ltd | 光切替えスイッチモジュールにおける光導波路基板の実装構造 |
| EP1083450A1 (en) * | 1993-08-09 | 2001-03-14 | Nippon Telegraph And Telephone Corporation | Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform |
| US5621837A (en) * | 1993-08-09 | 1997-04-15 | Nippon Telegraph & Telephone Corporation | Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit and process for fabricating platform |
| EP0638829A1 (en) * | 1993-08-09 | 1995-02-15 | Nippon Telegraph And Telephone Corporation | Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform |
| EP0831349A2 (en) * | 1993-08-09 | 1998-03-25 | Nippon Telegraph And Telephone Corporation | Opto-electronic hybrid integration platform, optical sub-module,opto-electronic hybrid integration circuit, and process for fabricating platform |
| EP0831349A3 (en) * | 1993-08-09 | 1998-04-01 | Nippon Telegraph And Telephone Corporation | Opto-electronic hybrid integration platform, optical sub-module,opto-electronic hybrid integration circuit, and process for fabricating platform |
| US6027254A (en) * | 1993-08-09 | 2000-02-22 | Nippon Telegraph And Telephone Corporation | Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform |
| EP1089101A1 (en) * | 1993-08-09 | 2001-04-04 | Nippon Telegraph And Telephone Corporation | Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform |
| US6164836A (en) * | 1993-08-09 | 2000-12-26 | Yamada; Yasufumi | Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform |
| JPH09297238A (ja) * | 1996-05-09 | 1997-11-18 | Sumitomo Electric Ind Ltd | 光導波路の製造方法 |
| EP0823760A2 (en) * | 1996-08-06 | 1998-02-11 | The Furukawa Electric Co., Ltd. | Semiconductor laser array |
| EP0823760A3 (en) * | 1996-08-06 | 1998-07-15 | The Furukawa Electric Co., Ltd. | Semiconductor laser array |
| JPH10160976A (ja) * | 1996-11-29 | 1998-06-19 | Fujitsu Ltd | 光結合装置 |
| US6631235B1 (en) | 1999-06-17 | 2003-10-07 | The Furukawa Electric Co., Ltd. | Planar lightwave circuit platform and method for manufacturing the same |
| EP1104061A3 (en) * | 1999-11-29 | 2002-11-13 | Canon Kabushiki Kaisha | Semiconductor laser array and optical scanner |
| US6867796B1 (en) | 1999-11-29 | 2005-03-15 | Canon Kabushiki Kaisha | Semiconductor laser array and optical scanner |
| EP1104061A2 (en) * | 1999-11-29 | 2001-05-30 | Canon Kabushiki Kaisha | Semiconductor laser array and optical scanner |
| KR100726806B1 (ko) * | 1999-12-02 | 2007-06-11 | 주식회사 케이티 | 레일형 하이브리드 광전 변환 장치 |
| WO2001059837A1 (en) * | 2000-02-10 | 2001-08-16 | Motorola Inc. | Integrated circuit |
| US6410941B1 (en) | 2000-06-30 | 2002-06-25 | Motorola, Inc. | Reconfigurable systems using hybrid integrated circuits with optical ports |
| US6427066B1 (en) | 2000-06-30 | 2002-07-30 | Motorola, Inc. | Apparatus and method for effecting communications among a plurality of remote stations |
| US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
| US6583034B2 (en) | 2000-11-22 | 2003-06-24 | Motorola, Inc. | Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure |
| US6563118B2 (en) | 2000-12-08 | 2003-05-13 | Motorola, Inc. | Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH087288B2 (ja) | 1996-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3062884B2 (ja) | Ｓｏｉ光導波路を利用したハイブリッド光集積回路用基板の製造方法 | |
| US6888989B1 (en) | Photonic chip mounting in a recess for waveguide alignment and connection | |
| JPS63131104A (ja) | ハイブリツド光集積回路 | |
| US10168497B2 (en) | Self-alignment for apparatus comprising photonic device | |
| US5548673A (en) | Optical coupling device | |
| JP2823044B2 (ja) | 光結合回路及びその製造方法 | |
| JPH09218325A (ja) | 半導体レーザモジュール | |
| JPH10274729A (ja) | ハイブリッド光デバイスの組み立て方法 | |
| KR100456672B1 (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
| CA1253949A (en) | Optoelectronic assembly and method of making the same | |
| CN113534337B (zh) | 一种硅光子芯片光耦合结构加工方法及结构 | |
| JPH05304306A (ja) | 電気・光モジュール及びその製造方法 | |
| US11934007B2 (en) | Assembly of an active semiconductor component and of a silicon-based passive optical component | |
| WO2023093275A1 (zh) | 一种光源组件及光模块 | |
| JPH07151940A (ja) | 光結合構造とその製造方法 | |
| CN221746334U (zh) | 一种多阵列异质集成密集波分复用光电器件 | |
| JP3204437B2 (ja) | ハイブリッド光集積用実装基板の作製方法 | |
| CN221746335U (zh) | 一种多阵列异质集成密集波分复用可调谐光电器件 | |
| JP2000275480A (ja) | 光モジュール | |
| JPH07142699A (ja) | 半導体光集積素子及びその製造方法 | |
| Collins et al. | The packaging of large spot-size optoelectronic devices | |
| JP2820202B2 (ja) | スポットサイズ変換器の製造方法 | |
| WO2024100782A1 (ja) | 光集積デバイス及び光集積デバイスの製造方法 | |
| TWI307415B (en) | A manufacture method and structure of integrated photoelectric component | |
| OKANO et al. | Passive aligned hybrid integrated WDM transceiver module using planar lightwave circuit platform |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |