JPS63126084A - 処理方式 - Google Patents

処理方式

Info

Publication number
JPS63126084A
JPS63126084A JP27120786A JP27120786A JPS63126084A JP S63126084 A JPS63126084 A JP S63126084A JP 27120786 A JP27120786 A JP 27120786A JP 27120786 A JP27120786 A JP 27120786A JP S63126084 A JPS63126084 A JP S63126084A
Authority
JP
Japan
Prior art keywords
electronic device
command data
data
card
number information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27120786A
Other languages
English (en)
Inventor
Yasuo Iijima
康雄 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27120786A priority Critical patent/JPS63126084A/ja
Priority to DE19873731736 priority patent/DE3731736A1/de
Priority to FR878713306A priority patent/FR2604541B1/fr
Priority to KR870010701A priority patent/KR880004396A/ko
Publication of JPS63126084A publication Critical patent/JPS63126084A/ja
Priority to FR8815990A priority patent/FR2622318A1/fr
Priority to US07/667,376 priority patent/US5161231A/en
Priority to FR9209880A priority patent/FR2684466B1/fr
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的] (産業上の利用分野) 本発明は、たとえばカードリーダ・ライタ(第1の電子
装置)から入力される命令データをICカード(第2の
電子袋りが受取り、上記命令データ中に含まれる機能コ
ードを解読し、これに対応する一連の処理を実行した後
その処理結果を応答データとしてカードリーダ・ライタ
に出力する動作を単一あるいは複数回行なう処理方式に
関する。
(従来の技術) 最近、新たな携帯可能なデータ記憶媒体として、不運発
性のデータメモリおよびcpu <セントラル・プロセ
ッシング・ユニット)などの制御素子を有するICチッ
プを内蔵したICカードが開発されている。この種のI
Cカードは、通常、カードリーダ・ライタを用いて稼動
させるようになっていて、その稼働の際、命令データを
用いるのが一般的である。ICカードは、受取った命令
データ中の機能コードを解読し、これに対応する一連の
処理を実行し、その処理結果を応答データとしてカード
リーダ・ライタに出力する。この際、カードリーダ・ラ
イタとICカードとの間のシーケンスが乱れた場合の防
護措置として、応答データに入力された命令データ中に
含まれる機能コードを付加する方式がある。ただし、特
に同一機能コードを持つ命令データを複数回にわたって
連続的に送信した場合にはシーケンスが乱れる可能性が
非常に大きくなる。特に、データ書込用命令データの送
信時にシーケンス乱れが発生すると、データの二!書き
などの異常が発生する。
(発明が解決しようとする問題点) 上記したように、従来は第1の電子装置と第2の電子装
置との間のシーケンスが乱れた場合の防護措置として、
応答データに入力された命令データ中に含まれる機能コ
ードを付加していた。しかし、特に同一機能コードを持
つ命令データを複数回にわたって連続的に送信した場合
、これらに対して複数回出力される応答データは全て同
一の機能コードが付加されているので、第何回目送出分
の命令データに対する応答データであるか否かの判別が
不可能になり、前記のシーケンスの乱れに対して何ら防
護ができないという欠点がある。
そこで、本発明は以上の欠点を除去するもので、特に同
一機能コードを持つ命令データを複数回にわたって連続
的に送信した場合にも、第1の電子装置と第2の電子装
置との間のシーケンスの乱れに対して確実に防護するこ
とができる処理方式を提供することを目的とする。
[発明の構成] (問題点を解決するための手段) 本発明は、第1の電子装置から入力される命令データを
第2の電子装置が受取り、上記命令データ中に含まれる
機能コードを解読し、これに対応する一連の処理を実行
した後その処理結果を応答データとして上記第1の電子
装置に出力する処理方式において、上記第1の電子装置
が出力する命令データに逐次番号情報を付加し、これを
受取った上記第2の電子装置は応答データに上記受取っ
た命令データに付加されている逐次番号情報を付加して
上記第1の電子装置に出力することを特徴としている。
(作用) 応答データには命令データに付加した逐次番号情報がそ
のまま付加されているので、その逐次番号情報によりど
の命令データに対する応答データであるか否かを容易に
判別することができる。
したがって、特に同一機能コードを持つ命令データを複
数回にわたって連続的に送信した場合にも、第1の電子
装置と第2の電子装置との間のシーケンスの乱れに対し
て確実に防護することができる。
(実施例) 以下、本発明の一実施例について図面を参照して説明す
る。
第10図は本発明に係るICカードが適用される、たと
えばホームバンキングシステムあるいはショッピングシ
ステムなどの端末装置として用いられるカード取扱装置
の構成例を示すものである。
すなわち、この装置は、ICカード1をカード処理装置
としてのカードリーダ・ライタ2を介してCPUなどか
らなる制御部3と接続可能にするとともに、制陣部3に
キーボード4、CRTディスプレイ装置5、プリンタ6
およびフロッピィディスク装置7を接続して構成される
ICカード1は、ユーザが保持し、たとえば商品購入な
どの際にユーザのみが知得している暗証番号の参照や必
要データの蓄積などを行なうもので、第8図にその機能
ブロックを示すように、リード・ライト部11、暗証設
定・暗証照合部12、および暗号化・復号化部13など
の基本機能を実行する部分と、これらの基本機能を管理
するスーパバイザ14とで構成されている。リード・ラ
イト部11は、カードリーダ・ライタ2との間でデータ
を読出し、書込み、あるいは消去を行なう機能である。
暗証設定・暗証照合部12は、ユーザが設定した暗証番
号の記憶および読出禁止処理を行なうとともに、暗証番
号の設定後にその暗証番号の照合を行ない、以後の処理
の許可を与える機能である。暗号化・復号化部13は、
たとえば通信回線を介して制御部3から他の端末装置へ
データを送信する場合の通信データの漏洩、偽造を防止
するための暗号化や暗号化されたデータの復号化を行な
うものであり、たとえばDES (Data  Enc
ryption  5tandard)など、充分な暗
号強度を有する暗号化アルゴリズムにしたがってデータ
処理を行なう機能である。
スーパバイザ14は、カードリーダ・ライタ2から入力
された機能コードもしくはデータの付加された機能コー
ドを解読し、前記基本機能のうち必要な機能を選択して
実行させ゛る機能である。
これらの諸機能を発揮させるために、ICカード1は例
えば第7図に示すように、制御素子(たとえばCPU)
15、記憶内容が消去可能な不揮発性のデータメモリ1
6、プログラムメモリ17、およびカードリーダ・ライ
タ2との電気的接触を得るためのコンタクト部18によ
って構成されており、これらのうち破線内の部分(制御
素子15、データメモリ16、プログラムメモリ17)
は1つのICチップで構成されている。ここに、制御素
子15は、少なくとも2つ以上のデータ出力用の出力バ
ッフ?、例えば第1の出力バッファ19および第2の出
力バッファ20を備えている。プログラムメモリ17は
、たとえばマスクROMで構成されており、前記各基本
機能を実現するサブルーチンを備えた制御素子15の制
御プログラムを記憶するものである。データメモリ16
は各種データの記憶に使用され、たとえばEEFROM
で構成されている。
カードリーダ・ライタ2は、ICカード1とI制御部3
との間で機能コードやデータの授受を行なうものであり
、制御部3からのマクロ命令に基づいてICカード1に
対して1命令1応答動作を行なう機能をも有している。
具体的には、第9図に示すように、図示しないカード挿
入口に挿入されたICカード1を所定の位置まで搬送す
る搬送機構21、所定の位置にセットされたICカード
1のコンタクト部18に電気的に接触されるコンタクト
部22、全体の制御を司るCPUなどからなる制御回路
23、制御回路23と制御部3との間で命令データや応
答データの授受を行なうための入出力インタフェイス回
路24、およびデータを記憶するデータメモリ25など
から構成されている。
次に、このような構成において動作を説明する。
まず、カードリーダ・ライタ2は第3図に示すフローチ
ャートにしたがって動作する。すなわち、定常状態にお
いては制御部3からの命令データ待ち状態となっている
。制御部3から命令データが。
入力されると、制御回路23はICカード1が実行中で
あるか否かを確認し、実行中である場合には多重命令デ
ータエラーを意味する応答データを制御部3に出力し、
再び命令データ持ち状態に戻る。ICカード1が実行中
でない場合には、制御回路23はICカード1に命令デ
ータを出力し、ICカード1からの応答データ待ち状態
となる。
ICカード1からの応答データがあると、制御回路23
は制御部3に応答データを出力し、再び命令データ待ち
状態に戻る。
なお、カードリーダ・ライタ2からICカード1に出力
される命令データは、たとえば第4図に示すようなフォ
ーマットであり、同図(a)に示すように逐次番号情報
と機能コードのみの形態、または同図(1))に示すよ
うに逐次番号情報および機能コードにデータを付加した
形態がある。
ICカード1は第5図に示すフローチャートにしたがっ
て動作する。すなわち、定常状態においてはカードリー
ダ・ライタ2からの命令データ持ち状態となっている。
カードリーダ・ライタ2から命令データが入力されると
、制御素子15はその入力された命令デ゛−夕に電文異
常があるか否かを判断する。電文異常がなければ、制御
素子15は入力された命令データに基づく処理を実行し
、その処理結果を示す応答データを第1の出力バッファ
19にセットする。そして、制御素子15はこの第1の
出力バッファ19の内容をカードリーダ・ライタ2に出
力し、再び命令データ待ち状態に戻る。この場合の応答
データは、たとえば第6図に示すようなフォーマットで
あり、処理結果を示す情報に入力された命令データ中に
付加されていた逐次番号情報および機能コードを付加し
、カードリーダ・ライタ2との間のシーケンスが乱れた
場合の防護措置を講じる。
入力された命令データに電文異常があった場合、制御素
子15はその命令データが再送要求命令データであるか
否かを判断する。再送要求命令データでなければ、制御
素子15は第1の出力バッファ19に電文異常を意味す
る応答データをセットし、この第1の出力バッファ19
の内容をカードリーダ・ライタ2に出力し、再び命令デ
ータ待ち状態に戻る。再送要求命令データであれば、制
御素子15は第2の出力バッファ20に電文異常を意味
する応答データをセットし、この第2の出力バッフ72
0の内容をカードリーダ・ライタ2に出力し、再び命令
データ持ち状態に戻る。
すなわち、ICカード1内には出力バッファが2つあり
、再送要求命令データが電文異常であると判断した場合
には第2の出力バッファ20を用い、それ以外の処理結
果などの出力は第1の出力バッファ19を用いるもので
ある。これは、もし出カバソファが1つだとした場合、
再送要求命令データが電文異常であると判断し、この出
力バッファに判断結果を格納した後その内容を出力する
ことになり、以降、再送頁末命令データを正常に受取っ
た場合、出力バッファには前回の電文異常を示す応答デ
ータのみが格納されているので、カードリーダ・ライタ
2が要求している再送データの内容が破壊されてしまう
からである。この場合、それ以降のシーケンスが乱れて
しまう。
次に、カードリーダ・ライタ2の具体的な動作について
第1図に示すフローチャートを参照して説明する。まず
、制御回路23は逐次番号情報を初期化した後、制御部
3からの命令データ待ち状態になる。このとき、ill
 ta11部3から命令データが入力されると、制御回
路23はICカード1が実行中であるか否かを確認し、
実行中である場合には多重命令データエラーを意味する
応答データをIII t1部3に出力し、再び命令デー
タ持ち状態に戻る。ICカード1が実行中でない場合に
は、制御回路23は逐次番号情報を付加し、ICカード
1に命令データを出力し、ICカード1からの応答デー
タ持ち状態となる。このとき、あらかじめ定められたタ
イムアウト値をオーバする前に応答データが受信されな
ければ、再送要求をICカード1に促す。このとき、制
御回路23は再送要求カウンタをカウントアツプするこ
とにより、あらかじめ定められた回数だけ再送要求を行
ない、その回数に達するとタイムアウトを意味する応答
データを制御部3に出力し、再び命令データ待ち状態に
戻る。
ICカード1からの応答データを受信すると、制御回路
23はその応答データが再送要求に対するものか否かを
判断し、再送要求のものであれば第1図(a)の■に移
る。再送要求のものでなければ、制御回路23は再送要
求カウンタをクリアし、制御部3からの命令データがマ
クロ命令であるか否かを判断する。マクロ命令であった
場合には、ICカード1からの応答データ中の逐次番号
情報をカウントアツプし、次回送出する命令データに付
加する。そして、マクロ命令が終了したなら応答データ
を制御部3に出力し、再び命令データ待ち状態に戻る。
マクロ命令でなければ、直ちに応答データを制御部3に
出力し、再び命令データ待ち状態に戻る。
第2図はカードリーダ・ライタ2とICカード1との具
体的な送信手順を示すもので、たとえば機能コード(A
)という命令データを2回続けて出力した場合における
具体列を示している。第1回目送出分の命令データにつ
いては逐次番号情報は「1」、このときの応答データの
逐次番号情報も「1」である。次に、第2回目送出分の
命令データがICカード1にrt識されなかったとする
このとき、応答データが出力されないので、カードリー
ダ・ライタ2は第3回目送出分として再送要求を行なう
。このときの逐次番号情報は「3」である。このとき、
ICカード1が再送要求命令データを受取った際、電文
異常と判断したとすると、それを応答データとして出力
する。カードリーダ・ライタ2はこれを受取ると、第4
回目送出分として再度、再送要求を行なう。このときの
逐次番号情報は「4」である。ICカード1は正常にこ
れを受取ると、第1回目送出分の応答データを出力する
。カードリーダ・ライタ2はこれを受取ると、それに付
加されている逐次番号情報「1」をカウントアツプした
ものを第5回目送出時に付加する。
このように、カードリーダ・ライタが出力する命令デー
タに特定初期値から始まる逐次番号情報を付加し、これ
を受取ったICカードは応答データに上記受取った命令
データに付加されている逐次番号情報をそのまま付加し
てカードリーダ・ライタに出力することにより、応答デ
ータに入力された命令データ中に含まれる機能コードを
付加しただけでは防げないシーケンスの乱れを防ぐこと
が可能となる。すなわち、応答データには命令データに
付加した逐次番号情報がそのまま付加されているので、
その逐次番号情報によりどの命令データに対する応答デ
ータであるか否かを容易に判別することができる。した
がって、特に同一機能コードを持つ命令データを複数回
にわたって連続的に送信した場合にも、カードリーダ・
ライタとICカードとの間のシーケンスの乱れに対して
確実に防護することができる。
なお、逐次番号情報は特定初期値から始まり、逐次番号
情報として表わせる橿限値に達した場合には次の逐次番
号情報として特定初期値となるようにする。
また、前記実施例は、第1の電子装置をカードリーダ・
ライタ2に、第2の電子装置をICカード1とした例で
あるが、たとえば第1の電子装置を制御部3に、第2の
電子装置をカードリーダ・ライタ2としてもよい。要す
るに、第1の電子装置から入力される命令データを第2
の電子装置が受取り、上記命令デ、−タ中に含まれる機
能コードを解読し、これに対応する一連の処理を実行し
た後その処理結果を応答データとして上記第1の電子装
置に出力する処理方式であれば適用可能である。
[発明の効果] 以上詳述したように本発明によれば、特に同一機能コー
ドを持つ命令データを複数回にわたって連続的に送信し
た場合にも、第1の電子装置と第2の電子装置との間の
シーケンスの乱れに対して確実に防護することができる
処理方式を提供できる。
【図面の簡単な説明】
図は本発明の一実施例を説明するためのもので、第1図
はカードリーダ・ライタの具体的な動作を説明するフロ
ーチャート、第2図はカードリーダ・ライタとICカー
ドとの具体的な送信手順を示す図、第3図はカードリー
ダ・ライタの動作を説明するフローチャート、第4図は
カードリーダ・ライタから出力される命令データのフォ
ーマットを示す図、第5図はICカードの動作を説明す
るフローチャート、第6図はICカードから出力される
応答データのフォーマットを示す図、第7図はICカー
ドに内蔵するICチップの構成を示すブロック図、第8
図はICカードの機能ブロックを示す図、第9図はカー
ドリーダ・ライタの構成を示すブロック図、第10図は
カード取扱装置の構成を示すブロック図である。 1・・・・・・ICカード(第2の電子装置)、2・・
・・・・カードリーダ・ライタ(第1の電子装置)、1
5・・・・・・制御素子(CPU)、16・・・・・・
データメモリ、17・・・・・・プログラムメモリ、2
3・・・・・・制御回路。 出願人代理人 弁理士 鈴 江 武 彦第1 口 (b) 第30 第4U:J @5図 ¥、60 箇7 口 篇80

Claims (5)

    【特許請求の範囲】
  1. (1)第1の電子装置から入力される命令データを第2
    の電子装置が受取り、前記命令データ中に含まれる機能
    コードを解読し、これに対応する一連の処理を実行した
    後その処理結果を応答データとして前記第1の電子装置
    に出力する処理方式において、前記第1の電子装置が出
    力する命令データに逐次番号情報を付加し、これを受取
    った前記第2の電子装置は応答データに前記受取つた命
    令データに付加されている逐次番号情報を付加して前記
    第1の電子装置に出力することを特徴とする処理方式。
  2. (2)前記逐次番号情報は特定初期値から始まり、逐次
    番号情報として表わせる極限値に達した場合には次の逐
    次番号情報として特定初期値となることを特徴とする特
    許請求の範囲第1項記載の処理方式。
  3. (3)前記第1の電子装置は、前記第2の電子装置から
    出力される応答データに付加されている逐次番号情報を
    用い、次回の命令データにはその逐次番号情報の次の逐
    次番号情報を付加することを特徴とする特許請求の範囲
    第1項記載の処理方式。
  4. (4)前記第2の電子装置はいわゆるICカードである
    ことを特徴とする特許請求の範囲第1項記載の処理方式
  5. (5)前記第1の電子装置はICカードに対してデータ
    の読出しおよびあるいは書込みを行なうためのカード処
    理装置であることを特徴とする特許請求の範囲第4項記
    載の処理方式。
JP27120786A 1986-09-27 1986-11-14 処理方式 Pending JPS63126084A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP27120786A JPS63126084A (ja) 1986-11-14 1986-11-14 処理方式
DE19873731736 DE3731736A1 (de) 1986-09-27 1987-09-21 Verarbeitungssystem fuer tragbare elektronische vorrichtung
FR878713306A FR2604541B1 (fr) 1986-09-27 1987-09-25 Systeme de traitement pour appareil electronique portatif
KR870010701A KR880004396A (ko) 1986-09-27 1987-09-26 휴대가능 전자장치용 처리 시스템
FR8815990A FR2622318A1 (fr) 1986-09-27 1988-12-06 Systeme de traitement pour cartes a circuits integres
US07/667,376 US5161231A (en) 1986-09-27 1991-03-12 Processing system which transmits a predetermined error code upon detection of an incorrect transmission code
FR9209880A FR2684466B1 (ja) 1986-09-27 1992-08-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27120786A JPS63126084A (ja) 1986-11-14 1986-11-14 処理方式

Publications (1)

Publication Number Publication Date
JPS63126084A true JPS63126084A (ja) 1988-05-30

Family

ID=17496839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27120786A Pending JPS63126084A (ja) 1986-09-27 1986-11-14 処理方式

Country Status (1)

Country Link
JP (1) JPS63126084A (ja)

Similar Documents

Publication Publication Date Title
KR910007034B1 (ko) 휴대가능전자장치의 데이터처리방법
JPS61177585A (ja) 携帯用電子装置密封体
US5161231A (en) Processing system which transmits a predetermined error code upon detection of an incorrect transmission code
JPH05250523A (ja) 処理方式
KR910001972B1 (ko) 휴대가능전자장치용 처리시스템
EP1615164B1 (en) IC card with self-diagnostic function
JPS63126084A (ja) 処理方式
JPS62190585A (ja) 携帯可能電子装置
JPH0253154A (ja) 携帯可能電子装置
JP2547795B2 (ja) 携帯可能電子装置
JPH0772891B2 (ja) データ伝送方法
JPS62197848A (ja) 携帯可能電子装置システム
JP2577370B2 (ja) 携帯可能電子装置
JP2577369B2 (ja) Icカ−ド
JPS63228282A (ja) 携帯可能電子装置
JPS6383894A (ja) 携帯可能電子装置
JP2618953B2 (ja) 送信処理方法およびデータ記憶媒体およびicチップ
JPS63181088A (ja) 携帯可能電子装置
JPH01116784A (ja) 処理方式
JPS6383892A (ja) 処理方式
JPS63211046A (ja) 携帯可能電子装置
JPS63220386A (ja) 携帯可能電子装置
JP2543861B2 (ja) デ−タ伝送方法
JPS63237188A (ja) 処理方式
JPS63228283A (ja) 携帯可能電子装置