JPS63228283A - 携帯可能電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、たとえば不揮発性のデータメモリおよびＣ
ＰＵなどの制御素子を有するＩＣチップを内蔵した、い
わゆるＩＣカードと称される携帯可能電子装置に関する
。

（従来の技術） 最近、新たな携帯可能なデータ記憶媒体として、不揮発
性のデータメモリおよびｃＰすなどの制御素子を有する
ＩＣチップを内蔵したＩＣカードが開発されている。こ
の種のＩＣカードは、内部の制御素子あるいは外部装置
により内蔵するデータメモリに対してデータの記憶、読
出しを行なうようになっている。

従来、このようなＩＣカードにおいて、データメモリに
対するデータの記憶方式として、記憶しようとする一単
位のデータをある固定長で分割して記憶する方式が考え
られている。この場合、一単位のデータごとにその格納
情報としてのレコード番号というものを付加して記憶す
る。そして、こうして記憶したデータをアクセスする場
合、各データごとに付加されたレコード番号を順番に検
索してゆくことにより、目的とするレコード番号を探し
出し、対応するデータを読出すものである。

しかしながら、このような携帯可能電子装置では、エリ
アＡのデータａとエリアＢのデータｂとを演算し、エリ
アＣに格納する場合、エリアＡとエリアＢのデータを外
部のホスト側へ出力し、ホスト側で演算を行なった演算
結果をカード内のエリアＣに入力するようになっている
。

このため、外部へのデータの入出力により、データの盗
難、伝送によるデータの破損の危険があるという問題が
あった。

また、３つのコマンドに対する処理の実行が必要であっ
たため、処理が複雑であるという欠点もあった。

（発明が解決しようとする問題点） 上記したように、外部へのデータの入出力により、デー
タの盗難、伝送によるデータの破損の危険があり、３つ
のコマンドに対する処理の実行が必要で、処理が複雑で
あるという欠点を除去するもので、外部へのデータの入
出力が無くなり、データの盗難、伝送によるデータの破
損の危険を無くすことができ、１つのコマンドに対する
処理の実行となり、処理の簡単化を図ることができる携
帯可能電子装置を提供することを目的とする。

［発明の構成Ｊ （問題点を解決するための手段） この発明の携帯可能電子装置は、複数のエリアからなる
データメモリと、このデータメモリに対してデータの読
出しおよび書込みを行なうための制御素子を有し、選択
的に外部からの入出力を行なうものにおいて、外部から
供給され、演算命令、上記データメモリに演算結果を書
込む演算結果エリア、上記データメモリにおける第１の
演算データが記憶されている第１の演算データエリア、
および上記データメモリにおける第２の演算データが記
憶されている第２の演算データエリアからなる演算命令
データを受入れる受入手段、この受入手段により受入れ
た演算命令データ内の第１、第２の演算データエリアに
対応して上記データメモリに記憶されている第１、第２
の演算データを読出す続出手段、この続出手段により読
出された第１、第２の演算データを上記制御素子で上記
演算命令に対応した演算を行なう演算手段、およびこの
演算手段による演算結果を上記演算命令データ内の演算
結果エリアに対応する上記データメモリ内に書込む書込
手段から構成されている。

（作用） この発明は、外部からの演算命令に応じて、データメモ
リに記憶されている第１、第２の演算データで演算を実
行し、この演算結果を直接データメモリに書込むように
したものである。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。

第２図はこの発明に係る携帯可能電子装置としてのＩＣ
カードが適用される、たとえばホームバンキングシステ
ムあるいはショッピングシステムなどの端末装置として
用いられるカード取扱装置の構成例を示すものである。

すなわち、この装置は、ＩＣカード１をカードリーダ・
ライタ２を介してＣＰＵなどからなる制御部３と接続可
能にするとともに、制御部３にキーボード４、ＣＲＴデ
ィスプレイ装＠５、プリンタ６およびフロッピーディス
ク装Ｍ７を接続して構成される。

ＩＣカード１は、ユーザが保持し、たとえば商品購入な
どの際にユーザのみが知得している暗証番号の参照や必
要データの蓄積などを行なうもので、第３図にその機能
ブロックを示すように、リード・ライト部１１、暗証設
定・暗証照合部１２、および暗号化・復号化部１３など
の基本機能を実行する部分と、これらの基本機能を管理
するスーパバイザ１４とで構成されている。リード・ラ
イト部１１は、カードリーダ・ライタ２との間でデータ
を読出し、書込み、あるいは消去を行なう機能である。

暗証設定・暗証照合部１２は、ユーザが設定した暗証番
号の記憶および読出禁止処理を行なうとともに、暗証番
号の設定後にその暗証番号の照合を行ない、以後の処理
の許可を与える機能である。暗号化・復号化部１３は、
たとえば通信回線を介して制御部３から他の端末装置へ
データを送信する場合の通信データの漏洩、偽造を防止
するための暗号化や暗号化されたデータの復号化を行な
うものであり、たとえばＤＥＳ（Ｄａｔａ　　Ｅｎｃｒ
ｙｐｔｉｏｎ　　５ｔａｎｄａｒｄ）など、充分な暗号
強度を有する暗号化アルゴリズムにしたがってデータ処
理を行なう機能である。

スーパバイザ１４は、カードリーダ・ライタ２　ｈｔら
入力された機能コードもしくはデータの付加された機能
コードを解読し、前記基本機能のうち必要な機能を選択
して実行させる機能である。

これらの諸機能を発揮させるために、ＩＣカード１は例
えば第４図に示すように、制御部としての制御素子（た
とえばＣＰＵ）１５、データメモリ部としての記憶内容
が１回だけ書込み可能な領域と書換え可能（消去可能）
な領域とを有する不揮発性のデータメモリ１６、プログ
ラムメモリ部としてのプログラムメモリ１７、およびカ
ードリーダ・ライタ２との電気的接触を得るためのコン
タクト部１８によって構成されており、これらのうち破
線内の部分（制御素子１５、データメモリ１６、プログ
ラムメモリ１７）は１つのＩＣチップで構成されている
。プログラムメモリ１７は、たとえばマスクＲＯＭで構
成されており、前記各基本機能を実現するサブルーチン
を備えた制御素子１５の制御プログラム（処理プログラ
ム）を記憶するものである。データメモリ１６は各種デ
ータの記憶に使用され、たとえばＥＥＰＲＯＭ、ＥＰＲ
ＯＭ等で構成されている。

データメモリ１６は、複数のエリアに分割されていて、
第５図に示すようなデータエリアの登録状態を識別する
識別情報エリアと、第６図に示すような複数のデータエ
リアとから構成されており、それぞれのエリアにはエリ
ア番号［０Ｏ−ＦＦ］が与えられている。

各データエリアは、第７図に示すように、複数のレコー
ド（レコード単位に細分割）から構成されるようになっ
ている。このデータエリアには、吉込みポインタが設け
られ、この書込みポインタのアドレス値に応じて順次未
書込みエリアにデータが書込まれるようになっている。

カードリーダ・ライタ２は、ＩＣカード１と制御部３と
の間で機能コードやデータの授受を行なうものである。

具体的には、第８図に示すように、図示しないカード挿
入口に挿入されたＩＣカード１を所定の位置まで搬送す
る搬送機構２］、所定の位置にセットされたＩＣカード
１のコンタクト部１８に電気的に接触されるコンタクト
部２２、全体の制御を司るＣＰＵなどからなる制（財）
回路２３、制御回路２３と制御部３との間で命令データ
や応答データの授受を行なうための入出力インターフェ
ース回路２４、およびデータを記憶するデータメモリ２
５などから構成されている。

次に、このような構成において動作を説明する。

まず、ＩＣカード１は、定常状態においてはカードリー
ダ・ライタ２からの命令データが入力されると、その命
令データにしたがって基本機能を実行し、カードリーダ
・ライタ２にその応答データを出力し、再び命令データ
持ち状態に戻る。

なお、カードリーダ・ライタ２からＩＣカード１に出力
される命令データは、たとえば第９図に示すようなフォ
ーマットであり、同図（ａ）に示すように機能コードの
みの形態、または同図（ｂ）に示すように機能コードに
データを付加した形態である。

たとえば、減算命令データは第１０図に示すように、減
算コマンド、減算結果を格納するエリア番号（Ａ）、デ
ータの長さを示すバイト数情報としてのデータ長、減算
結果を格納するレコード番号（ａ）、第１の演算データ
（データＰ）が格納されているエリア番号（Ｂ）、第１
の演算データが格納されているレコード番号（ｂ）、第
２の演算データ（データＱ）が格納されているエリア番
＠（Ｃ）、および第２の演算データが格納されているレ
コード番号（Ｃ）から構成されている。

次に、減算動作について、第１図に示すフローチャート
を参照して説明する。まず、定常状態では、カードリー
ダ・ライタ２からの命令データ待ち状態となっており、
このときカードリーダ・ライタ２から命令データが入力
されると、制御素子１５はまず命令データに含まれるコ
マンドが減算コマンドであるか否かを確認する。減算コ
マンドであれば、制御素子１５は命令データに付加され
ている第１の演算データに対するエリア番号（Ｂ）、レ
コード番号（ｂ）に対応するデータメモリー６のアドレ
スからデータＰを読出すく第１＆図（ｂ）参照）。

ついで、制御素子１５は命令データに付加されている第
２の演算データに対するエリア番号（Ｃ）、レコード番
号（Ｃ）に対応するデータメモリ１６のアドレスからデ
ータＱを読出す（第１ｂ図（ｃ）参照）。

ついで、制御素子１５はその読出したデータＰからデー
タＱを減算する（Ｐ−Ｑ）。

この減算の結果、オーバフロー、アンダーフローが発生
しなかった場合、制御素子１５はその減算結果としての
データ０を、命令データに付加されている演算結果に対
するエリア番号（Ａ）、レコード番号（ａ）に対応する
データメモリ１６のアドレスに書込む（第１Ｄ図（ａ＞
参照）。

そして、制ｍ’ｓ子１５は、正常終了の応答データを出
力し、命令データ待ち状態に戻る。

また、演算結果がオーバフロー、アンダーフローとなっ
た場合、制御素子１５は実行不可の応答データを出力す
る。

上記したように、外部へのデータの入出力を行なわずに
演算処理を実行しているため１、データの盗難、伝送に
よるデータの破損の危険を無くすことができる。また、
１つのコマンドに対する処理の実行となるため、処理の
簡単化を図ることができる。

特に、書込みだけが許可され、読出しが許可されていな
いデータ、たとえばバットマークあるいは預金限度（金
額）を、外部へ出力（外部へ読出して演算）することな
く、書込むことができるため、外部で読める可能性が無
くなり、安全性が高いものとなる。

なお、前記実施例では、データメモリ内の各データエリ
アにおけるレコードの記憶容量は、一定長でも可変長で
も良い。また、演算として減算を説明したが、他の演算
であっても良い。書母ｆ；＋＋−−□、、−コ＝− ［発明の効果］ 以上詳述したようにこの発明によれば、外部へのデータ
の入出力が無くなり、データの盗難、伝送によるデータ
の破損の危険を無くすことができ、１つのコマンドに対
する処理の実行となり、処理の簡単化を図ることができ
る携帯可能電子装置を提供できる。

【図面の簡単な説明】

図面はこの発明の一実施例を説明するためのもので、第
１図は減算処理を説明するためのフローチャート、第２
図はカード取扱装置の構成を示すブロック図、第３図は
ＩＣカードの機能ブロックを示す図、第４図はＩＣカー
ドに内蔵するＩＣチップの構成を示すブロック図、第５
図および第６図はデータメモリの構成を示す図、第７図
はデータメモリの構成例を説明するための図、第８図は
カードリーダ・ライタの構成を示すブロック図、第９図
はカードリーダ・ライタがら出力される命１・・・・・
・ＩＣカード（携帯可能電子装置）、２・・・・・・カ
ードリーダ・ライタ、１５・・・・・・制御ＩＩ素子、
１６・・・・・・データメモリ、１７・・・・・・プロ
グラムメモリ。 出願人代理人　弁理士　鈴　江　武　彦第１図 第２図 ｉ、ｉ’ｓ　３図 ｒ　　　−−−−−−−−−−−−−コ第４図 第５図 （ａ）区ヨ １１′り９図 コ７ンド　　リｈし／ス　　　　　　　　　　　　テ°
−ダろ、’；　　１０　　［’Ｅ！ 第　ＩＩ　　７１）（

Claims (1)

1. 【特許請求の範囲】 （１）複数のエリアからなるデータメモリと、このデー
   タメモリに対してデータの読出しおよび書込みを行なう
   ための制御素子を有し、選択的に外部からの入出力を行
   なう携帯可能電子装置において、外部から供給され、演
   算命令、上記データメモリに演算結果を書込む演算結果
   エリア、上記データメモリにおける第１の演算データが
   記憶されている第１の演算データエリア、および上記デ
   ータメモリにおける第２の演算データが記憶されている
   第２の演算データエリアからなる演算命令データを受入
   れる受入手段と、 この受入手段により受入れた演算命令データ内の演算デ
   ータエリアに対応して上記データメモリに記憶されてい
   る第１、第２の演算データを読出す読出手段と、 この読出手段により読出された第１、第２の演算データ
   を上記制御素子で上記演算命令に対応した演算を行なう
   演算手段と、 この演算手段による演算結果を上記演算命令データ内の
   演算結果エリアに対応する上記データメモリ内に書込む
   書込手段と、 を具備したことを特徴とする携帯可能電子装置（２）デ
   ータメモリが、１回だけ書込み可能な不揮発性メモリで
   あることを特徴とする特許請求の範囲第１項記載の携帯
   可能電子装置。 （３）データメモリが、書換え可能な不揮発性メモリで
   あることを特徴とする特許請求の範囲第１項記載の携帯
   可能電子装置。 （４）制御素子が、ＣＰＵであることを特徴とする特許
   請求の範囲第１項記載の携帯可能電子装置。