JPS63120339A - 仮想オペレ−テイングシステム制御方法 - Google Patents
仮想オペレ−テイングシステム制御方法Info
- Publication number
- JPS63120339A JPS63120339A JP61265884A JP26588486A JPS63120339A JP S63120339 A JPS63120339 A JP S63120339A JP 61265884 A JP61265884 A JP 61265884A JP 26588486 A JP26588486 A JP 26588486A JP S63120339 A JPS63120339 A JP S63120339A
- Authority
- JP
- Japan
- Prior art keywords
- operating system
- input
- devices
- allocation
- trademark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000013256 coordination polymer Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、−のオペレーティングシステムの制御の下に
他のオペレーティングシステムを構成するような仮想オ
ペレーティングシステム制御方法に関する。
他のオペレーティングシステムを構成するような仮想オ
ペレーティングシステム制御方法に関する。
Ｂ１発明の概要
本発明は、−のオペレーティングシステムの制御の下に
他のオペレーティングシステムを構成するための仮想オ
ペレーティングシステム制御方法において、該他のオペ
レーティングシステムの動作環境から入出力デバイスの
割り付けを変更する際に、−のオペレーティングシステ
ムの人出力デバイスの割り付けを共に変更することによ
り、動作環境を意識せずに入出力デバイスの割り付け変
更を行い得るようにしたものである。
他のオペレーティングシステムを構成するための仮想オ
ペレーティングシステム制御方法において、該他のオペ
レーティングシステムの動作環境から入出力デバイスの
割り付けを変更する際に、−のオペレーティングシステ
ムの人出力デバイスの割り付けを共に変更することによ
り、動作環境を意識せずに入出力デバイスの割り付け変
更を行い得るようにしたものである。
Ｃ６従来の技術
近年において、ディジタル技術や集積回路技術のｍ歩に
伴い、所謂マイクロコンピュータやバーソナルコンピュ
ータの分野においても、マイクロプロセッサあるいはＣ
ＰＵの性能向」二が著しく、所謂８ビツトＣＰ Ｕから
１６ビソトＣＰＵへ、さらには３２ビツトＣＰ Ｕへと
世代交代が行われつつある。このようなＣＰＵの世代交
代が行われる際に最も問題となるのは、過去に蓄積され
たソフトウェアプログラムの利用可能性あるいは互換性
である。
伴い、所謂マイクロコンピュータやバーソナルコンピュ
ータの分野においても、マイクロプロセッサあるいはＣ
ＰＵの性能向」二が著しく、所謂８ビツトＣＰ Ｕから
１６ビソトＣＰＵへ、さらには３２ビツトＣＰ Ｕへと
世代交代が行われつつある。このようなＣＰＵの世代交
代が行われる際に最も問題となるのは、過去に蓄積され
たソフトウェアプログラムの利用可能性あるいは互換性
である。
ところで、コンピュータの利用効率を高めるために、所
謂オペレーティングシステム（Ｏ８）を導入し、このＯ
８の管理の下に、多様な用途の多種のソフトウェアプロ
グラムを効率よく実行することが一般に多く行われてい
る。さらに、このオペレーティングシステムの制御の下
に他のオペレーティングシステムを仮想的に構成するこ
とも行われている。このような複数のオペレーティング
システムを効率よく制御する技術としては、例えば特開
昭６１−１６０１４７号公報等に開示されるような仮想
計算機制御ｎ方式が知られている。
謂オペレーティングシステム（Ｏ８）を導入し、このＯ
８の管理の下に、多様な用途の多種のソフトウェアプロ
グラムを効率よく実行することが一般に多く行われてい
る。さらに、このオペレーティングシステムの制御の下
に他のオペレーティングシステムを仮想的に構成するこ
とも行われている。このような複数のオペレーティング
システムを効率よく制御する技術としては、例えば特開
昭６１−１６０１４７号公報等に開示されるような仮想
計算機制御ｎ方式が知られている。
Ｄ０発明が解決しようとする問題点
ところで、上述のようにＣＰＵの世代交代等に適応させ
るために、例えば１６ビツトＣＰＵ用のＯ８であるＣＰ
／Ｍ−８６（ディジクルリサーチ社の商標）の制御下に
、８ピッ１−ＣＰＵ用のＯ３であるＣＰ／Ｍ−８０（デ
ィジタルリサーチ社の商標）を構成する場合において、
入出力デバイスの割り付けを変更することが８ビツトＣ
ＰＵ用Ｏ８から行えないという問題が生じた。
るために、例えば１６ビツトＣＰＵ用のＯ８であるＣＰ
／Ｍ−８６（ディジクルリサーチ社の商標）の制御下に
、８ピッ１−ＣＰＵ用のＯ３であるＣＰ／Ｍ−８０（デ
ィジタルリサーチ社の商標）を構成する場合において、
入出力デバイスの割り付けを変更することが８ビツトＣ
ＰＵ用Ｏ８から行えないという問題が生じた。
これは、これらのＯ８の構成上で、ＢｉＯ２（ベーシッ
クＩＯシステム）のＩＩＯ関係の工〆トリーを共有して
いるにもかかわらず、ＩＯステータス情報（所謂ＩＯバ
イト）が各Ｏ８毎に独立に存在するためである。このた
め、上記８ビツトＣＰＵ用Ｏ３側では、ＩＩＯ関係のコ
マンドを実行する前に上記１６ビツトＣＰＵ用Ｏ８に一
旦制御を移して入出力デバイスの割り付け変更を行うこ
と、すなわち論理デバイスに目的とする物理デバイスを
割り当てることが必要とされ、その後上記８ビフ）ＣＰ
Ｕ用Ｏ８に戻って所望のプログラムを実行することにな
り、非常に使い難いものとなっていた。
クＩＯシステム）のＩＩＯ関係の工〆トリーを共有して
いるにもかかわらず、ＩＯステータス情報（所謂ＩＯバ
イト）が各Ｏ８毎に独立に存在するためである。このた
め、上記８ビツトＣＰＵ用Ｏ３側では、ＩＩＯ関係のコ
マンドを実行する前に上記１６ビツトＣＰＵ用Ｏ８に一
旦制御を移して入出力デバイスの割り付け変更を行うこ
と、すなわち論理デバイスに目的とする物理デバイスを
割り当てることが必要とされ、その後上記８ビフ）ＣＰ
Ｕ用Ｏ８に戻って所望のプログラムを実行することにな
り、非常に使い難いものとなっていた。
本発明は、このような実情に鑑みてなされたものであり
、入出力デバイスの割り付け変更を動作環境を意識せず
に行い得るような仮想オペレーティングシステム制御方
法の提供を目的とする。
、入出力デバイスの割り付け変更を動作環境を意識せず
に行い得るような仮想オペレーティングシステム制御方
法の提供を目的とする。
Ｅ９問題点を解決するための手段
本発明に係る仮想オペレーティングシステム制御方法は
、−に述の問題点を解決するために、第１のオペレーテ
ィングシステム（以下Ｏ８という）の制御の下に第２の
Ｏ３を構成する仮想Ｏ８制御方法において、入出力デバ
イスの割り付け情報であるＩＯステータス情報が上記第
１、第２の各Ｏ８毎にそれぞれ独立して設けられ、上記
第２のＯ３の動作環境にて入出力デバイスの割り付けを
変更する際に、上記第１のＯ８のＩＯステータス情報を
共に変更する処理を行わせることを特徴としている。
、−に述の問題点を解決するために、第１のオペレーテ
ィングシステム（以下Ｏ８という）の制御の下に第２の
Ｏ３を構成する仮想Ｏ８制御方法において、入出力デバ
イスの割り付け情報であるＩＯステータス情報が上記第
１、第２の各Ｏ８毎にそれぞれ独立して設けられ、上記
第２のＯ３の動作環境にて入出力デバイスの割り付けを
変更する際に、上記第１のＯ８のＩＯステータス情報を
共に変更する処理を行わせることを特徴としている。
２０作用
入出力デバイスの割り付けを変更する際には、第２のＯ
Ｓ側から変更処理を行っても、実際の入出力を管理して
いる第１のＯ８のＩＯステータス情報が同時に変更され
る。
Ｓ側から変更処理を行っても、実際の入出力を管理して
いる第１のＯ８のＩＯステータス情報が同時に変更され
る。
Ｇ、実施例
以下、本発明に係る仮想オペレーティングシステム制御
方法の一実施例として、１６ビソ１−ＣＰＵ用の第１の
Ｏ３（オペレーティングシステム）、例えば所謂ＣＰ／
Ｍ−８６（ディジクルリサーチ社の商標）の制御の下に
、８ピッｌ−ＣＰ Ｕ用の第２のＯＳ、例えばＣＰ／Ｍ
−８０（ディジタルリサーチ社の商標）をエミュレート
する場合について説明する。ここで用いるＣＰＵとして
は、例えば日本電気社製の所謂Ｖ２０チップやＶ３０チ
フプ等のように、１６ビツトＣＰＵでありながら８ビツ
トＣＰＵをエミュレートするモードを有するものを利用
するのが好ましい。
方法の一実施例として、１６ビソ１−ＣＰＵ用の第１の
Ｏ３（オペレーティングシステム）、例えば所謂ＣＰ／
Ｍ−８６（ディジクルリサーチ社の商標）の制御の下に
、８ピッｌ−ＣＰ Ｕ用の第２のＯＳ、例えばＣＰ／Ｍ
−８０（ディジタルリサーチ社の商標）をエミュレート
する場合について説明する。ここで用いるＣＰＵとして
は、例えば日本電気社製の所謂Ｖ２０チップやＶ３０チ
フプ等のように、１６ビツトＣＰＵでありながら８ビツ
トＣＰＵをエミュレートするモードを有するものを利用
するのが好ましい。
先ず、１６ビツトコンピユータシステムにａ’Ｊｔｉさ
れた上記第１のＯ３である上記ＣＰ／Ｍ−８６（ディジ
タルリサーチ社の商標）を立ち上げた後、所定のコマン
ドを実行することにより、８ビットＣＰＵ用の上記第２
のａＳである上記ＣＰ／Ｍ−８０（ディジタルリサーチ
社の商標）の動作環境に移る。これ以降は、通常のＣＰ
／Ｍ−８０（ディジタルリサーチ社の商標）と同様な感
覚で作業を行うことができる。この８ビツトＣＰＵ用の
第２のＯ８の動作環境から、上記第１のＯ８、すなわち
１６ビツトｃｐｕ用Ｏ８であるＣＰ／Ｍ−８６（ディジ
タルリサーチ社の商標）の動作環境に戻る場合には、他
の所定のコマンドを実行することにより行える。従って
、これらの各Ｏ８の動作環境を自由に切り換えることが
できる。
れた上記第１のＯ３である上記ＣＰ／Ｍ−８６（ディジ
タルリサーチ社の商標）を立ち上げた後、所定のコマン
ドを実行することにより、８ビットＣＰＵ用の上記第２
のａＳである上記ＣＰ／Ｍ−８０（ディジタルリサーチ
社の商標）の動作環境に移る。これ以降は、通常のＣＰ
／Ｍ−８０（ディジタルリサーチ社の商標）と同様な感
覚で作業を行うことができる。この８ビツトＣＰＵ用の
第２のＯ８の動作環境から、上記第１のＯ８、すなわち
１６ビツトｃｐｕ用Ｏ８であるＣＰ／Ｍ−８６（ディジ
タルリサーチ社の商標）の動作環境に戻る場合には、他
の所定のコマンドを実行することにより行える。従って
、これらの各Ｏ８の動作環境を自由に切り換えることが
できる。
ここで、論理デバイスに割り付けられる物理デバイスの
変更について説明する。
変更について説明する。
ＣＰ／Ｍ−８０（商標）が扱う入出力論理デバイスは、
ディスク装置を除くと、コンソール、リーグ、パンチャ
、リスト装置の４種類が想定されており、これらの各論
理デバイスに対して、それぞれ４つずつの物理デバイス
の中から任意に選んで割り付けることができる。次に、
ＣＰ／Ｍ−８６（商標）も上述と同様の４種類の論理デ
バイスが準備されている。ただし、論理デバイスの名称
についてのみ、上記リーダが補助入力装置に、上記パン
チャが補助出力装置に変更されている。これらの論理デ
バイスに対する物理デバイスの割り付け状態、すなわら
ＩＯステータスは、それぞれのＯ８毎に例えば所謂ＩＯ
バイトと称される１バイト（８ビツト）の値で規定され
るようになっている。そして、上記ＣＰ／Ｍ−８０（商
標）におけるＩＯバイトは該Ｏ５のシステム領域内のメ
モリの３番地に配置されており、上記ＣＰ／Ｍ−８６（
商標）は他の番地に独立のＩＯバイトを有している。こ
のため、上記ＣＰ／Ｍ−８０（商標）の動作環境におい
て、論理デバイスに対する物理デバイスの割り付けを変
更する場合には、ＣＰ／Ｍ−８０（商標）のＩＯバイト
のみが切り換わるに過ぎず、本来のＩＩＯデバイスを管
理する上記ＣＰ／Ｍ−８６（商標）のＩＯバイトは切り
換わらないことになる。
ディスク装置を除くと、コンソール、リーグ、パンチャ
、リスト装置の４種類が想定されており、これらの各論
理デバイスに対して、それぞれ４つずつの物理デバイス
の中から任意に選んで割り付けることができる。次に、
ＣＰ／Ｍ−８６（商標）も上述と同様の４種類の論理デ
バイスが準備されている。ただし、論理デバイスの名称
についてのみ、上記リーダが補助入力装置に、上記パン
チャが補助出力装置に変更されている。これらの論理デ
バイスに対する物理デバイスの割り付け状態、すなわら
ＩＯステータスは、それぞれのＯ８毎に例えば所謂ＩＯ
バイトと称される１バイト（８ビツト）の値で規定され
るようになっている。そして、上記ＣＰ／Ｍ−８０（商
標）におけるＩＯバイトは該Ｏ５のシステム領域内のメ
モリの３番地に配置されており、上記ＣＰ／Ｍ−８６（
商標）は他の番地に独立のＩＯバイトを有している。こ
のため、上記ＣＰ／Ｍ−８０（商標）の動作環境におい
て、論理デバイスに対する物理デバイスの割り付けを変
更する場合には、ＣＰ／Ｍ−８０（商標）のＩＯバイト
のみが切り換わるに過ぎず、本来のＩＩＯデバイスを管
理する上記ＣＰ／Ｍ−８６（商標）のＩＯバイトは切り
換わらないことになる。
そこで、本発明実施例においては、第１図に示すように
、第２のＯＳであるＣＰ／Ｍ−８０（商標）の動作環境
において、ＩＯステータスを変更するコマンドを実行し
た際に、同時に第１のＯ３であるＣＰ／Ｍ−８６（商標
）のＩＯバイトも自動的に切り換わるようにしている。
、第２のＯＳであるＣＰ／Ｍ−８０（商標）の動作環境
において、ＩＯステータスを変更するコマンドを実行し
た際に、同時に第１のＯ３であるＣＰ／Ｍ−８６（商標
）のＩＯバイトも自動的に切り換わるようにしている。
すなわち、この第１図の上記第２のＯ８の動作環境にお
いて、上述のような論理デバイスに対する物理デバイス
の割り付けを変更するためのコマンド、例えば５ＴＡＴ
、ＣＯＭを実行した場合には、該第２のＯ８における入
出力デバイスやディスクの制御プログラムであるＢｉＯ
２（ベーシックＩＯシステム）領域１１内のシステムコ
ールチェックルーチンにより、上記第２のＯ８のみなら
ず上記第１のＯ８の各ＢＤＯ３（ベーシックディスクオ
ペレーティングシステム）１２．１３をコールするよう
にしている。これらの各Ｏ８の各ＢＤＯ３１２，１３は
、それぞれのＯ８の上記ＩＯバイト、すなわち第２のＯ
８のＩＯバイト１４及び第１のＯ３のＩＯバイト１５を
それぞれ切り換える。このときの各ＩＯバイトの切り換
えは、上記５ＴＡＴコマンドにより変更された入出力デ
バイスの割り付け内容に対応する所定の値に各ＩＯバイ
ト１４．１５を書き換えることにより行われる。
いて、上述のような論理デバイスに対する物理デバイス
の割り付けを変更するためのコマンド、例えば５ＴＡＴ
、ＣＯＭを実行した場合には、該第２のＯ８における入
出力デバイスやディスクの制御プログラムであるＢｉＯ
２（ベーシックＩＯシステム）領域１１内のシステムコ
ールチェックルーチンにより、上記第２のＯ８のみなら
ず上記第１のＯ８の各ＢＤＯ３（ベーシックディスクオ
ペレーティングシステム）１２．１３をコールするよう
にしている。これらの各Ｏ８の各ＢＤＯ３１２，１３は
、それぞれのＯ８の上記ＩＯバイト、すなわち第２のＯ
８のＩＯバイト１４及び第１のＯ３のＩＯバイト１５を
それぞれ切り換える。このときの各ＩＯバイトの切り換
えは、上記５ＴＡＴコマンドにより変更された入出力デ
バイスの割り付け内容に対応する所定の値に各ＩＯバイ
ト１４．１５を書き換えることにより行われる。
換言すれば、上記第２のＯ８であるＣＰ／Ｍ−８０（商
標）の動作環境において入出力デバイスの割り付け変更
を行う際には、第２のＯ８のＩＯバイトの切り換えと同
時に、上記第１のＯ８であるＣＰ／Ｍ−８６（商標）の
！０バイトに上記第２のＯ８の［０バイトをコピーする
ことによって、各Ｏ８の各ＩＯバイトを常に一致させて
いる。具体的には、上記５ＴＡＴ、ＣＯＭでＩＯバイト
の切り換えをシステムコールＮｏ、８で行い、第２のＯ
８であるＣＰ／Ｍ−８０（商標）のＢｉＯ２内のＢＤＯ
Ｓチェックルーチンへ移り、システムコールルーチンで
は、上記Ｎｏ、８に限り各Ｏ８であるＣＰ／Ｍ−８０（
商標）及びＣＰ／Ｍ−８６（商標）の両ＢＤＯ３をコー
ルするようにする。両ＢＤＯ８はそれぞれのＩＯバイト
を指定した値に切り換える。これによって、各Ｏ３につ
いての動作環境を意識することなく入出力デバイスの割
り付け変更を簡単な操作で行える。
標）の動作環境において入出力デバイスの割り付け変更
を行う際には、第２のＯ８のＩＯバイトの切り換えと同
時に、上記第１のＯ８であるＣＰ／Ｍ−８６（商標）の
！０バイトに上記第２のＯ８の［０バイトをコピーする
ことによって、各Ｏ８の各ＩＯバイトを常に一致させて
いる。具体的には、上記５ＴＡＴ、ＣＯＭでＩＯバイト
の切り換えをシステムコールＮｏ、８で行い、第２のＯ
８であるＣＰ／Ｍ−８０（商標）のＢｉＯ２内のＢＤＯ
Ｓチェックルーチンへ移り、システムコールルーチンで
は、上記Ｎｏ、８に限り各Ｏ８であるＣＰ／Ｍ−８０（
商標）及びＣＰ／Ｍ−８６（商標）の両ＢＤＯ３をコー
ルするようにする。両ＢＤＯ８はそれぞれのＩＯバイト
を指定した値に切り換える。これによって、各Ｏ３につ
いての動作環境を意識することなく入出力デバイスの割
り付け変更を簡単な操作で行える。
ここで、−ヒ述のような各Ｏ８の各制御プログラム等の
メモリマツプの一例を第２図に示す。この第２図におい
て、１６ビツトＣＰＵを用いたコンビエータシステムの
全アドレス空間のうち、例えばＯ：００００Ｈ（１６進
数表示）から１ ： ００００ Ｈまでの６４にバイト
領域２１に、システムＲＯＭのワークエリアが割り当て
られ、Ｉ ： ００００ Ｈからの領域２２に、上記第
１のａＳであるＣＰ／Ｍ−８６（商標）のシステム部が
割り当てられている。この第１のＯ３の動作環境におい
て、ユーザ側で自由に使用できるプログラム領域ＴＰＡ
（）ランジエンドブログラムエリア）内に、上記第２
のＯ３であるＣＰ／Ｍ−８０（商標）への切り換えコマ
ンド実行時に確保される領域が設けられるようになって
おり、この領域内の第２のＯ８のウオームブート用のシ
ステム本体領域２３に続いて、６４にバイトの第２のＯ
８領域が設けられている。この第２のＯ３領域内には、
第２のＯ３のＴＰＡ領域２４、ＣＣＰ（コンソールコマ
ンドプロセッサ）領域２５１、ＢＤＯ３領域２６及びＢ
ＩＯ３領域２７がこの順に設けられている。
メモリマツプの一例を第２図に示す。この第２図におい
て、１６ビツトＣＰＵを用いたコンビエータシステムの
全アドレス空間のうち、例えばＯ：００００Ｈ（１６進
数表示）から１ ： ００００ Ｈまでの６４にバイト
領域２１に、システムＲＯＭのワークエリアが割り当て
られ、Ｉ ： ００００ Ｈからの領域２２に、上記第
１のａＳであるＣＰ／Ｍ−８６（商標）のシステム部が
割り当てられている。この第１のＯ３の動作環境におい
て、ユーザ側で自由に使用できるプログラム領域ＴＰＡ
（）ランジエンドブログラムエリア）内に、上記第２
のＯ３であるＣＰ／Ｍ−８０（商標）への切り換えコマ
ンド実行時に確保される領域が設けられるようになって
おり、この領域内の第２のＯ８のウオームブート用のシ
ステム本体領域２３に続いて、６４にバイトの第２のＯ
８領域が設けられている。この第２のＯ３領域内には、
第２のＯ３のＴＰＡ領域２４、ＣＣＰ（コンソールコマ
ンドプロセッサ）領域２５１、ＢＤＯ３領域２６及びＢ
ＩＯ３領域２７がこの順に設けられている。
なお、本発明は、上記実施例のみに限定されるものでは
なく、例えば各Ｏ３はＣＰ／Ｍ−８０（商標）やＣＰ／
Ｍ−８６（商標）に限定されず、他の種々のＯ８に適用
できる。この他、本発明の要旨を逸脱しない範囲内にお
いて、種々の変更が可能である。
なく、例えば各Ｏ３はＣＰ／Ｍ−８０（商標）やＣＰ／
Ｍ−８６（商標）に限定されず、他の種々のＯ８に適用
できる。この他、本発明の要旨を逸脱しない範囲内にお
いて、種々の変更が可能である。
Ｈ，発明の効果
本発明に係る仮想オペレーティングシステム制御方法に
よれば、第１のオペレーティングシステム（Ｏ３）の制
御下で第２のＯ８を構成した状態において、入出力デバ
イスの割り伺は変更コマンドを実行した際に、第２のＯ
３のＩＯステータス（Ｎｏバイト）のみならず第１のＯ
８のＮｏバイトも変更されるため、Ｏ３の動作環境を意
識することなく入出力デバイスの割り付け変更を行うこ
とができる。
よれば、第１のオペレーティングシステム（Ｏ３）の制
御下で第２のＯ８を構成した状態において、入出力デバ
イスの割り伺は変更コマンドを実行した際に、第２のＯ
３のＩＯステータス（Ｎｏバイト）のみならず第１のＯ
８のＮｏバイトも変更されるため、Ｏ３の動作環境を意
識することなく入出力デバイスの割り付け変更を行うこ
とができる。
第１図は本発明の一実施例となる仮想オペレーティング
システム制御方法の要部動作を説明するための説明図、
第２図はコンピュータシステムのメモリマツプを示す図
である。
システム制御方法の要部動作を説明するための説明図、
第２図はコンピュータシステムのメモリマツプを示す図
である。
Claims (1)
- 【特許請求の範囲】 第１のオペレーティングシステムの制御の下に第２のオ
ペレーティングシステムを構成するための仮想オペレー
ティングシステム制御方法において、 入出力デバイスの割り付け情報であるＩＯステータス情
報が上記第１、第２の各オペレーティングシステム毎に
それぞれ独立して設けられ、少なくとも上記第２のオペ
レーティングシステムの動作環境にて入出力デバイスの
割り付けを変更する際に、上記第１のオペレーティング
システムのＩＯステータス情報を共に変更する処理を行
わせることを特徴とする仮想オペレーティングシステム
制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61265884A JPS63120339A (ja) | 1986-11-08 | 1986-11-08 | 仮想オペレ−テイングシステム制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61265884A JPS63120339A (ja) | 1986-11-08 | 1986-11-08 | 仮想オペレ−テイングシステム制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63120339A true JPS63120339A (ja) | 1988-05-24 |
Family
ID=17423437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61265884A Pending JPS63120339A (ja) | 1986-11-08 | 1986-11-08 | 仮想オペレ−テイングシステム制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63120339A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5987536A (en) * | 1997-05-22 | 1999-11-16 | International Business Machines Corporation | Computer system having flash memory bios which can be accessed while protected mode operating system is running |
| US6282643B1 (en) | 1998-11-20 | 2001-08-28 | International Business Machines Corporation | Computer system having flash memory BIOS which can be accessed remotely while protected mode operating system is running |
| JP2007307779A (ja) * | 2006-05-18 | 2007-11-29 | Seiko Epson Corp | 組込機器、電子機器、組込機器の制御方法、プログラム及び記録媒体 |
-
1986
- 1986-11-08 JP JP61265884A patent/JPS63120339A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5987536A (en) * | 1997-05-22 | 1999-11-16 | International Business Machines Corporation | Computer system having flash memory bios which can be accessed while protected mode operating system is running |
| US6282643B1 (en) | 1998-11-20 | 2001-08-28 | International Business Machines Corporation | Computer system having flash memory BIOS which can be accessed remotely while protected mode operating system is running |
| JP2007307779A (ja) * | 2006-05-18 | 2007-11-29 | Seiko Epson Corp | 組込機器、電子機器、組込機器の制御方法、プログラム及び記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8381223B2 (en) | Method and apparatus for dynamic allocation of processing resources | |
| JP5376496B2 (ja) | 仮想マシンデバイスの動的割り当て | |
| JP3546678B2 (ja) | マルチｏｓ構成方法 | |
| JPH0560620B2 (ja) | ||
| JPH02267634A (ja) | 割込み処理装置 | |
| US6260081B1 (en) | Direct memory access engine for supporting multiple virtual direct memory access channels | |
| AU6342499A (en) | Processing arrangements | |
| JP4692912B2 (ja) | リソース割り当てシステム、及びリソース割り当て方法 | |
| EP0458626B1 (en) | Initial program loading system | |
| JPS63120339A (ja) | 仮想オペレ−テイングシステム制御方法 | |
| KR100316190B1 (ko) | 로컬 메모리에서 패킷화된 동작 정보의 기억을 통한 입출력 성능을 증가시키기 위한 시스템 | |
| US10481951B2 (en) | Multi-queue device assignment for application groups | |
| CA1081855A (en) | Initializing means for a bus-oriented data processing system employing firmware-configured modules | |
| KR100534613B1 (ko) | 플래쉬 메모리를 이용한 시스템 부팅 장치 및 그 방법 | |
| JP3163196B2 (ja) | 仮想記憶制御における命令中断情報格納制御方法 | |
| US20120284711A1 (en) | Method and Arrangement for Configuring a Resource for a Virtual Runtime Environment | |
| JP2610966B2 (ja) | 仮想計算機制御方法 | |
| JP3278457B2 (ja) | プログラム実行制御装置及びプログラム実行制御方法 | |
| JPH0348937A (ja) | 仮想計算機システムにおける入出力命令実行方式 | |
| JPS61101865A (ja) | マルチマイクロプロセツサシステム | |
| JPS59111557A (ja) | アドレス変換装置 | |
| JPS6278642A (ja) | メモリ管理ユニツト制御方式 | |
| JPS61292752A (ja) | 仮想計算機システム | |
| CN117453352A (zh) | 一种Xen下的设备直通方法 | |
| JP2535584B2 (ja) | 実記憶固定処理計算機 |