JPS63116566A - 画像メモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、画像データの蓄積機能を有する画像メモリの
制御に係り、特に画像メモリへの画像データの書込み及
び読み出し動作を制御する画像メモリ制御方式に関する
ものである。

［従来技術］ ファクシミリ装置やデジタル複写機等の画像を電気的に
取扱う装置において、画像データの蓄積機能を有する画
像メモリを備えたものが知られている。

この様な画像メモリは、例えば半導体ランダムアクセス
メモリ等て構成されるか、従来は、画像メモリへの書込
み又は読み出しに対しワード単位に行うように構成され
ていたのでハイド単位に書込み又は読み出しを行いたい
場合は、ワードからハイドへの変換機能が必要であり部
品点数の増加を招く欠点があった。

［目的］ 本発明は、以」二の点に鑑みてなされたものて、画像メ
モリ回路に対するワード単位、又はバイト単位の書込み
又は読み出し動作を任意に実行が可能とするものである
。

［実施例］ 以下、本発明を好ましい実施例に基いて説明する。

第１図は、本発明を実施するファクシミリ装置のブロッ
ク図例を示す。１は画像データを符号化する冗長抑圧符
号部、２は符号化された画像データを復号する冗長抑圧
復号部、３は公衆回線とファクシミリ装置を接続する回
線インタフェース部、４は原稿画像をＣＯＤ等のイメー
ジセンサで読み取るリーダ一部、５は画像データに基き
画像記録するプリンタ一部、６はメモリインタフェース
部、８はアドレス制御部、９はファクシミリ装置の各ブ
ロックの動作制御を行う中央演算処理装置、１０は記憶
装置、７は画像データを記憶する半導体ランダムアクセ
スメモリからなる画像メモリ回路て、リーダ一部４から
読み出された画像データを冗長抑圧符号部１にて符号化
した画像データ又は、回線側から回線インターフェース
部３を介して受信される画像データの蓄積をアドレス制
御部８の制御に従って行う。

第２図は、第１図示のアドレス制御部８のブロック図例
を示す。１１はメモリ制御部、１２はメモリタイミング
発生部、１３はワード・バイト制御部、１４はリードハ
イドカウンタ部、１５はラッチ部１．１６はリードワー
ドカウンタ部、１７はラッチ部２．１８はライｌへバイ
トカウンタ部、１９ばラッチ部３．２０はライＩ・ワー
ドカウンタ部、２１はラッチ部４．２２はカウンタクロ
ック発生部、２３ばアドレスバッファ部Ａ、３１〜３４
はＡＮＤ素子、３５．３６は６Ｒ素子を示す。

また、第３図に画像メモリ回路７のメモリ空間のデータ
配置列を示す。

以下、第２図について説明を行う。

ます、中央演算処理装置９は、メモリ制御部１１に対し
、ライト動作又はリード動作のモード指定を、記憶装置
１０に記憶しているモード情報にもとづき行なう。又、
ワード・バイト制御部１３に対しても、同様にワード動
作又はバイト動作のモート指定を行う。さらに、中央演
算処理装置９は、記憶装置１０に記憶しているアドレス
管理情報にもとづき、ライトスタートアドレス、リード
スタートアドレスの管理アドレスをラッチ部１．ラツヂ
部２．ラッチ部３及びラッチ部４に対して設定する。

リーダ一部４の原稿読み取り等によりメモリインタフェ
ース部６を介してライト（書込み）のリクエストかある
場合、メモリ制御部１１はＡＮＤ素子３３ならびに３２
に対して、起動信号を送りたし、さらにアドレスバッフ
ァ部Ａ２３に対し、ライトアドレス用のバッファゲート
を開くよう指示する。又、メモリ制御部１１はワード・
バイト制御部１３に対しライドリクエストに対するワー
ド・バイト情報を送出する。

ワード・バイト制御部１３は、その情報を受けて、既に
設定されているワード／バイトのモードにしたかい、ワ
ードモー１くである場合にはＯＲ素子３６に、バイトモ
ートである場合にはＡＮＤ素子３３に対し、ワード／ハ
イドのモード情報が送出する。さらに、画像メモリ回路
７に対しても、そのモード情報か送出される。

回線インターフェース部３を介した回線側からの受信に
より、ハイドモードでのライト動作である場合、ＡＮＤ
素子３３からライトハイドカウンタ部１８にカウンタの
スタート信号かかかる。この時、ライトバイトカウンタ
部１８はカウンタクロック発生部２２のクロック信号に
同期してカウンタの更新が順次行われ、桁上がりか発生
すると６Ｒ素子３６及びＡＮＤ素子３４を介し、ライト
ツー１ζカウンタ部２０のカウンタの更新が行われる。

又、リーダ一部４の原稿読み取りにより、ワードモード
てのライト動作である場合、ＯＲ素子３６及ＡＮＤ素子
３４を介し、ライトワードカウンタ部２０のみか、カウ
ンタクロック発生部２２のクロック信号に同期して、カ
ウンタの更新か順次行われる。

ライトバイトカウンタ部１８及びライトワードカウンタ
部２０の出力は、アドレスバッファ部２３に送出される
。この時、メモリ制御部１１から、メモリタイミング発
生部２０に対し、メモリへのライト動作の実行に必要な
タイミンク信号の発生の要求か出され、メモリタイミン
グ発生部２０は、その要求を受けて、タイミング信号を
発生し、画像メモリ回路７に対し送出する。

メモリインタフェース部６から画像データがその時、既
に画像メモリ回路７に送出されており、１回のライト動
作か行われる毎に、メモリ制御部１１からメモリインタ
フェース部６に対して次回のライドリクエストとともに
、次回データの送出要求が出される。メモリインタフェ
ース１６は、その要求を受けて次回のライドリクエスト
をメモリ制御部１１に、次回のデータを画像メモリ回路
７に送出することによって、上記のライトアドレス出力
にともなって、ライト動作か行われる。

以」二かメモリインタフェース部６からのライドリクエ
ストがある場合の動作であるが、プリンタ一部５への出
力等のため、リート（読出し）のリフニス１〜かある場
合にも同様とする。

即ち、メモリ制御部１１は、ＡＮＤ素子３１ならびに３
２に対し、起動信号を送出し、アドレスバッファ部１に
対し、ソートアドレス出力用のバッファゲートを開くよ
う指示する。又、メモリ制御部１１は、ワード・バイト
制御部１３に対し、リードリクエストに対するワード・
ハイド情報を送出する。ワード・バイ１〜制御部１３は
、その情報を受けて、既に設定されているワード／ハイ
ドのモー１〜にしたかい、ワードモードである場合には
、５Ｒ素子３５に、ハイドモードである場合には、ＡＮ
Ｄ素子３１に対し、ワード／バイトのモード情報が送出
される。

回線側への送信により、ハイ）−モードでのリード動作
である場合、ＡＮＤ素子３１からリードバイトカウンタ
部１４にカウンタのスタート信号がかかる。この時、リ
ートバイトカウンタ部１４は、カウンタクロック発生部
２２のクロック信号に同期してカウンタの更新か順次、
行われ、桁上がりか発生するとＯＲ素子３５及びＡＮＤ
素子３２を介し、リードワードカウンタ部１６のカウン
タの更新が行われる。

又、プリンタ一部５への出力によりワードモードてのリ
ート動作である場合、６Ｒ素子３５及びＡＮＤ素子３２
を介し、リートワードカウンタ部１６のみが、カウンタ
クロック発生部２２のクロック信号に同期して、カウン
タの更新か順次行われる。リードカウンタ部１６の出力
アトレスは、アドレスバッファ部ｌに送出される。この
時、メモリ制御部１１から、メモリタイミング発生部２
０に対し、メモリへのり−ト動作の実行に必要なタイミ
ング信号の発生の要求が出され、メモリタイミング発生
部２０は、その要求を受けて、タイミング信号を発生し
、画像メモリ回路７に対し送出する。その時、画像メモ
リ回路７からメモリインタフェース部６に対して、読み
出されたり−ドデータか送出され、又、メモリ制御部１
１からそのリードデータのラッチ信号かメモリインタフ
ェース部６に対し送出される。

１回のリード動作が行われる毎に、メモリ制御部１１か
らメモリインタフェース部に対して、次回のリートリク
エストの送出要求か出され、メモリインタフェース部６
は、その要求を受けて次回のリードリクエストをメモリ
制御部１１に送出することによって、上記のリードアド
レス出力にともなって、リード動作か行われる。

第４図は画像メモリ回路７のブロック図例を示す。２５
〜２８は、メモリ回路Ａ〜Ｄをそれぞれ示す。２９は、
アドレスバッファ部Ｂ、３０はデータバッファ部Ａ、３
７は、データバッファ部Ｂ、３８はバッファ制御部、３
９はマルチプレクサ部である。

以下、第４図について説明を行う。

アドレス制御部（第２図）から送られてくるアドレス信
号は、アドレスバッファ部Ｂを介し、メモリ回路Ａ２５
、メモリ回路Ｂ２６、メモリ回路Ｃ２７，メモリ回路Ｄ
２８に送出される。又、そのアドレス信号の一部は、マ
ルチプレクサ部３９に送出される。

アドレス制御部（第２図）内のワードハイド制御部１３
からのワード／バイトのモート情報は、バッファ制御部
３８ならびにマルヂプレクサ部３９に対して送出され、
マルチプレクサ部３９ては、アドレスバッファ部Ｂ２９
からのアドレス信号、ならびにそのワード／バイ１−の
モート情報をもとに、実行ずへきメモリフロック（メモ
リ回路Ａ〜Ｄ）を決定する。さらにアドレス制御部（第
２図）内のメモリタイミング発生部１２からのタイミン
グ信号をメモリ回路２５〜２８で受ｔ−することにより
、メモリへのリードあるいはライト実行のアクセスか行
われる。

バッファ制御部３８は、アドレス制御部（第２図）内の
ワード・バイト制御部１３からのワード／ハイドのモー
ト情報ならびにメモリタイミング発生部１２からのリー
ド／ライト信号を受けて、データバッファ部Ａ３０及び
、データバッファ部Ｂ３７のバッファゲートの開閉を制
御する。即ち、ハイドモー１へである場合、データバッ
ファ部Ａ３０に対し、リート／ライト動作に応じて、バ
ッファゲートが開くようにし、又、ワードモー１へであ
る場合、データバッファ部Ｂ３７に対しリート／ライト
動作に応じて、バッフアゲ−１〜が開く。

メモリ回路Ａ２５〜Ｄ２８に対するメモリアクセスか行
われ、その際、メモリインタフェース部６とのデータの
出入れかデータバッファ部Ａ３０ならびにデータバッフ
ァ部Ｂ３７を介して行われる。

以」二の様に、画像メモリ回路に対して、ワード単位又
はハイｌ−巾位に書込み読み出しが容易に実行てき、出
力側又は入力側からのデータ単位要求に充分答えること
ができる。

尚、本実施例てはファクシミリ装置を用いたか、これに
限らす、画像メモリを備えた種々の装置にも本発明は適
用可能である。

［効果コ 本発明によれば、画像メモリに対し、複数の書込み又は
、読み出し動作要求がある時、ワード／バイト単位の動
作が複雑な付加回路を設けることなく、容易に行なえる
ものである。

【図面の簡単な説明】 第１図は本発明を適用したファクシミリ装置のブロック
図、第２図はアドレス制御部のブロック図、第３図は画
像メモリ空間のデータ配置例を示す図、第４図は画像メ
モリ回路のブロック図であり、 ４はリーダ一部、５はプリンタ一部、６はメモリインタ
フェース部、７は画像メモリ回路、８はアドレス制御部
、９は中央演算処理装置、１０は記憶装置、１１はメモ
リ制御部、１２はメモリタイミング発生部、１３はワー
ド・バイト制御部、１４はリードハイドカウンタ部、１
５はラッチ部１．１６はリードツー１〜カウンタ部、１
８はライトバイトカウンタ部、２０はライトワードカウ
ンタ部、２２はカウンタクロック発生部である。 ］

Claims (1)

【特許請求の範囲】
1. 画像データの蓄積機能を有する画像メモリの書込み又は
   読出し動作の要求に対し、ワード単位又はバイト単位に
   書込み又は読出しが実行可能なことを特徴とする画像メ
   モリ制御方式。