JPS63109496A

JPS63109496A - 画像表示制御回路

Info

Publication number: JPS63109496A
Application number: JP61255342A
Authority: JP
Inventors: 有賀　三恵子
Original assignee: Yokogawa Medical Systems Ltd
Current assignee: GE Healthcare Japan Corp
Priority date: 1986-10-27
Filing date: 1986-10-27
Publication date: 1988-05-14
Anticipated expiration: 2009-11-30
Also published as: JPH0697391B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はＣＲＴ　（陰極線管）画面上にグラフィック表
示をする場合のディスプレイメモリプレーン（以下メモ
リプレーンという）の制御、利用の改善に１３Ｑ′する
。

（従来の技術）ＣＲＴ上に表示する画面は例えばＸ線ｌ！Ｆｉｍｉ影装
置、核磁気共鳴断層曙影装置等の医療機器に使用する場
合、主たる目的である断ｗＩ像の他に、説明のための文
字、グラフ等の２値情報を併せて表示するのが通常であ
る。この表示をグラフィック表示という。

ＣＲＴ画面上にグラフィック表示を行うに当っては、グ
ラフィック表示のためのメモリプレーンを用意して必要
に応じてＣＲ７画面に断層像刃のｍｔｌＡにＴＩＯして
表示するようにしている。このメモリプレーンの成る番
地に情報が有る場合、ＣＲＴ上の対応するビクセルを白
で表示し、情報のない番地に対応するＣＲＴ上のビクセ
ルを黒で表示づる（実際上は表示を行わない）。このよ
うにメモリプレーンに書き込まれている情報をＣＲＴ上
の対応するビクセルに白で表示するブレーンを白ブレー
ンと呼ぶことにする。白ブレーンが複数枚あるときはこ
の白ブレーン出力（或いはこの出力をパラレル−シリア
ル変換したもの）の論理和をＤＡｆｆ換器の白人力へ入
力する。

一方、ＣＲＴ上の画像において、白い部分が多く、白い
文字又はグラフなどのグラフィック表示を白で行うと背
晴との関係で見にくい場合があるが、その場合にはメモ
リプレーンの情報のある番地に対応したＣＲＴのビクセ
ルを黒で表示し、情報のない番地に対応したＣＲＴ上の
ビクセルを白で表示するような上記の場合とは逆の表示
をり゛る白ブレーンとは異なる別の専用のブレーンを持
つのが便利である。このメモリプレーンを黒ブレーンと
呼ぶことにする。黒ブレーンが複数枚あるときは、この
黒ブレーン出力（或いはこの出力をパラレル−シリアル
変換したもの）の論理和をとり、ＯＡ’ａ換器の黒人力
へ入力する。

上記の回路の一例を第４図に示す。図において、１は♂
き込まれている情報をＣＲＴの対応するビクセルに白で
表示するための白ブレーンで、Ｎｏ。

０からＮまでＮ＋１枚のメモリプレーンで構成されてい
る。２は古き込まれている情報をＣＲＴの対応するビク
セルに黒で表示する黒ブレーンで、Ｎｏ、ＯからＭまで
Ｍ＋１枚のメモリプレーンで構成されている。３は白ブ
レーン１に書き込まれている例えば８ビット分のパラレ
ルの白ブレーンデータをシリアルデータに変換するパラ
レルシリアル変換器で、Ｎ＋１個備えてあって、白ブレ
ーン１のブレーン毎に各１個が接続されている。４は同
様に黒プレーン２に書き込まれているパラレルの黒ブレ
ーンデータをシリアルデータに変換するパラレルシリア
ル変換器で、Ｍ＋１個備えてあって、それぞれ黒ブレー
ン２の各ブレーンに接続されている。

５はパラレルシリアル変換器３のＮ＋１個のシリアルデ
ータに変換された白プレーンデータを入力して合成する
オア（ＷＡ理和）回路から成る白プレーンデータ合成回
路、６は同じくパラレルシリアル変換器４のＭ＋１個の
シリアルデータに変換された黒ブレーンデータを入力し
て合成するオア回路による黒ブレーンデータ合成回路で
ある。

上記の回路において、白ブレーン１のデータはパラレル
シリアル変換器３によりシリアルデータに変換され、白
プレーンデータ合成回路５で合成されて白信号として出
力し、黒ブレーン２のデータはパラレルシリアル変換器
４によりシリアルデータに変換され、黒プレーンデータ
合成回路６で合成されて黒信号として出力する。

（発明が解決しようとする問題点）ところで従来のこのような制御回路においては、黒プレ
ーンを使わない間も、これを白ブレーンとして利用する
ことができない。即ち、メモリプレーンが１つの用途（
白、黒、その他）の専用となっているため利用の自由度
が低く、利用効率が悪くなってしまっている。

本発明は上記の点に鑑みてなされたもので、その目的は
、メモリプレーンを複数の用途に使用しくりるようにし
てメモリプレーン利用の自由度を高め、利用効率を良く
することである。

（問題点を解決するための手段）前記の問題点を解決するための本発明は、２値情報を格
納した複数のディスプレイメモリプレーンを制御して、
ＣＲＴ上に該２値情報によるグラフィック表示を行う画
像表示υｆｉ１１回路において、指定された各構成メモ
リプレーンの用途を記憶し、その用途に応じた信号を出
力するレジスタと、該レジスタからの信号に従い、各構
成メモリプレーンからの出力データ信号を指定された用
途の信号に選別する制御手段と、前記複数のディスプレ
イメモリプレーンを所望の形式に合成出力する信号合成
手段とを具備し、前記ディスプレイメモリプレーンをそ
れぞれ複数の用途に使用せしむることを特徴とするもの
である。

（作用）メモリプレーンの用途をレジスタに記憶させ、その出力
信号により制御手段を動作させて、各メモリプレーンの
用途を定め、信号合成手段によりそれぞれの用途毎にメ
モリプレーンのデータを合成して出力する。

（実施例）以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例の構成ブロック図である。図
において、第４図と同じ部分には同じ符号を付しである
。１０はグラフィック表示のための２値情報が書き込ま
れているメモリプレーンで、図ではＮｏ、０からＮＯ６
３まで４枚のブレーンで示しである。１１はホストＣＰ
　Ｕ　（ＣｅｎｔｒａｌＰ　ｒｏｃａｓｓｏｒ　　ＩＪ
　ｎｉｔ　）　　（図示せず）のデータバスに接続され
ており、メモリプレーン１０の各ブレーンの用途を設定
するブレーン用途設定用レジスタである。１２はブレー
ン用途設定用レジスタ１１からの入力に従ってメモリプ
レーン１０の白プレーンか黒ブレーンかの選別を行う表
示ブレーン制御回路で、黒信号を出力するアンド（論理
和）回路から成る黒ブレーンデータ制御回路１３と、否
定回路とアンド回路から成り白信号を出力する白プレー
ンデータ制御回路１４とから成っている。

１５は白ブレーンデータ合成回路５と黒ブレーンデータ
合成回路６とから成り、各用途のメモリプレーン１０の
データを用途毎に分類して合成する表示ブレーン合成回
路である。

次に上記のように構成された回路の動作を説明する。メ
モリプレーン１０の各メモリプレーンＮｏ、０．１，２
，３１．：はそれぞｔＬ２１１！画像情報が書き込まれ
ている。そのデータはパラレルシリアル変換器３でシリ
アル信号に変換されて表示ブレーン制御回路１２に送ら
れる。

一方、プレーン用途設定用レジスタ１１にはホストＣＰ
Ｕのデータバスから予め１゛′か“ＯＩＪのデータを各
ブレーンに対し与えることにより、各ブレーンの用途（
“１″を黒プレーン　１１　Ｑ　１１を白プレーンとす
る）を設定しておく。今仮に図面に示すようにメモリプ
レーンＮｏ、０．２．３を白ブレーンのＯ”に、Ｎｏ、
１を黒プレーンの１″に設定したとする。ブレーン用途
設定用レジスタ１１の設定により黒プレーンデータ制御
回路１３においては、メモリプレーンＮｏ、０゜２．３
はマスクされ、白ブレーンデータ制御回路１４において
は、メモリプレーンＮｏ、１がマスクされて、ホストＣ
ＰＵがブレーン用途設定用レジスタ１１に設定した通り
、即ち白ブレーンにするように設定されたメモリプレー
ン１０のメモリプレーンＮｏ、０．２．３のデータはす
べて表示ブレーン合成回路５から出力され、ＣＲＴのビ
クセルに白で表示される。又、黒ブレーンにするように
設定されたメモリプレーンＮｏ、１のデータは表示ブレ
ーン合成回路６から出力されＣＲＴのビクセルに黒で表
示される。ホストＣＰＵがプレーン用途設定用レジスタ
１１に前記と異なる設定をすればメモリプレーン１０の
各構成メモリプレーンは異なった用途に用いられること
になり、自由にメモリプレーン１０の各構成メモリプレ
ーンの用途を白ブレーンにしたり、黒ブレーンにしたり
することができる。

第２図は伯の実施例の要部構成ブロック図である。この
実施例はメモリプレーン１０を構成している１つのメモ
リプレーンを用途設定によりＮＯＲＭＡＬブレーンとＢ
ＬＩＮＫプレーンの両用に交替使用することのできる回
路である。

ＢＬＩＮＫブレーンとは第３図に示す用途に用いられる
ブレーンである。即ち第３図（イ）と同図（ロ）に示す
図柄を交互にＣＲＴ２３に表示するものである。（イ）
図は黒地にＡを明るく表示したもの、（ロ）図はＣＲＴ
２３の一画に白い方形を浮立たせ、その中に黒で八を表
示するものである。このＢＬＩＮＫ表示は第３図（ハ）
のブレーンＡと第３図（ニ）のブレーンＢを用意し、第
３図（ホ）の回路を用いて行う。第３図（ホ）の回路に
おいて、２４はブレーンＢのデータとオンオフ信号入力
を２個の端子に夫々接続しであるアンド回路で、２５は
前記アンド回路２４の出力とブレーン△のデータを入力
するエクスクルシブオア回路（以下ＦＯＲ回路という）
である。アンド回路２４においてオンオフ信号がオフの
ときブレーンＢのデータはマスクされてブレーンへのデ
ータはＦＯＲ回路２５を通過して第３図（イ）の表示を
行う。オンオフ信号がオンのときブレーンＢの“１”デ
ータ、即ち方形の部分のデータはアンド回路２４を通過
してＦＯＲ回路２５に入る。ＦＯＲ回路２５の一方の端
子のブレーンΔのデータはへの文字のみが“１″なので
Ａの文字のときのみ出力が無く黒く表示され、その他の
ときは方形に白表示され、第３図（ロ）の表示を行う。

従って、オンオフ信号によって（イ）図と（ロ）図が交
互に表示される。

第２図に戻って、第１図と同じ部分には同じ符号を付し
である。１６はブレーンＮｏ、Ｏの用途指定を行うブレ
ーン用途設定用レジスタで例えば１”をＢＬＩＮＫ動作
に“Ｏ”をＮＯＲＭＡＬ動作に設定する。１７は否定回
路とアンド回路で構成されるＮＯＲＭＡＬ回路１８と、
３端子のアンド回路で構成されるＢＬＩＮＫ回路１９か
ら成る表示ブレーン制御回路で、プレーン用途設定用レ
ジスタ１６の０”と１″の入力によりブレーンＮｏ、Ｏ
の動作を制御する。２０は４ｇＪ子のオア回路２１と２
端子のＦＯＲ回路で構成され、各ブレーンのデータを合
成する表示ブレーン合成回路である。この動作は、ブレ
ーン用途設定レジスタ１６にＯが設定されると、ＮＯＲ
ＭＡＬ回路１８が動作し、ＢＩＩＮＫ回路１９はマスク
されて表示ブレーン合成回路２０からは通常のブレーン
データが出力される。ブレーン用途設定用レジスタ１６
に“１′′が設定されると、ＮＯＲＭＡＬ回路１８はマ
スクされ、ＢＬＩＮＫ回路１９と表示ブレーン合成回路
２０とがＢＬＩＮＫオンオフタイミング信号により第３
図（ホ）の回路と同様のＢＬＩＮＫ動作をする。この回
路において、ブレーン用途設定レジスタ１６の設定を１
ブレーンあたり２ビツトに増やせば１つのブレーンを４
つの用途に使い分けることも可能になる。

（発明の効果）以上詳細に説明したように本発明によれば、簡単なレジ
スタの設定で、メモリプレーンの用途を選択できるよう
になって、メモリプレーンの利用の自由度が増し、利用
効率を高めることができて、実用上の効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例の構成ブロック図、第２図は
本発明の他の実施例の構成ブロック図、第３図はＢＬＩ
ＮＫ動作の説明図、第４図は従来の画像表示制御回路の
ブロック図である。１・・・白プレーン　　　２・・・黒ブレーン３．４・
・・パラレルシリアル変換器５・・・白ブレーンデータ合成回路６・・・黒ブレーンデータ合成回路１０・・・メモリプレーン１１．１６・・・ブレーン用途設定用レジスタ１２．１
７・・・表示ブレーン制御回路１３・・・黒ブレーンデ
ータ制御回路１４・・・白ブレーンデータ制御回路１５．２０・・・表示プレーン合成回路１８・・・ＮＯ
ＲＭＡＬ回路１９・・・ＢＬＩＮＫ回路

Claims

【特許請求の範囲】

２値情報を格納した複数のディスプレイメモリプレーン
を制御して、ＣＲＴ上に該２値情報によるグラフィック
表示を行う画像表示制御回路において、指定された各構
成メモリプレーンの用途を記憶し、その用途に応じた信
号を出力するレジスタと、該レジスタからの信号に従い
、各構成メモリプレーンからの出力データ信号を指定さ
れた用途の信号に選別する制御手段と、前記複数のディ
スプレイメモリプレーンを所望の形式に合成出力する信
号合成手段とを具備し、前記ディスプレイメモリプレー
ンをそれぞれ複数の用途に使用せしむることを特徴とす
る画像表示制御回路。