JPS63108401A - ３重系積分信号のリミツタ方法 - Google Patents
３重系積分信号のリミツタ方法Info
- Publication number
- JPS63108401A JPS63108401A JP25497786A JP25497786A JPS63108401A JP S63108401 A JPS63108401 A JP S63108401A JP 25497786 A JP25497786 A JP 25497786A JP 25497786 A JP25497786 A JP 25497786A JP S63108401 A JPS63108401 A JP S63108401A
- Authority
- JP
- Japan
- Prior art keywords
- value
- intermediate value
- integration signal
- signal output
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000010354 integration Effects 0.000 title abstract description 12
- 229920006395 saturated elastomer Polymers 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は３重系ディジタル制御装置における３重系積
分信号のリミッタ方法に関するものである０ 〔従来の技術〕 第２図は従来の３重系ディジタル制御装置を示すブロッ
ク図であシ、図において、Ａ、Ｂ、ＣはそれぞれＡ系、
Ｂ系、Ｃ系のディジタル制御装置５は中間値を選択する
ボータ、６は操作端である。
分信号のリミッタ方法に関するものである０ 〔従来の技術〕 第２図は従来の３重系ディジタル制御装置を示すブロッ
ク図であシ、図において、Ａ、Ｂ、ＣはそれぞれＡ系、
Ｂ系、Ｃ系のディジタル制御装置５は中間値を選択する
ボータ、６は操作端である。
また、Ａ系のディジタル制御装置Ａの内部における１は
設定値、２はプロセスフィードバック信号、３はデッド
バンド、４は比例制御・積分制御（以下、Ｐ工という）
コントローラである。なお、Ｂ系、Ｃ系のディジタル制
御装置Ｂ、Ｃの内部も同様に構成されている。
設定値、２はプロセスフィードバック信号、３はデッド
バンド、４は比例制御・積分制御（以下、Ｐ工という）
コントローラである。なお、Ｂ系、Ｃ系のディジタル制
御装置Ｂ、Ｃの内部も同様に構成されている。
次に動作について説明する。Ａ系、Ｂ系、Ｃ系のディジ
タル制御装置Ａ、Ｂ、Ｃは、第１図に示すように設定値
１とプロセスフィードバック信号２との偏差によ）出力
を制御するＰ’Ｉコントローラ４を主体として構成され
、各基の積分信号出力の中間値がボータ５で選択され操
作端６に与えられるＯ Ａ系、Ｂ系、Ｃ系のディジタル制御装置Ａ〜Ｃは、同一
の制御演算を行っているが、入力信号。
タル制御装置Ａ、Ｂ、Ｃは、第１図に示すように設定値
１とプロセスフィードバック信号２との偏差によ）出力
を制御するＰ’Ｉコントローラ４を主体として構成され
、各基の積分信号出力の中間値がボータ５で選択され操
作端６に与えられるＯ Ａ系、Ｂ系、Ｃ系のディジタル制御装置Ａ〜Ｃは、同一
の制御演算を行っているが、入力信号。
出力信号にわずかな誤差があるため、Ｐ■コントローラ
４の入力偏差によシ３系のうち２系は徐々に積分信号が
飽和して行く。
４の入力偏差によシ３系のうち２系は徐々に積分信号が
飽和して行く。
このため、入出力信号に生じる誤差程度の偏差では、Ｐ
エニントローラ４の積分を止めるデッドバンド３を設け
ていた。
エニントローラ４の積分を止めるデッドバンド３を設け
ていた。
従来の３重系積分信号のリミッタ方法は以上のように行
われているため、デッドバンド３で設定された値以下の
偏差ではＰＩコントローラ４が動作せず、制御性が悪く
なるという問題点があった。
われているため、デッドバンド３で設定された値以下の
偏差ではＰＩコントローラ４が動作せず、制御性が悪く
なるという問題点があった。
この発明は上記のような問題点を解消するためＫなされ
たもので、デッドバンドをなくシ、Ｐ工コントローラの
出力がずれた場合、Ｐエコントローラの積分信号出力を
中間値±αの値に制限し、積分値のずれを防止できる３
重系積分信号のリミッタ方法を得ることを目的とする。
たもので、デッドバンドをなくシ、Ｐ工コントローラの
出力がずれた場合、Ｐエコントローラの積分信号出力を
中間値±αの値に制限し、積分値のずれを防止できる３
重系積分信号のリミッタ方法を得ることを目的とする。
この発明に係る３重系積分信号リミッタ方法は、自系の
積分信号出力が中間値からずれた際に、該自系の積分信
号出力を前記中間値±αに制限する。
積分信号出力が中間値からずれた際に、該自系の積分信
号出力を前記中間値±αに制限する。
〔作 用〕
この発明における自系の積分信号出力が中間値からずれ
た際の自系の積分信号出力の中間値±αへの制限は、積
分値のずれを防止し、制御性を向上させる。
た際の自系の積分信号出力の中間値±αへの制限は、積
分値のずれを防止し、制御性を向上させる。
以下、この発明の一実施例を図について説明する。第２
図において、１．２．４〜６．Ａ−Ｃは第１図と同−又
は相当部分である。７は中間値選択部、８はＰＩコント
ローラ下限値、９はＰＩコントローラ上限値である。
図において、１．２．４〜６．Ａ−Ｃは第１図と同−又
は相当部分である。７は中間値選択部、８はＰＩコント
ローラ下限値、９はＰＩコントローラ上限値である。
次に動作について説明する。Ａ系、Ｂ系、Ｃ系のディジ
タル制御装置Ａ−Ｃｏ積分信号出力（制御出力）は、設
定値１とプロセスフィードバック信号２との偏差により
ＰＩコントローラ４が動作することによシ得られる。各
基からの積分信号出力は、ボータ５に入力され、ここで
中間値が選択され、操作端６に与えられる。
タル制御装置Ａ−Ｃｏ積分信号出力（制御出力）は、設
定値１とプロセスフィードバック信号２との偏差により
ＰＩコントローラ４が動作することによシ得られる。各
基からの積分信号出力は、ボータ５に入力され、ここで
中間値が選択され、操作端６に与えられる。
この時、ボータ５で中間値として選ばれなかりた系のＰ
Ｉコントローラ４の積分信号出力は徐々に積分値が飽和
して行くが、中間値選択部７にて３系の積分信号出力の
中間値が演算され、自系の積分信号出力はこの中間値±
αの値でリミッタがかけられる。
Ｉコントローラ４の積分信号出力は徐々に積分値が飽和
して行くが、中間値選択部７にて３系の積分信号出力の
中間値が演算され、自系の積分信号出力はこの中間値±
αの値でリミッタがかけられる。
従って、ＰＩコントローラ４の積分信号出力は、飽和す
ることなく、常に中間値±αの値となりて追従する。
ることなく、常に中間値±αの値となりて追従する。
なお、本実施例ではリミッタ用の中間値選択部７を各基
にもつものとして記述したが、中間値信号としてボータ
５の出力を使用しても同じである。
にもつものとして記述したが、中間値信号としてボータ
５の出力を使用しても同じである。
以上のように、この発明によれば自系の積分信号出力が
中間値からずれた際に１自系の積分信号を中間値±αに
制限するように構成したので、３重系間の積分値は飽和
することなく常にずれは±ａ以内に保たれるようになシ
、３重系のうち１系が異常となっても制御出力はほとん
ど変動せず、制御性を向上させる効果がある。
中間値からずれた際に１自系の積分信号を中間値±αに
制限するように構成したので、３重系間の積分値は飽和
することなく常にずれは±ａ以内に保たれるようになシ
、３重系のうち１系が異常となっても制御出力はほとん
ど変動せず、制御性を向上させる効果がある。
第１図はこの発明の一実施例による３重系積分信号のリ
ミッタ方法を実施する３重系ディジタル制御装置を示す
ブロック図、第２図は従来の３重系積分信号のリミッタ
方法を実施する３重系ディジタル制御装置を示すブロッ
ク図である。 １は設定値、２はプロセスフィードバック信号、４はＰ
Ｉコントローラ、５はボータ、６は操作端、７は中間値
選択部、８はＰＩコントローラ下限値、９はＰＩコント
ローラ上限値、ＡはＡ系ディジタル制御装置、ＢはＢ系
ディジタル制御装置、ＣはＣ系ディジタル制御装置。 なお、図中、同一符号は同一、又は相当部分を示す。
ミッタ方法を実施する３重系ディジタル制御装置を示す
ブロック図、第２図は従来の３重系積分信号のリミッタ
方法を実施する３重系ディジタル制御装置を示すブロッ
ク図である。 １は設定値、２はプロセスフィードバック信号、４はＰ
Ｉコントローラ、５はボータ、６は操作端、７は中間値
選択部、８はＰＩコントローラ下限値、９はＰＩコント
ローラ上限値、ＡはＡ系ディジタル制御装置、ＢはＢ系
ディジタル制御装置、ＣはＣ系ディジタル制御装置。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- ３重系のディジタル制御装置における３重系積分信号の
リミッタ方法において、自系の前記ディジタル制御装置
の積分信号出力が、前記３重系のディジタル制御装置の
各積分信号の中間値からずれた際に、該自系の積分信号
出力を前記中間値±αに制限することを特徴とする３重
系積分信号のリミッタ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25497786A JPS63108401A (ja) | 1986-10-27 | 1986-10-27 | ３重系積分信号のリミツタ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25497786A JPS63108401A (ja) | 1986-10-27 | 1986-10-27 | ３重系積分信号のリミツタ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63108401A true JPS63108401A (ja) | 1988-05-13 |
Family
ID=17272497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25497786A Pending JPS63108401A (ja) | 1986-10-27 | 1986-10-27 | ３重系積分信号のリミツタ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63108401A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999065754A1 (fr) * | 1998-06-19 | 1999-12-23 | Hitachi, Ltd. | Processeur multisysteme, controleur connecte a un processeur multisysteme et systeme de traitement multisysteme |
| JP2009180188A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 多重化蒸気タービン制御装置 |
-
1986
- 1986-10-27 JP JP25497786A patent/JPS63108401A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999065754A1 (fr) * | 1998-06-19 | 1999-12-23 | Hitachi, Ltd. | Processeur multisysteme, controleur connecte a un processeur multisysteme et systeme de traitement multisysteme |
| JP2009180188A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 多重化蒸気タービン制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63108401A (ja) | ３重系積分信号のリミツタ方法 | |
| JPH0363704A (ja) | モデル規範型適応制御器 | |
| JPS58140807A (ja) | 積分リミツタ自動調節機構付き制御装置 | |
| JPS63148302A (ja) | スライデイングモ−ド制御を利用したコントロ−ラ | |
| JPS629402A (ja) | 電気信号切替装置 | |
| SU1079150A1 (ru) | Электропривод посто нного тока | |
| JPS6053278B2 (ja) | 熱交換器の制御装置 | |
| JPH0275001A (ja) | スライディングモード制御方式 | |
| JPS60118904A (ja) | 制御演算装置弁別方式 | |
| JPS62182803A (ja) | 位置制御装置 | |
| JPH01260979A (ja) | フェーダー装置 | |
| JPS61279901A (ja) | 調節計 | |
| SU575622A1 (ru) | Устройство дл автоматического регулировани с коррекцией по ограничивающим параметрам | |
| SU802920A1 (ru) | Пневматическое регулирующее устройст-BO | |
| KR820002105B1 (ko) | 불감대를 가지는 레벨 제어방식 | |
| JPS61128303A (ja) | 比例積分装置 | |
| Peeters et al. | Global H2-approximation in state-space: a case study | |
| JP2532715Y2 (ja) | デジタル演算回路 | |
| SU596909A1 (ru) | Многоканальный регул тор | |
| JPH02217902A (ja) | オートチューニングコントローラ | |
| JPH0239202A (ja) | プロセス制御回路 | |
| JPS59127596A (ja) | 発電プラントの負荷追従制御装置 | |
| JPS6126165A (ja) | デイジタル信号入力装置 | |
| JPH01233330A (ja) | 温度変換装置 | |
| Giloi | Optimized Feedback Control or Dead-Time Plants by Complementary Feedback |