JPS6310522A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS6310522A
JPS6310522A JP15416786A JP15416786A JPS6310522A JP S6310522 A JPS6310522 A JP S6310522A JP 15416786 A JP15416786 A JP 15416786A JP 15416786 A JP15416786 A JP 15416786A JP S6310522 A JPS6310522 A JP S6310522A
Authority
JP
Japan
Prior art keywords
lower electrode
etching
upper electrode
electrode
residue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15416786A
Other languages
English (en)
Other versions
JPH0834204B2 (ja
Inventor
Junichi Sato
淳一 佐藤
Hiroki Hozumi
保積 宏紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61154167A priority Critical patent/JPH0834204B2/ja
Publication of JPS6310522A publication Critical patent/JPS6310522A/ja
Publication of JPH0834204B2 publication Critical patent/JPH0834204B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ドライエツチング方法に関する。本発明は例
えば半導体集積回路の製造におけるドライエツチング方
法として利用することができる。
例えばこのような場合に特にSi系絶縁膜をエツチング
する際、多量の0□を加えても残渣のない平滑なエツチ
ング面を得ることができるドライエツチング方法を提供
し得るものである。
〔発明の概要〕
本発明は、フッ素系のガスと酸素を含むガスをエツチン
グガスとして用い、かつ平行平板型の装置を用いたドラ
イエツチング方法において、ウェハを載置した下部電極
を冷却し、かつ該下部電極に対向する上部電極を上記下
部電極の温度よりも高くした状態でエツチングすること
により、多量のOtを添加しても残渣のない平滑なエツ
チング面を得ることができるようにしたものである。
〔従来の技術〕
ドライエツチングにおいてSi系絶縁膜を層間膜として
使用する際、次に配線層を形成した後の信頼性を確保す
るために該Si系絶縁膜の平滑化を充分に行うことが必
要となる。従来、このSi系絶縁膜の平滑化技術として
は、通常、フレオン23の様なフッ素系のガスに0□を
多量添加したものを用いて、平滑化に用いたレジスト膜
の様な有機膜とのエッチレートの比を1に近い値にして
エツチングを行うことが知られている。
その際、該Si系絶縁膜の表面がプラズマ中で酸化され
、それがエツチングのマイクロマイクとなって、最終的
にはエツチング残渣となる場合があった。これはエツチ
ングガス中に多量の02が添加されているためではない
かと推定される。特に、Si系絶縁膜としてプラズマナ
イトライド(以下p−3iNと略す。)が用いられると
、その傾向が顕著である。
また、平行平板型のドライエツチング装置において、ア
ノード側及びカソード側の両電極を冷却した従来技術が
知られている。しかしこの従来技術では、運転中にアノ
ード側の温度上昇のために両電極の温度バランスがくず
れて被エツチング部にデポジション現象が起こり、エツ
チング残渣が発生することがあった。このため、温度上
昇の激しいアノード側電極の冷却機構の冷却効率を他方
の電極の冷却機構の冷却効率より高めることにより、常
にアノード側電極の温度がカソード側電極の温度より低
くなるようにコントロールしてデポジション膜残涜量を
減少させた例があるが、これによってもエツチング残渣
が全くなくなったわけではない。
〔発明が解決しようとする問題点〕
上述したように、従来のドライエツチング方法において
は、o8を多量添加してレジストとの選択比を1に近づ
けて、Si系絶縁膜をエッチバックする際に、多量のo
2を加えたが為に、逆に該絶縁膜上におそらく酸化物が
形成され、それがマイクロマスクとなって残渣が残ると
いう問題点があった。またそのほかの技術を採用しても
、エツチング残渣を充分になくすことはできなかった。
本発明の目的は上記問題を解決して、残渣のない滑らか
なエツチング面を得ることのできるドライエツチング方
法を提供することであり、かつこれを通常のエツチング
条件を変えることなく達成できる技術を提供することで
ある。
〔問題点を解決するための手段〕
上記目的は、下記の構成をとることにより達成される。
即ち、フッ素系のガスと酸素を含むガスをエツチングガ
スとして用い、かつ平行平板型の装置を用いたドライエ
ツチング方法において、ウェハを載置した下部電極を冷
却し、かつ該下部電極に対向する下部電極を上記下部電
極の温度よりも高くした状態でエツチングすることによ
り、達成される。
本発明は、例えば次の様に具体化することができる。即
ちフッ素系のガスと酸素を含むガスをエツチングガスと
して用い、通常の平行平板型ドライエツチング装置にS
i系絶縁膜のエツチングサンプルを入れ、ウェハを載置
した下部電極を冷却し、該下部電極に対向する上部電極
を例えば熱交換器等を通して加熱することにより該上部
電極の温度を上記下部電極の温度よりも高くした状態で
エツチングを行う。
〔作用〕
上記構成の結果、従来と同様なエツチング条件下におい
ても、平滑なエツチング面が得られる。
これは、たとえ0.を多量添加してSi系絶縁膜をエツ
チングする場合であっても、上部電極側の温度を上げて
やることによって表面に形成される酸化物のエツチング
レートが上がり、マイクロマスク効果が抑制される為と
考えられる。本発明によれば滑らかなエツチング面を得
ることが可能となったものであり、しかもエツチング条
件を変えることなくこの効果を得ることができる。
〔実施例〕
以下に本発明の具体的な実施例を詳述する。但し当然の
ことではあるが本発明は以下述べる実施例に限定される
ものではない。
第1図に示す様にAI配線1上にプラズマナイトライド
(P−3tN)膜2を約12000人つけ、平滑化のた
めのレジスト3を4000人塗布した。
次に第1図のサンプルを通常のRIE装置に入れ、エツ
チング条件NF3/ Ox =20/25SCCM、 
5.3Pa。
0.2W/−でエツチングした。この時、ウェハを載置
した下部電極(カソード側)は、そのまま水道水で冷却
し、上部電極(アノード側)に流す水を熱交換器を通し
て50℃に加熱して行ったところ、非常に滑らかで、残
渣のないエツチング面が得られた。これは、アノード側
に負荷した熱の間接的な効果(輻射)で、プラズマナイ
トライド上の酸化物のレートをあげ、マスク効果をなく
したものと考えられる。
次に、上記実施例を種々のNF、&びOz’iJ量で行
い、また上部電極に流す水を35℃に加熱しNF3及び
Ot液流量変える以外は上記実施例と同様に同じサンプ
ルのエツチングを行い、これら条件でのP−3iN残渣
発生状況を第2図に示した。第2図は縦軸にNFI流量
、横軸に0□流量をとっており、ΔT=Tペルジャーー
Tヘキソード(25℃)であり、これは上部電極温度と
下部電極温度の差を示すものである。また、図中破線a
及び一点鎖線すはそれぞれΔT=25℃及びΔT−10
℃の残渣発生の有無のターニングポイントを示す。第2
図より、ΔT=10℃(上部電極温度35℃)では、o
2流量が155ccMで残渣が発生したが、ΔT=25
℃(上部電極温度50℃)では0□流量25SCCMで
も残渣は発生せず、△Tを10℃から25℃にすること
でターニングポイントが右へ移動することがわかる。
更に、比較例として通常のRfEで行う様に、ウェハを
i3!置したカソード側とアノード側の電極をそれぞれ
、20℃〜25℃の水道水を冷却水として流した所、エ
ツチング終了時に、O2添加に伴って形成された酸化物
がマスクとなった残渣が発生した。
なお、カソード側を直接加熱することは、レジストの耐
熱性から実用的でない。本発明の様に上部電極の温度を
高くする構成により、本実施例の如くアノード側からの
加熱で具体化でき、これによって実用的なプロセスとな
る。
また、本実施例ではアノード側の加熱を熱交換器を通し
た水で行っているが、趣旨に反しない限りそれ以外の方
法でも良い。
また、エツチング条件及び絶縁膜(ここではSi系絶縁
膜)も本実施例で用いたものに限るものではない。
〔発明の効果〕
上述のように、本発明によれば通常のエツチング条件を
変えることなく、残渣のない滑らかなエツチング面を得
ることができるという作用効果がある。
【図面の簡単な説明】
第1図は本実施例のエツチングサンプルを示す図である
。第2図は種々のNF、及びOt液流量エツチングした
時のP−5iN残渣発生状況を示す図である。 1・・・・・・A2.2・・・・・・プラズマナイトラ
イド膜、3・・・・・・レジスト、a・・・・・・△T
=25℃におけるターニングポイント、b・・・・・・
ΔT=10℃におけるターニングポイント 第4シ鵞分すの工・Vす〉グ7ンアル 第1図

Claims (1)

  1. 【特許請求の範囲】 1 フッ素系のガスと酸素を含むガスをエッチングガス
    として用い、かつ平行平板型の装置を用いたドライエッ
    チング方法において、 ウェハを載置した下部電極を冷却し、かつ該下部電極に
    対向する上部電極を上記下部電極の温度よりも高くした
    状態でエッチングすることを特徴とするドライエッチン
    グ方法。
JP61154167A 1986-07-02 1986-07-02 ドライエツチング方法 Expired - Fee Related JPH0834204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61154167A JPH0834204B2 (ja) 1986-07-02 1986-07-02 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61154167A JPH0834204B2 (ja) 1986-07-02 1986-07-02 ドライエツチング方法

Publications (2)

Publication Number Publication Date
JPS6310522A true JPS6310522A (ja) 1988-01-18
JPH0834204B2 JPH0834204B2 (ja) 1996-03-29

Family

ID=15578295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61154167A Expired - Fee Related JPH0834204B2 (ja) 1986-07-02 1986-07-02 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPH0834204B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180222A (ja) * 1990-11-15 1992-06-26 Anelva Corp エッチング方法および装置
US7900373B2 (en) * 2002-04-15 2011-03-08 Ers Electronic Gmbh Method for conditioning semiconductor wafers and/or hybrids
JP2013541842A (ja) * 2010-09-15 2013-11-14 ラム リサーチ コーポレーション 半導体製造中にプラズマ成分のフラックス及び蒸着を制御するための方法、並びにそれを実現するための装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749234A (en) * 1980-09-08 1982-03-23 Semiconductor Energy Lab Co Ltd Plasma etching method
JPS58153332A (ja) * 1982-03-08 1983-09-12 Mitsubishi Electric Corp ドライエツチング装置
JPS60140723A (ja) * 1983-12-28 1985-07-25 Oki Electric Ind Co Ltd ドライエッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749234A (en) * 1980-09-08 1982-03-23 Semiconductor Energy Lab Co Ltd Plasma etching method
JPS58153332A (ja) * 1982-03-08 1983-09-12 Mitsubishi Electric Corp ドライエツチング装置
JPS60140723A (ja) * 1983-12-28 1985-07-25 Oki Electric Ind Co Ltd ドライエッチング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180222A (ja) * 1990-11-15 1992-06-26 Anelva Corp エッチング方法および装置
US7900373B2 (en) * 2002-04-15 2011-03-08 Ers Electronic Gmbh Method for conditioning semiconductor wafers and/or hybrids
JP2013541842A (ja) * 2010-09-15 2013-11-14 ラム リサーチ コーポレーション 半導体製造中にプラズマ成分のフラックス及び蒸着を制御するための方法、並びにそれを実現するための装置

Also Published As

Publication number Publication date
JPH0834204B2 (ja) 1996-03-29

Similar Documents

Publication Publication Date Title
JPS58204538A (ja) 集積回路を含む基板上に金属ケイ化物・ポリシリコン二重層の構造を作る方法
JP2809087B2 (ja) 配線形成方法
JP3154128B2 (ja) ドライエッチング方法
JPH11186236A (ja) エッチング方法
JPS61193456A (ja) 半導体素子の製造方法
JPH0545057B2 (ja)
JPS6310522A (ja) ドライエツチング方法
US7365017B2 (en) Method for finishing metal line for semiconductor device
JP2006278836A (ja) エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体
JPH05152255A (ja) ドライエツチング方法
JP3116276B2 (ja) 感光膜のエッチング方法
JP2907314B2 (ja) 半導体装置の製造方法
JP3118946B2 (ja) ドライエッチング方法
JPH11260798A (ja) 異方性エッチング方法
JP2865517B2 (ja) Ti/TiN/W膜のドライエッチング方法
JP3192903B2 (ja) 半導体装置の製造方法および半導体製造装置
JP2978680B2 (ja) 半導体装置の製造方法
JPH04171744A (ja) 半導体装置の製造方法
JP2000150465A (ja) ドライエッチング方法
JPH06104222A (ja) 半導体装置の製造方法
JPH04103123A (ja) 配線形成方法
JPS5943549A (ja) アルミニウム配線層の形成方法
JP2003151956A (ja) 半導体装置製造工程における窒化シリコン膜のエッチング方法
JPH0529281A (ja) ドライエツチング方法
JPS61150336A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees