JPS63102407A - 広帯域増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高い周波数性能を増すために電流フィードバ
ックおよび漂遊インピーダンスキャンセル回路を利用す
る広帯域増幅器に関する。

〔従来の技術および発明が解決しようとする問題点〕増
幅器ための電流フィードバック方法は、米国特許第４，
３５８，７３９号および第４，５０２．０２０号に教示
さｎている。これらの特許には、広帯域直結形トランジ
スタ増幅器が示されている。参考的にこれらの明細書の
内容が本明細書に含まれている。これらの従来の増幅器
は、反転入力に不可避的に生じる漂遊・母ツケージおよ
びグリント回路基板のインピーダンスに感応する。非反
転利得構成ではこ静電容量Ｃｐの存在（添付の第１Ｏ図
および第１１図に示されているように、および寄生また
は漂遊イン、ピーダンスとして）は周波数応答にピーク
を生じさせる。第１１図から、順方向利得伝達関数は、 ＶＯ（ｓＶＶｎ　１（ｓｌ＝　（１＋Ｒｆ　／Ｒｇ　）
　（１＋　５ｃｐＲｐ　）／（１＋Ｒｆ／Ａ（ｓｌ　）
となる。ここで、Ｒｐ＝　ＲｇＲｆ／（Ｒｇ＋Ｒｆ　）
である。

第１０図の従来の増幅器のための順方向利得伝達関数は
上式と同じ式となる。可能な利得式Ａ（８）が広範囲で
あるために、利得式Ａ（３）の極をキャンセルするため
に零項（ｚｅｒｏ　ｔｅｒｍ）を使用することは常に可
能であるとは限らない。零項（１＋５ＣｐＲｐ）から生
じるピーク周波数応答を最小にするために、ＣｐＲｐを
非常に小さくすることができるかまたは増幅器の帯域幅
が零周波数よりずっと小さくするために、極項（１＋Ｒ
ｆ　／Ａ（ｓＪ　）を大きくすることができるかのいず
れかが可能である。第１の選択により零周波数を増加す
ることは、抵抗ＲｐＯ値または回路形状または静電界ｆ
ｆ１ｃｐを生じるような配電が制約されるために、いつ
も好ましいとは限らずあるいはいつも可能であるとは限
らない。第２の選択はもちろん好１しくない。なぜなら
ば、増幅器の帯域幅を減少させなけｎばならないためで
ある。一般に使用さｎている第３の選択としての補償は
、上記の零項をキャンセルする極をもたらすために抵抗
Ｒｆと並列に静電容量Ｃｆを配置することである。あい
にく、高い周波数での二次的な極および零による寄与が
、また、静電界ｆｉＣｆによってもたらさｎ、この静電
容量Ｃｆは他の好ましくない影響を及ぼす。いずｎにせ
よ、抵抗Ｒｇが利得を設定するために変化すると、積Ｒ
ｇＣｐを積ＲｆＣｆにほぼ等しくするために静電容量Ｃ
ｆが変化しなければならないので、このことは一般的に
良い解決ではない。

このことは、漂遊インピーダンスが非常に小さくかつ多
分に複合的であるために、困難でもちりまた費用がかか
るという問題が生ずる。

本発明は、上記の問題点に鑑みなされたものであり、漂
遊インピーダンスに影響さｎない、低コストの広帯域増
幅器を提供することを目的とするものである。

〔問題点を解決するための手段および作用〕本発明は、
入力電圧を電圧利得に応じて増幅し出力端子より送出す
る広帯域増幅器であって第１入力端子が与えられるため
の非反転入力端子、反転入力端子および出力端子を有す
る第１差動利得手段と、該第１差動利得手段の出力端子
に接続された第１端子、第２端子および８３端子を有す
る第１トランジスタ手段と、該第１差動利得手段の出力
端子に接続された勇１端子、＄２端子および８３端子を
有する第２トランジスタ手段と、該第２トランジスタ手
段の８３端子に接続された反転入力端子と、当該広帯域
増幅器の出力端子を形成する出力端子とを有し、前記第
１トランジスタ手段の８３端子に接続された第２差動利
得手段と、該第２差動利得手段の出力端子と前記第２ト
ランジスタ手段の第２端子との間にフィート９パツク経
路を設けるために、こｎらの端子間に接続され次第１抵
抗手段と、当該広帯域増幅器の電圧利得を設定せしめる
ために、第２入力端子の供給源と前記第２トランジスタ
手段の第２端子との間に接続された第２抵抗手段とを有
してなることを特徴とした広帯域増幅器を提供する。

また、本発明は、入力電圧を電圧利得に応じて増幅し出
力端子より送出する広帯域増幅器であって、第１端子、
第２端子および８３端子を有する第１トランジスタ手段
と、第１端子、第２端子および８３端子を有する第２ト
ランジスタ手段と、第１入力端子が与えられように接続
さｔＬｆｔ−第１端子と、前記第１トランジスタ手段お
よび前記第２トランジスタ手段の第１端子に接続された
第２端子と、８３端子とを有する第３トランジスタ手段
と、第１端子、第２端子および８３端子を有し、該第２
端子は前記第１トランジスタ手段の第２端子に接続され
る第４トランジスタ手段と、第１端子、第２端子および
８３端子を有し、該第２端子は前記第２トランジスタ手
段の第２端子に接続される第５トラン・ゾスタ手段と、
第１端子、η３２端子および塩３端子を有し、該第１端
子は前記第１入力端子を受けるために前記トランジスタ
手段の第１端子に接続さｎ、該第２端子は前記第４トラ
ンジスタ手段および前記第５トランジスタ手段の第１端
子に接続される＠６トランジスタ手段と、該第６トラン
ジスタ手段の第２端子と第１供給電圧との間に接続され
た第１電流バイアス手段と、前記第３トランジスタ手段
の第２端子と第２供給電圧との間に接続された第２電流
バイアス手段と、前記第２トランジスタ手段の８３端子
に接続された入力端子と、当該広帯域増幅器の出力端子
を形成する出力端子とを有する利得手段と、前記利得手
段の出力端子と前記第２トランジスタ手段の第２端子と
の間にフィードバック経路を設けるために、これらの端
子間に接続された第１抵抗手段と、前記第２トランジス
タ手段と第２入力電圧供給源との間に接続され、当該広
帯域増幅器の′成圧利得を設定せしめる第２抵抗手段と
を有してなることを特徴とした広帯域増幅器を提供する
。

さらに、本発明は、入力電圧を電圧利得に応じて増幅し
出力端子よ）送出する広帯域増幅器であって、第１入力
信号を受けるための入力端子と、第１バッファ出力端子
および第２バッファ出方端子とを有し、該第２バッファ
出力端子での電圧信号と同じように該第１バッファ出力
端子での電圧信号を制御しかつ該第１バッファ出力端子
および該第２バッファ出力端子の両方に共通するバッフ
ァ出力電圧信号を供給し、該第１バッファ出力端子およ
び該第２バッファ出力端子へまたは該第１バッファ出力
端子および該第２バッファ出力端子から互いに独立して
電流がｆｋｎでいる間、前記第１入力信号に関してバッ
ファ出力電圧信号を制御し、該第１バッファ出力端子と
該第２バッファ出力端子とへ流れる電流間の代数的な差
または＃第１ノぐソファ出力端子と該第２バッファ出刃
端子とから流れる電流間の代数的な差に応答する電流検
知信号を供給するへカバソファ増幅手段と、当該広帯域
増幅器の出力端子を構成する出力端子を有し、該出力端
子にまたは該出力端子から電流が流れている間、前記電
流検知信号に従って該出力端子での電圧信号を制御する
出力増幅手段と、該出力端子での電圧信号と前記バッフ
ァ出力電圧信号との間の代数的な差に応答して前記第１
バッファ出力端子に電えを流させるために該出力端子と
該第１バッファ出力端子との間に接続された電流フィー
ドバック手段と、該第１バッファ出力端子に付加的な電
流を流させるために第２入力信号の供給源と該＄１バッ
ファ出力端子との間に接続さｎ。

該付加的な電流は該第２入力信号と前記バッファ出力電
圧信号との間の代数的な差に応答するようにした利得設
定手段とを有してなることを特徴とした広帯域増幅器を
提供する。

本発明の実施例は、反転入力での漂遊インピーダンスに
よって生じたやっかいな零項を完全に消去し、さらに公
知技術としての増幅器のバイアス制御回路を簡単にする
。その上、本発明の実施例は、増幅器の反転入力バイア
ス電流を減少させる。

〔実施例〕

第１図を参照すると、ノードｙすなわち反転（電流）入
力で生じる漂遊静電容量の影響がキャンセルされるよう
な広帯域増幅回路が示されている。トランジスタＱｘお
よびＱｙと連携して動作する増幅器Ａ１は入力バッファ
を形成し、この入力バッファは両方の反転゛電流入力端
子（ノードＸおよびｙ）での電圧を非反転入力磁圧Ｖｎ
ｉに等しくさせる。抵抗ＲｘおよびＲ）Ｆとともに動作
する電圧利得段Ａ（３）が電流ｌｘと電流１ｙとの差に
よって動作する増幅器を形成するので、ＣＸＲＸ　＝Ｃ
ｙＲｙとなると、静電容量Ｃｘは、漂遊静電容量ｃｙの
影響をキャンセルする。このことは、次の解析により示
され得る。トランジスタＱｘおよびＱｙのコレクタＬ直
流は次の式により示される。

１ｘ＝（ｖｎｉ　）＠ｃｘ＋Ｉｘ ｌｙ＝（ｖｎｉ）ｓｃｙ＋Ｉｙ＋ｖｎｉ／Ｒｇ−（ｖｏ
−ｖｎｉ）／ｎｆまた、出力′磁圧マ０は、 ｖ　ｏ　＝−（１ｘＲｘ　−１ｙＲｙ　）Ａ（ｊ）とし
ても示される。

この出力電圧７０式に対して上記の二つの式を代入する
と、 ｖｏ＝（ｖｎｌ　）ａ（ＣｙＲｙ−ＣｘＲｘ）＋（Ｉｙ
Ｒｙ−ＩｘＲｘ）＋Ｖｎｌ（Ｒ）’／ｋｇ）　　（ｖｏ
−ｖｎｉ）（ＲｙＡｆ）Ａ（ｓ）となる。そこで、Ｃｘ
Ｒｘがｃ、Ｒｙ　に等しくなると、零項がキャンセルさ
れる。１ｘＲｘがＩｙＲｙに等しくなると、また反転入
力バイアス電流も零となる。

Ａ　（ｓ）は一般的な利得式であるので、抵抗Ｒ７は式
Ａ　（ｓ）内に組み入れることができる。これによって
、伝達関数は、 ｖ　ｏ／ｖｎ　ｉ　＝　（１＋ＲｆＡｇ　）／（１＋Ｒ
ｆ／Ａ（ｓ））となり、あたかも漂遊静電容量が存在し
ていないようなものとなる。したがって、この広帯域増
幅回路は、抵抗Ｒｇまたは利得の値を制限することなく
、またさらて補償することなく、広帯域で動作すること
ができる。

通常、抵抗Ｒｘは抵抗Ｒｙに等しく、Ｉｘはｘｙに等し
い。一般には、静４容ｔｌｔＣｘおよびＣｙは、静電容
量、抵抗およびインダクタンスを分配した効果からなる
複合インピーダンスを示す。通常、このインピーダンス
を２倍にするための最上の方法は、ノードＸでのノード
ｙの物理的配列を２倍にすることである。このことは、
増幅器／１ツケーソから両方のノードを取ｐ出すこと、
および抵抗ＲｇおよびＲｆがノードｙで取り付けられる
点まで直接回路基板を増やすことによって行わｎる。ま
た、このインピーダンスを２倍にする通常の他の方法も
使わｎる。

第２図を参照すると、第１図の広帯域増幅器の代わりと
なる一実施例が示されており、第１図と同じ結果となる
ように動作する。第１図の抵抗Ｒｘ。

Ｒｙおよび直圧利得段Ａ　（ｓ）は電流ミラーおよび反
転増幅器Ａ（８）によって取り替えられる。第１図に関
して上記のように説明したように、Ｗ、２図の電流ミラ
ーおよび反転増幅器Ａ　（ｓ）は電流ｉｘと電流ｉｙと
の差によって動作する増幅器を形成する。静電容量Ｃｘ
が、１ｙに等しい１ｍに設定した電流ミラー利得（１ｍ
／ｉｘ）を有するＣｙ（ｌｘ／１ｍ）に等しくなると、
漂遊靜電容ｉｃｙによって生じた面倒々零がキャンセル
される。反転入力バイアス電流を最小にするためには、
Ｉｘ＝Ｉｙ（ｌｘ／ｉｍ）である。通常、漂遊静電容量
ｃｙの公知比に等しくなるように静電容量Ｃｘを設定す
るよりも、静電容量Ｃｘを漂遊静電容１１ｃｙに等しく
する方が容易であるので、電流ミラー利得は１となる。

なお、このことは電流ミラー構成を簡単にする。電流ミ
ラー回路の二つの例が第３図およ゛び第４図に示されて
いる。こｎらの図は、第２図の広帯域増幅器に使用する
ために構成し得る多くの可能な電流ミラー回路を代表す
るものである。

第５図〜第７図では、伝達関数内の零を除去する九めの
手段を有するフィードバック増幅回路が各々説明されて
いる。これらの図では、６つのトランジスタ（Ｑ”　ｒ
　ＱＷａ　＋　ＱＸ　＋　Ｑｘａ　ｊ　ＱｙおよびＱｙ
ａ　）の構成からなる入力バッファが、第１図および第
２図で使用されている増幅器Ａ１およびトランジスタＱ
ｘおよびＱｙからなる入カバソファと取り替えらｎてい
る。Ｑｙに対するＱｘのエミッタ領域比、Ｑｙａに対す
るＱｘａのエミッタ領域比およびＱｗに対するＱＷａの
エミッタ領域比は、通常、等しいペース−エミッタ間電
圧に対して等しい直流（ＤＣ）バイアス電流を維持する
ために１に設定される（たとえ他の比率が使用され得て
も）。この比が１に設定されると、第１図の増幅回路に
関して上記のように示し次式および解析が第５図にも適
用され、第２図の解析は第６図および第７図に適用され
る。第６図および第７図において、トランジスタＱａ、
静電容量ＣＣ，電流源Ｉｓ（または第７図の電流ミラー
２）および増幅器ｘｎＩＩ？：よって形成される反転増
幅器の伝達関数は、第２図の広帯域増幅回路に関して上
述したような解析を容易にするために、伝達関数−Ａ　
（ｓ）を有すると言える。二つの可能な電流ミラー回路
の例が第３図および第４図に示さｎている。同様に、電
流ミラー１は、第３図および第４図のＰＮＰ型トランジ
スタおふび正供給電圧＋Ｖｃｃ　（ｉ−１ＮＰＮ形トラ
ンジスタおよび負供給電圧−Ｖｃｃに取り替えることに
よって形成することができる。もちろん、こｎと同じよ
うに１本発明の実施例においてＮＰＮ形またはＰＮｐ形
からＰＮＰまたはＮＰＮのトランジスタにそｎぞれ交換
できるものである。また、ＭＯ８形トランジスタも使用
できる。通常、非反転増幅器ｘｎは単一利得増幅器であ
るが、単一利得増幅器以外の増幅器も使用できる。

第７図を参照すると、電流ミラー２は通常、電流比１ｅ
／ｌｂが１より大きいかま之は等しくなるように利得を
設定している。このことは、トランジスタＱ８のコレク
タノードでのスルーレートがノードのスルーレート特性
より大きいために好ましい。

第６図の回路Ｋまさって第７図の回路が有利なのはｉ　
ｅ　＝　Ｉ　ｓとなるようなりＣ状態のためであり、第
７図の広帯域増幅回路のスルーレートはより高い。

なぜならば、電流１ｅの大きさが、Ｉ３が一定の状態の
間、入力電圧ｖｎ１の変化に対してトランジスタＱａコ
レクタ電流を位相偏移させるためである。

第６図および第７図の増幅回路の特徴は、トランジスタ
Ｑ３のベース心流がキャンセルされることなく、その結
果、反転入力バイアス電流が出力ＶＯでのオフセット電
圧を発生するということである。第８図の回路は、反転
入力バイアス電流を減少するために、第６図または第７
図における電流ミラー１およびトランジスタＱ１の代わ
りに使用できる。トランジスタＱｍａおよびＱｍｂ　ｆ
′ｉ簡単な電流ミラーを形成し、カスケードトランジス
タＱｓｂのペース電流１ｂ＠ｂは電流ｉｘから引き抜か
れ、このようにして、トランジスタＱｍｂのコレクタ電
流は、１ｘ−１ｂａｂで与えらｎる。静電容量ＣＣを通
して流れる瞬間的な電流を無視し、トランジスタＱＨａ
のペースノードでの上記の瞬間的な電流以外の他の電流
を合計すると、 １ｙ＝ｉｘ−ｉｂａｂ＋ｉｂｍａ となる。ここで、１ｂｓａはトランジスタＱａａのベー
ス′電流である。トランジスタＱｓａおよびＱｍｂでは
ほぼ同じエミッタ電流が流れ、こｎによって１ｙ＝ｉχ
となシ、ノードｙでの入力バイアス電流は正味零となる
ので、上式の最初の近似として、ｉｂｓｂ＝１ｂｇａが
与えらｎる。実際には、二つのトランジスタのエミッタ
電流、電流利得および二つのトランジスタのコレクター
ベース間電圧は等しくないので、反転入カッ々イアス這
流は、これらが等しい場合よりずつと小さいが、零では
ない。また、第５図に示した回路は低入力バイアス４流
をも送出する。

また、第９図の回路は入力バイアス電流をも減少させる
。トランジスタＱｓ＋およびＱａｍ　は電流ミラーを形
成し、この電流ミラーは、異なったトランジスタ対Ｑｔ
ａおよびＱｔｂに電流を供給する。なお、電流バイアス
を差動トランジスタ対ＱｔａおよびＱｔｂに与えるため
の他の方法を考えることができる。各トランジスタのコ
レクタ電流が等しいとき、差動対トランジスタの安定動
作点に達するために、ＰＮＰ形電流ミラーは利得１とな
る。また、二つのトランジスタのコレクターエミッタ間
電圧が大抵の出力電圧範囲以上に相対的に大きいために
、各トランジスタのペースはアーリー（Ｅａｒｌｙ）′
電圧によって強く影響さｎない。トランジスタの良好な
初期整合に加えて、こｎらの二つの条件は、よく整合さ
扛たバイアス電圧を与え、このことは、ノードｙでの低
入力バイアス電流を吃たらす。第９図の回路は、第５図
の増幅器Ａ（ｓ）および抵抗Ｒｘ　、　Ｒｙからなる電
流対電圧利得段の一回路を示す。

本発明で示された全ての実施例がさらに有する特徴とし
ては、ノードＸに示された補償端子が、電流入力端子信
号を受けるためにも使用できることである。ノードｘＴ
／Ｃ流れる電流ｌから生じる出力電圧ｖｏは、ノードｙ
より流れる電流１から生じる電圧ｖｏの大きさおよび位
相と同じである。ネガティブフィードバック動作は、電
流ｔｙを、関連の係数Ｒｘ　／　Ｒｙすなわち電流ミラ
ー１の利得に比例した電流ｉｘに等しくしようとし、こ
れにより、１ｘは独立に変化する。また、抵抗を通して
ノードＸに接続さｎｆｃ砥圧源は、上記で示し念−流入
力信号を与えるためにも使用できるが、ノードＸが、一
般に抵抗Ｒｆのネがティプフィードバック経路、または
ｇＩ￥１図および第２図の増幅器Ａ１のネガティブフィ
ードバック経路の外側にあるので、その結果、電流ｌｘ
は、トランジスタＱｘの非線型の電圧対電流変移特注に
よってひずむ◇ 本発明に示した実施例において、抵抗Ｒｇは。

常にノードｙと接地基準電圧との間に接続されるように
示されている。この構成において、反転入力での入力信
号ｖｎｉにより、増幅器は非反転利得構成で動作する。

抵抗Ｒ，の接地端は、接地基準電圧の代わりに、非反転
利得モードで動作するための第２の電圧源（ｖｎｉ）に
接続される。全体の利得の伝達関数は、” ｖｏ＝［ｖｎｉ　（１＋Ｒｆ／’Ｒｇ　）−ｖｎｉ　（
Ｒｆ　、４ｇ　）］／（１＋Ｒｆ／Ａ（ｓ））となる。

ｖｎｌが零に等しくなる場合、ノードＸおよびｙは電圧
臂化せず、これによって、いずれのノードの漂遊インピ
ーダンスにも影響を及ぼさない。したがって、ノードＸ
での補償は必要がないが、その補償をしたとしても所要
の効果を減するようなことはない。

【図面の簡単な説明】

第１図は閉ループ入力段および内部電圧利得段を利用し
た本発明の広帯域増幅器の略機能図、第２図は閉ループ
入力段と、反転増幅利得段を有する内部電流ミラーとを
利用した本発明の広帯域増幅器の回路図、 第３図は第２図の広帯域増幅回路に利用可能な電流ミラ
ーの回路図、 第４図は第２図の広帯域増幅回路に利用可能な他の′電
流ミラーの回路図、 第５図は相補的な閉ループ入力段と内部電圧利得段とを
使用する本発明の広帯域増幅器の一実施例の回路図、　
゛ 第６図は相補的な開ループ入力段と反転増幅利得段につ
いての内部電流ミラーとを使用する本発明の広帯域増幅
器の一実施例の回路図、第７図は付加し九′這流ミラー
段が利得段に並列に配置されるように第６図に示された
ような本発明の広帯域増幅器の一実施例の回路図、第８
図は反転入力バイアス電流を減少するように第６図およ
び第７図の回路機能を高めたことを示す回路図、 第９図は反転入力バイアス電流を減少するように第５図
の回路機能を高めたことを示す回路図、第１０図は従来
の広帯域増幅器の回路図、第１１図は従来の曲の広帯域
増幅器の回路図である。 Ａ（ｓ）　−電圧利得段、Ｑｘ＋Ｑｙ＋Ｑｘａ＋Ｑｙａ
＋Ｑｖ＋Ｑｖａ・・・トランジスタ、Ｒｆ、Ｒｇ・・・
抵抗、Ａ１・・・増幅器、ｖｎｔ・・・入力電圧。

Claims (1)

1. 【特許請求の範囲】 １、入力電圧を電圧利得に応じて増幅し出力端子より送
   出する広帯域増幅器であって、 第１入力電圧（Ｖｎｉ）が与えられるための非反転入力
   端子、反転入力端子および出力端子を有する第１差動利
   得手段（Ａ１）と、 該第１差動利得手段（Ａ１）の出力端子に接続された第
   １端子、第２端子および第３端子を有する第１トランジ
   スタ手段（Ｑｘ）と、 該第１差動利得手段（Ａ１）の出力端子に接続された第
   １端子、第２端子および第３端子を有する第２トランジ
   スタ手段（Ｑｙ）と、 該第２トランジスタ手段（Ｑｙ）の第３端子に接続され
   た反転入力端子と、当該広帯域増幅器の出力端子を形成
   する出力端子とを有し、前記第１トランジスタ手段（Ｑ
   ｘ）の第３端子に接続された第２差動利得手段（Ａ（ｓ
   ））と、 該第２差動利得手段（Ａ（ｓ））の出力端子と前記第２
   トランジスタ手段の（Ｑｙ）の第２端子との間にフィー
   ドバック経路を設けるために、これらの端子間に接続さ
   れた第１抵抗手段（Ｒｆ）と、当該広帯域増幅器の電圧
   利得を設定せしめるために、第２入力電圧の供給源と前
   記第２トランジスタ手段（Ｑｙ）の第２端子との間に接
   続された第２抵抗手段（Ｒｇ）とを有してなることを特
   徴とした広帯域増幅器。 ２、前記第２差動利得手段（Ａ（ｓ））は、前記第２ト
   ランジスタ手段（Ｑｙ）の第３端子に接続された非反転
   入力端子を有する差動利得手段である特許請求の範囲第
   １項に記載の広帯域増幅器。 ３、前記第２差動利得手段（Ａ（ｓ））は、前記第１ト
   ランジスタ手段（Ｑｘ）の第３端子に接続された入力端
   子と、前記第２トランジスタ（Ｑｙ）の第３端子に接続
   された出力端子とを有する電流ミラー手段を介して、前
   記第１トランジスタ手段（Ｑｘ）の第３端子に接続され
   る特許請求の範囲第１項に記載の広帯域増幅器。 ４、入力電圧を電圧利得に応じて増幅し出力端子より送
   出する広帯域増幅器であって、 第１端子、第２端子および第３端子を有する第１トラン
   ジスタ手段（Ｑｘ）と、 第１端子、第２端子およびＥｓ端子を有する第２トラン
   ジスタ手段（Ｑｙ）と、 第１入力電圧（Ｖｎｉ）が与えられように接続された第
   １端子と、前記第１トランジスタ手段（Ｑｘ）および前
   記第２トランジスタ手段（Ｑｙ）の第１端子に接続され
   た第２端子と、第３端子とを有する第３トランジスタ手
   段（Ｑｗ）と、 第１端子、第２端子および第３端子を有し、該第２端子
   は前記第１トランジスタ手段（Ｑｘ）の第２端子に接続
   される第４トランジスタ手段（Ｑｘａ）と、 第１端子、第２端子および第３端子を有し、該第２端子
   は前記第２トランジスタ手段（Ｑｙ）の第２端子に接続
   される第５トランジスタ手段（Ｑｙａ）と、 第１端子、第２端子および第３端子を有し、該第１端子
   は前記第１入力電圧（Ｖｎｉ）を受けるために前記トラ
   ンジスタ手段（Ｑｗ）の第１端子に接続され、該第２端
   子は前記第４トランジスタ手段（Ｑｘａ）および前記第
   ５トランジスタ手段（Ｑｙａ）の第１端子に接続される
   第６トランジスタ手段（Ｑｗａ）と、該第６トランジス
   タ手段（Ｑｗａ）の第２端子と第１供給電圧（＋Ｖｃｃ
   ）との間に接続された第１電流バイアス手段と、 前記第３トランジスタ手段（Ｑｗ）の第２端子と第２供
   給電圧（−Ｖｃｃ）との間に接続された第２電流バイア
   ス手段と、 前記第２トランジスタ手段（Ｑｙ）の８３端子に接続さ
   れた入力端子と、当該広帯域増幅器の出力端子を形成す
   る出力端子とを有する利得手段（Ａ（ｓ）、ｘｎ）と、 前記利得手段（Ａ（ｓ））の出力端子と前記第２トラン
   ジスタ手段（Ｑｙ）の第２端子との間にフィードバック
   経路を設けるために、これらの端子間に接続された第１
   抵抗手段（Ｒｆ）と、 前記第２トランジスタ手段（Ｑｙ）と第２入力電圧供給
   源との間に接続され、当該広帯域増幅器の電圧利得を設
   定せしめる第２抵抗手段（Ｒｇ）とを有してなることを
   特徴とした広帯増幅器。 ５、前記利得手段（Ａ（ｓ））は、反転入力端子である
   前記第２トランジスタ手段（Ｑｙ）の第３端子に接続さ
   れた入力端子と、前記第１トランジスタ手段（Ｑｘ）の
   第３端子に接続された非反転入力端子とを有する差動利
   得手段である特許請求の範囲第４項に記載の広帯域増幅
   器。 ６、前記広帯域増幅器は、前記第１トランジスタ手段（
   Ｑｘ）の第３端子に接続された入力端子と、前記第２ト
   ランジスタ手段（Ｑｙ）の第３端子に接続された出力端
   子とを有する電流ミラー手段からなり、前記利得手段は
   反転利得手段（−Ａ（ｓ））である特許請求の範囲第４
   項に記載の広帯域増幅器。 ７、前記広帯域増幅器は、 前記第１トランジスタ手段（Ｑｘ）の第３端子に接続さ
   れた入力端子と、前記第２トランジスタ手段（Ｑｙ）の
   第３端子に接続された出力端子とを有する第１電流ミラ
   ー手段と、 第１端子、第２端子および第３端子を有し、該第１端子
   は前記第２トランジスタ手段（Ｑｙ）の第３端子に接続
   される第７トランジスタ手段（Ｑｓ）と、前記第４トラ
   ンジスタ手段（Ｑｘａ）の第３端子に接続された入力端
   子と、前記第７トランジスタ手段（Ｑｓ）の第３端子に
   接続された出力端子とを有する第２電流ミラー手段とを
   有し、 前記利得手段は、前記第７トランジスタ手段（Ｑｓ）の
   第１端子および第３端子を介して、前記第２トランジス
   タ手段の第３端子に接続された入力端子を有する非反転
   利得手段（ｘｎ）である特許請求の範囲第４項に記載の
   広帯域増幅器。 ８、前記第２電流ミラー手段の入力端子は、また第５ト
   ランジスタ手段（Ｑｙａ）の第３端子にも接続される特
   許請求の範囲第７項に記載の広帯域増幅器。 ９、入力電圧を電圧利得に応じて増幅し出力端子より送
   出する広帯域増幅器であって、 第１入力信号（Ｖｎｉ）を受けるための入力端子と、第
   １バッファ出力端子（ノードｘ）および第２バッファ出
   力端子（ノードｙ）とを有し、該第２バッファ出力端子
   での電圧信号と同じように該第１バッファ出力端子での
   電圧信号を制御しかつ該第１バッファ出力端子および該
   第２バッファ出力端子の両方に共通するバッファ出力電
   圧信号を供給し、該第１バッファ出力端子および該第２
   バッファ出力端子へまたは該第１バッファ出力端子およ
   び該第２バッファ出力端子から互いに独立して電流が流
   れている間、前記第１入力信号に関してバッファ出力電
   圧信号を制御し、該第１バッファ出力端子と該第２バッ
   ファ出力端子とへ流れる電流間の代数的な差または該第
   １バッファ出力端子と該第２バッファ出力端子とから流
   れる電流間の代数的な差に応答する電流検知信号を供給
   する入力バッファ増幅手段と、 当該広帯域増幅器の出力端子を構成する出力端子を有し
   、該出力端子にまたは該出力端子から電流が流れている
   間、前記電流検知信号に従って該出力端子での電圧信号
   を制御する出力増幅手段（Ａ（ｓ））と、 該出力端子での電圧信号と前記バッファ出力電圧信号と
   の間の代数的な差に応答して前記第１バッファ出力端子
   に電流を流させるために該出力端子と該第１バッファ出
   力端子（ノードｙ）との間に接続された電流フィードバ
   ック手段（Ｒｆ）と、該第１バッファ出力端子に付加的
   な電流を流させるために第２入力信号の供給源と該第１
   バッファ出力端子（ノードｙ）との間に接続され、該付
   加的な電流は該第２入力信号と前記バッファ出力電圧信
   号との間の代数的な差に応答するようにした利得設定手
   段（Ｒｇ）とを有してなることを特徴とした広帯域増幅
   器。 １０、第１電流検知端子および第２電流検知端子を有し
   てなり、 前記入力バッファ増幅手段および前記出力増幅手段（Ａ
   （ｓ））は該第１電流検知端子および該第２電流検知端
   子に結合され、 該入力バッファ増幅手段は、前記第１検知電流と前記第
   ２検知電流との間の代数的な差が前記第１バッファ出力
   端子および前記第２バッファ出力端子へかつ該第１バッ
   ファ出力端子および該第２バッファ出力端子から互いに
   独立して流れる電流間の代数的な差に応答するために、
   前記第１電流検知端子および前記第２電流検知端子に流
   れる第１検知電流および第２検知電流を制御し、 前記電流検知信号は、前記第１電流検知端子および前記
   第２電流検知端子に流れる第１検知電流および第２検知
   電流の間の代数的な差に特しい特許請求の範囲第９項に
   記載の広帯域増幅器。