JPS629623A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPS629623A JPS629623A JP14890385A JP14890385A JPS629623A JP S629623 A JPS629623 A JP S629623A JP 14890385 A JP14890385 A JP 14890385A JP 14890385 A JP14890385 A JP 14890385A JP S629623 A JPS629623 A JP S629623A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- insulating material
- insulating layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高密度の半導体装置に必要な半導体基板に関
するものである。
するものである。
従来の技術
完全絶縁分離された基板として、いわゆるＳＯ８やＳＯ
Ｉがある。ＳＯ８は、サファイア単結晶上にシリコンを
エピ成長させたものであり、既に一部実用化されている
。しかし、格子定数の差からくる結晶性の悪さや、Ａｉ
のオートドープなどの問題がある。ＳＯＩとしては、上
記ＳＯ８以外の種々の方法が提案されている０例えば、
レーザーやエレクトロンビームのようなエルネギ−ビー
ムを照射し、表面層のみを瞬間的に溶融、再固化するこ
とによって、絶縁体上の多結晶体を単結晶化する方法が
提案され、検討が続けられている。簡単な素子も形成さ
れ、評価されているが、°基礎となる表面の再結晶層の
品質は良くない。結晶方位の乱れ、熱歪によるスリップ
状の欠陥１粒界などが観察される［Ｅｄｉｔｏｒ：Ｓ、
Ｆｕｒｕｋａｗａ、５ｉ１ｉｃｏｎ−ｏｎ−Ｉｎｓｕｌ
ａｔｏｒ：ＨｓＴｅｃｈｎｏｌｏｇｙ ａｎｄ Ａｐｐ
ｌｉｃａｔｉｏｎ、ＫＴＫ ５ｕｉｅ、ｐｕｂ、（１９
８５）］。
Ｉがある。ＳＯ８は、サファイア単結晶上にシリコンを
エピ成長させたものであり、既に一部実用化されている
。しかし、格子定数の差からくる結晶性の悪さや、Ａｉ
のオートドープなどの問題がある。ＳＯＩとしては、上
記ＳＯ８以外の種々の方法が提案されている０例えば、
レーザーやエレクトロンビームのようなエルネギ−ビー
ムを照射し、表面層のみを瞬間的に溶融、再固化するこ
とによって、絶縁体上の多結晶体を単結晶化する方法が
提案され、検討が続けられている。簡単な素子も形成さ
れ、評価されているが、°基礎となる表面の再結晶層の
品質は良くない。結晶方位の乱れ、熱歪によるスリップ
状の欠陥１粒界などが観察される［Ｅｄｉｔｏｒ：Ｓ、
Ｆｕｒｕｋａｗａ、５ｉ１ｉｃｏｎ−ｏｎ−Ｉｎｓｕｌ
ａｔｏｒ：ＨｓＴｅｃｈｎｏｌｏｇｙ ａｎｄ Ａｐｐ
ｌｉｃａｔｉｏｎ、ＫＴＫ ５ｕｉｅ、ｐｕｂ、（１９
８５）］。
また、スピネルをＳｉ基板上にエピ成長させ、続いて、
Ｓｉをさらにエピ成長させる技術も報告され、かなり良
好な結果が報告されているが、やはり格子不整合に起因
する歪や欠陥は不可避となっている［Ｍ、Ｉｈａｒａ、
ｅｔａｌ＊Ｊ、Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓｏｌ、 １
２９゜２５６９（１９８２）］。
Ｓｉをさらにエピ成長させる技術も報告され、かなり良
好な結果が報告されているが、やはり格子不整合に起因
する歪や欠陥は不可避となっている［Ｍ、Ｉｈａｒａ、
ｅｔａｌ＊Ｊ、Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓｏｌ、 １
２９゜２５６９（１９８２）］。
またスピネルにかえ、ＣａＦのような弗化物をＭＢＨの
ような装置によりヘテロエピ成長させ、さらにＳｉを成
長させる技術もあるが、やはり、格子不整合の問題があ
り、他に双晶の問題が大きな検討課題として指摘されて
いる［Ｈ，Ｉｓｈｉｗａｒａ、ｅｔａｌ、Ａ、Ｐ、Ｌ、
４０．６６（１９８２）］。
ような装置によりヘテロエピ成長させ、さらにＳｉを成
長させる技術もあるが、やはり、格子不整合の問題があ
り、他に双晶の問題が大きな検討課題として指摘されて
いる［Ｈ，Ｉｓｈｉｗａｒａ、ｅｔａｌ、Ａ、Ｐ、Ｌ、
４０．６６（１９８２）］。
この他１種々の方法が数多く提案されているが。
いずれも上述と同じ問題点を有しており、現在。
一部、特殊な用途に使用、実用されているのは、ＳＯＳ
にすぎない。
にすぎない。
発明が解決しようとする問題点
上述の説明でも明らかなように、ヘテロエピ成長におい
ては、基本的に格子不整合が問題となっている。しかし
、現実には格子定数が０．０１％以下。
ては、基本的に格子不整合が問題となっている。しかし
、現実には格子定数が０．０１％以下。
の差で一致するものはない、さらに、０．０１％の非常
に小さな差であっても、エピ成長の観点から考えると大
きな差である。即ち、母基板表面に並んだ原子１万個を
一直線上にとったとすると、長さは１〜２μ−程度にす
ぎない。この時、この上にエピ成長された原子を同じ１
万個を１つずつ対応させて並べると、１つずれることに
なる。したがって、全面をうまくエピ成長させるために
は、この１個の差を吸収しなければならない。このため
、微小欠陥および歪が導入される。さらにエピ成長が厚
くなると、歪が滞積し、逆には大きな欠陥に成長してゆ
く。
に小さな差であっても、エピ成長の観点から考えると大
きな差である。即ち、母基板表面に並んだ原子１万個を
一直線上にとったとすると、長さは１〜２μ−程度にす
ぎない。この時、この上にエピ成長された原子を同じ１
万個を１つずつ対応させて並べると、１つずれることに
なる。したがって、全面をうまくエピ成長させるために
は、この１個の差を吸収しなければならない。このため
、微小欠陥および歪が導入される。さらにエピ成長が厚
くなると、歪が滞積し、逆には大きな欠陥に成長してゆ
く。
本発明は、上述の考察に基づき、格子不整合による歪は
不可避であるが、その歪が集積され、欠陥となることを
防止することによって、良好なエピ成長膜を得た半導体
基板を提供することを目的とする。
不可避であるが、その歪が集積され、欠陥となることを
防止することによって、良好なエピ成長膜を得た半導体
基板を提供することを目的とする。
問題点を解決するための手段
上記問題点を解決するため、本発明の半導体基板は、母
基板と、この母基板上にヘテロエピ成長により形成され
た絶縁層と、この絶縁層上に形成された活性エピ層とを
備え、前記絶縁層を複数の層により構成したものである
・ 作用 上記構成によれば、絶縁層を複数の層により構成したの
で、この各層の層厚を適切に定めることにより、格子定
数の差によるエネルギーの蓄積を防止でき、粒界、結晶
欠陥、双晶などの問題を解消できる。
基板と、この母基板上にヘテロエピ成長により形成され
た絶縁層と、この絶縁層上に形成された活性エピ層とを
備え、前記絶縁層を複数の層により構成したものである
・ 作用 上記構成によれば、絶縁層を複数の層により構成したの
で、この各層の層厚を適切に定めることにより、格子定
数の差によるエネルギーの蓄積を防止でき、粒界、結晶
欠陥、双晶などの問題を解消できる。
実施例
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例における半導体基板の断面図
で、１は母基板、２は絶縁材層、３は緩衝層、４は絶縁
層、５は活性エピ層である。この半導体基板の製造に際
しては、母基板１上に、絶縁材層２を薄くエピ成長させ
た後、すぐに緩衝層３をエピ成長せしめ、歪の蓄積を防
ぐとともに。
で、１は母基板、２は絶縁材層、３は緩衝層、４は絶縁
層、５は活性エピ層である。この半導体基板の製造に際
しては、母基板１上に、絶縁材層２を薄くエピ成長させ
た後、すぐに緩衝層３をエピ成長せしめ、歪の蓄積を防
ぐとともに。
一部緩和せしめる。次に、さらに絶縁材層２と緩衝層３
とを交互に何層も形成して絶縁層４とし。
とを交互に何層も形成して絶縁層４とし。
最後に必要な活性エピ層５を形成する。絶縁材層２の総
厚、ないしは緩衝層３も絶縁材である場合には絶縁層４
の厚さを、必要な絶縁分離膜厚に設 ′定しておく、
緩衝層３としては、絶縁材であっても、他の材料、例え
ば母基板１と同材料であってもよい、積極的に歪を解消
せしめるには、絶縁層２と母基板１と緩衝層３との各々
の個有の格子定数が近く、且つ、この順に並んでいるこ
とが必要である。歪の緩和のみを考えれば、緩衝層３と
して母基板１と同じ材料を使用することができる。
厚、ないしは緩衝層３も絶縁材である場合には絶縁層４
の厚さを、必要な絶縁分離膜厚に設 ′定しておく、
緩衝層３としては、絶縁材であっても、他の材料、例え
ば母基板１と同材料であってもよい、積極的に歪を解消
せしめるには、絶縁層２と母基板１と緩衝層３との各々
の個有の格子定数が近く、且つ、この順に並んでいるこ
とが必要である。歪の緩和のみを考えれば、緩衝層３と
して母基板１と同じ材料を使用することができる。
各層２，３の層厚には最適値があると推定されるが、実
験的には、各々数百人程度あってもよい。
験的には、各々数百人程度あってもよい。
また、厚さは、上述の説明によれば、格子不整合量に応
じて変化させるのが望ましいといえる。なお、絶縁層４
を母基板１上に島状あるいは縞状に形成し、そ′の上に
活性エピ層５を形成するようにしてもよい。
じて変化させるのが望ましいといえる。なお、絶縁層４
を母基板１上に島状あるいは縞状に形成し、そ′の上に
活性エピ層５を形成するようにしてもよい。
半導体基板の基礎的な原子モデルを第２図に示す１図中
の０印は原子配置を凝視的に示しである。
の０印は原子配置を凝視的に示しである。
エピ成長時には、先ず母基板１の界面６直下の母基板１
を構成する原子１ａに対応して、絶縁材層２の原子２ａ
がへテロエピ成長し始める・第１層の原子２ａは、格子
定数が多少異なっても・歪エネルギーを内在した形で１
対１に対応して形成されると一般に考えられている９次
の原子層もほぼこれに対応して形成されてゆくが、一定
の厚さまで成長すると、蓄積されたエネルギーが限界値
を越えて欠陥７を形成し、歪を緩和する。第２図では、
絶縁材層２の格子定数が母基板１の格子定数よりｌθ％
程度大きいと仮定している。本実施例では、この欠陥７
が発生しない厚さく材料および組み合わせ、熱条件で定
まる）で、第３図のように応力緩和のために緩衝層３を
形成する。この時、逆に母基板１の格子定数の小さい材
料を使用すれば、緩衝層３の第１層原子３ａの配置によ
って、たとえ欠陥７が形成されていても、大きく成長し
ていない限り、原子３ａとの結合によって、矢印８のよ
うに原子２ａが移動し、後に空孔を残す。
を構成する原子１ａに対応して、絶縁材層２の原子２ａ
がへテロエピ成長し始める・第１層の原子２ａは、格子
定数が多少異なっても・歪エネルギーを内在した形で１
対１に対応して形成されると一般に考えられている９次
の原子層もほぼこれに対応して形成されてゆくが、一定
の厚さまで成長すると、蓄積されたエネルギーが限界値
を越えて欠陥７を形成し、歪を緩和する。第２図では、
絶縁材層２の格子定数が母基板１の格子定数よりｌθ％
程度大きいと仮定している。本実施例では、この欠陥７
が発生しない厚さく材料および組み合わせ、熱条件で定
まる）で、第３図のように応力緩和のために緩衝層３を
形成する。この時、逆に母基板１の格子定数の小さい材
料を使用すれば、緩衝層３の第１層原子３ａの配置によ
って、たとえ欠陥７が形成されていても、大きく成長し
ていない限り、原子３ａとの結合によって、矢印８のよ
うに原子２ａが移動し、後に空孔を残す。
したがって、エピ成長は欠陥なしに成長を続ける。
このまま成長を続けると、今度は逆に、余分の原子が１
個入り込む形になる。従って、この時は。
個入り込む形になる。従って、この時は。
格子定数の大きな絶縁材Ｎ！Ｊ２を形成して、この欠陥
形成を防ぐ。この操作を繰り返すことにより、無欠陥の
充分な厚さの絶縁層４を形成することができる。しかも
、この表面の実質の格子は、母基板１のそれに一致して
いる。従って、この上にさらに活性エピ層５をエピ成長
させることは、あたかも、絶縁層４がなく、直接に母基
板１上にエピ成長するのと同等であり、良好なエピ膜を
形成できることになる。
形成を防ぐ。この操作を繰り返すことにより、無欠陥の
充分な厚さの絶縁層４を形成することができる。しかも
、この表面の実質の格子は、母基板１のそれに一致して
いる。従って、この上にさらに活性エピ層５をエピ成長
させることは、あたかも、絶縁層４がなく、直接に母基
板１上にエピ成長するのと同等であり、良好なエピ膜を
形成できることになる。
次に、具体的実施例を説明する。イオン化型分子線エピ
装置を用いて、他と比較し易い例として。
装置を用いて、他と比較し易い例として。
母基板１としてＳｉ、絶縁材層３としてＡｆＬ、Ｏ，。
活性エピ層５および緩衝層３としてやはりＳｉをエピ成
長した例を以下に詳述する。Ｓｉ源として、水冷Ｅ−ｇ
ｕｎを用い、また／ｌ、源として同じ（Ｅ−ｇｕｎを用
い、０□ガスを高速のオン・オフチェックバルブを通し
てバリアプルリークバルブから微小量導入し、Ａ１分子
線と混合すると同時に、イオンシャワーを浴びせ、イオ
ン化せしめたａｓｉおよびＡＭ、０３源には各々シャッ
ターが取り付けられている。先ず（１１１） Ｓ Ｌ基
板を洗浄した後、上記分子線エピ装置中に充填し、エピ
成長室内にて。
長した例を以下に詳述する。Ｓｉ源として、水冷Ｅ−ｇ
ｕｎを用い、また／ｌ、源として同じ（Ｅ−ｇｕｎを用
い、０□ガスを高速のオン・オフチェックバルブを通し
てバリアプルリークバルブから微小量導入し、Ａ１分子
線と混合すると同時に、イオンシャワーを浴びせ、イオ
ン化せしめたａｓｉおよびＡＭ、０３源には各々シャッ
ターが取り付けられている。先ず（１１１） Ｓ Ｌ基
板を洗浄した後、上記分子線エピ装置中に充填し、エピ
成長室内にて。
８００℃に加熱しながら、０．６人／Ｓという遅い速度
でＳｉ分子線を照射し、表面クリーニングを行った。次
に成長速度を約４人／Ｓに上昇せしめると同時に、基板
の温度を７００℃に低下せしめた。この間にＳｉ層が約
２００人形成される。シャッターによりＳｉ分子線を止
め、チェックバルブとＡＭのシャッターとを開け、ＡＭ
、Ｏおよびその化合物より成るイオン化ビームを照射せ
しめた。形成速度は約２人／Ｓである。このシャッター
の開閉により、交互に層を形成した後、最終的に活性エ
ピ層５としてＳｉ層を厚さ１μ閣形成した− Ａ ｎ
−Ｏａ層およびその間に介在せしめるＳｉ層を各々計約
０．３μ■形成した。絶縁層４の層厚は０．６μｍであ
る。
でＳｉ分子線を照射し、表面クリーニングを行った。次
に成長速度を約４人／Ｓに上昇せしめると同時に、基板
の温度を７００℃に低下せしめた。この間にＳｉ層が約
２００人形成される。シャッターによりＳｉ分子線を止
め、チェックバルブとＡＭのシャッターとを開け、ＡＭ
、Ｏおよびその化合物より成るイオン化ビームを照射せ
しめた。形成速度は約２人／Ｓである。このシャッター
の開閉により、交互に層を形成した後、最終的に活性エ
ピ層５としてＳｉ層を厚さ１μ閣形成した− Ａ ｎ
−Ｏａ層およびその間に介在せしめるＳｉ層を各々計約
０．３μ■形成した。絶縁層４の層厚は０．６μｍであ
る。
なお、絶縁材層２については、ＲＨＥＥＤにより。
ＡＭ、Ｏ，であることを確認した。
以上の工程により、ＡＡ、Ｏ，層からなる絶縁材層２と
Ｓｉ層からなる緩衝層３との厚さを下記第１表に示すよ
うに種々に変えてエピ成長を行った。
Ｓｉ層からなる緩衝層３との厚さを下記第１表に示すよ
うに種々に変えてエピ成長を行った。
得られた試料表面を５ｅｃｃｏ液でエツチングし、欠陥
密゛度を計測した。なおＲＨＥＥＤによる解析では、全
ての試料は明確な（１１１）像を示し、良好なエピ膜が
成長していることを示していた。
密゛度を計測した。なおＲＨＥＥＤによる解析では、全
ての試料は明確な（１１１）像を示し、良好なエピ膜が
成長していることを示していた。
個１わ
上記第１表のＮｏ、１．２の試料のように、緩衝層（３
）が全くない場合には、極端に欠陥密度が大きい、とこ
ろが本発明におけるように、緩衝層３を１〜２層挿入す
るだけで、Ｎｏ、３．４の試料のように、欠陥密度が３
〜４桁と大幅に減少する。
）が全くない場合には、極端に欠陥密度が大きい、とこ
ろが本発明におけるように、緩衝層３を１〜２層挿入す
るだけで、Ｎｏ、３．４の試料のように、欠陥密度が３
〜４桁と大幅に減少する。
さらに欠陥の原因となる絶縁材層２の厚みを薄くし、緩
衝層３も薄く、かつ多数挿入することによって、さらに
欠陥密度が低下してゆく。ｔｏ”／ｃｎｆ以下の欠陥密
度は、ＳＬ基板上に直接エピ成長したのと同じである。
衝層３も薄く、かつ多数挿入することによって、さらに
欠陥密度が低下してゆく。ｔｏ”／ｃｎｆ以下の欠陥密
度は、ＳＬ基板上に直接エピ成長したのと同じである。
絶縁材層２の総厚は、０．３μｍと同じであるにも拘ら
ず、薄く分割することによって欠陥が大幅に減少してお
り、本発明の効果が顕著に出ている。
ず、薄く分割することによって欠陥が大幅に減少してお
り、本発明の効果が顕著に出ている。
次に、（１１１）Ｓｉ面上に０．１μｍ幅のライン／ス
ペースの酸化膜のマスクを形成して、上述のような実験
を繰り返し行なった。その結果を下記第２表に示す。上
記第１表に比べて、さらに１桁程度欠陥密度が低減され
ており、やはり本発明の効果が確認された。
ペースの酸化膜のマスクを形成して、上述のような実験
を繰り返し行なった。その結果を下記第２表に示す。上
記第１表に比べて、さらに１桁程度欠陥密度が低減され
ており、やはり本発明の効果が確認された。
〈第２表〉
なお、以上の説明から明らかなように、また実験結果を
合わせて考察することにより、本発明は、ＳＬとＡｎ、
Ｏ，との組合せのみならず、他のエピ成長が可能な材料
の組み合せに適用できること、さらに、格子定数差をう
まく組み合わせれば、例えば絶縁層〉母基板〉緩衝層と
なるようにすれば、さらに良い結果が得られることは明
らかである。
合わせて考察することにより、本発明は、ＳＬとＡｎ、
Ｏ，との組合せのみならず、他のエピ成長が可能な材料
の組み合せに適用できること、さらに、格子定数差をう
まく組み合わせれば、例えば絶縁層〉母基板〉緩衝層と
なるようにすれば、さらに良い結果が得られることは明
らかである。
発明の効果
以上述べたごとく本発明によれば、欠陥密度の大幅に低
減されたＳＯＩ基板を得ることができ、この基板は、高
速・高集積の半導体装置への応用が期待される。
減されたＳＯＩ基板を得ることができ、この基板は、高
速・高集積の半導体装置への応用が期待される。
第１図は本発明の実施例における半導体基板の概略断面
図、第２図は結晶欠陥の発生の説明図、第３図は結晶欠
陥の発生を解消する説明図である。 １・・・母基板、２・・・絶縁材層、３・・・緩衝層、
４・・・絶縁層、５・・・活性エピ層
図、第２図は結晶欠陥の発生の説明図、第３図は結晶欠
陥の発生を解消する説明図である。 １・・・母基板、２・・・絶縁材層、３・・・緩衝層、
４・・・絶縁層、５・・・活性エピ層
Claims (1)
- 【特許請求の範囲】 １、母基板と、この母基板上にヘテロエピ成長により形
成された絶縁層と、この絶縁層上に形成された活性エピ
層とを備え、前記絶縁層を複数の層により構成した半導
体基板。 ２、絶縁層および活性エピ層を、母基板上に島状あるい
は縞状にヘテロエピ成長させた特許請求の範囲第１項記
載の半導体基板。 ３、絶縁層は交互に多数積層された２種類の層からなり
、これら各層の構成物の本来の格子定数が、一方は母基
板の構成物の格子定数以下であり、かつ他方は母基板の
構成物の格子定数以上である特許請求の範囲第１項記載
の半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14890385A JPH0782995B2 (ja) | 1985-07-05 | 1985-07-05 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14890385A JPH0782995B2 (ja) | 1985-07-05 | 1985-07-05 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS629623A true JPS629623A (ja) | 1987-01-17 |
| JPH0782995B2 JPH0782995B2 (ja) | 1995-09-06 |
Family
ID=15463244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14890385A Expired - Lifetime JPH0782995B2 (ja) | 1985-07-05 | 1985-07-05 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782995B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102189A (ja) * | 1991-08-13 | 1993-04-23 | Fujitsu Ltd | 薄膜形成方法、シリコン薄膜及びシリコン薄膜トランジスタの形成方法 |
| US5480818A (en) * | 1992-02-10 | 1996-01-02 | Fujitsu Limited | Method for forming a film and method for manufacturing a thin film transistor |
-
1985
- 1985-07-05 JP JP14890385A patent/JPH0782995B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102189A (ja) * | 1991-08-13 | 1993-04-23 | Fujitsu Ltd | 薄膜形成方法、シリコン薄膜及びシリコン薄膜トランジスタの形成方法 |
| US5480818A (en) * | 1992-02-10 | 1996-01-02 | Fujitsu Limited | Method for forming a film and method for manufacturing a thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0782995B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5919305A (en) | Elimination of thermal mismatch defects in epitaxially deposited films through the separation of the substrate from the film at the growth temperature | |
| JPH076950A (ja) | 電子、電光および光学的な構成要素に対する構造部品を作製する方法 | |
| JPS6194318A (ja) | 半導体基板及びその製造方法 | |
| JPH04303920A (ja) | Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 | |
| JPS629623A (ja) | 半導体基板 | |
| JPH03284834A (ja) | 半導体装置の製造方法 | |
| JPS60234312A (ja) | Ｓｏｉ膜形成方法 | |
| JPS5945996A (ja) | 半導体の気相成長方法 | |
| Rosner et al. | Microstructure of thin layers of MBE-grown GaAs on Si substrates | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JP3541332B2 (ja) | 半導体装置の製造方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JPS5895815A (ja) | 積層構造を有する半導体装置の製造方法 | |
| JPH0425135A (ja) | 半導体基板 | |
| Hobbs et al. | A TEM evaluation of CdTe epilayers grown on precisely oriented (111) B GaAs by hot wall epitaxy | |
| JPS61241911A (ja) | 化合物半導体装置 | |
| Karam et al. | Growth and Characterization of InP/GaAs on SOI by MOCVD | |
| JPH01244608A (ja) | 半導体結晶の成長方法 | |
| JPH0377353A (ja) | 化合物半導体基板 | |
| JPH04335519A (ja) | 半導体結晶の製造方法 | |
| JPH03153021A (ja) | 半導体装置の製造方法 | |
| JPS586145A (ja) | 半導体装置及びその製造方法 | |
| JPH02263427A (ja) | 化合物半導体基板およびその製造方法 |