JPS629527Y2 - - Google Patents
Info
- Publication number
- JPS629527Y2 JPS629527Y2 JP14381080U JP14381080U JPS629527Y2 JP S629527 Y2 JPS629527 Y2 JP S629527Y2 JP 14381080 U JP14381080 U JP 14381080U JP 14381080 U JP14381080 U JP 14381080U JP S629527 Y2 JPS629527 Y2 JP S629527Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- resistor
- turned
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
この考案は信号源を共用する複数の増幅器があ
る場合に、そのうちの１つの負帰還増幅器の電源
がOFFされたとき、当該増幅器の入力段部のダ
イオード特性等によつて信号源からの信号が歪み
他の増幅器に悪影響を及ぼすことを防止するよう
にした増幅器の入力回路に関する。
る場合に、そのうちの１つの負帰還増幅器の電源
がOFFされたとき、当該増幅器の入力段部のダ
イオード特性等によつて信号源からの信号が歪み
他の増幅器に悪影響を及ぼすことを防止するよう
にした増幅器の入力回路に関する。
従来、例えばアンプ装置１とテープデツキ２と
からなるオーデイオシステムにおいては、第１図
に示す如くアンプ１の入力端子IN1に供給される
オーデイオ信号はブリアンプ３、抵抗R1を経て
メインアンプ４へと供給されるとともに、このメ
インアンプ４の入力信号は同時に録音出力端子
ROUT、テープデツキ２の入力端子IN2、抵抗
R2、ボリユームVR、コンデンサ（結合コンデン
サ）Ｃを経て入力抵抗R3とラインアンプ５へと
供給される。すなわち、メインアンプ４とライン
アンプ５とは信号源としてプリアンプ３の出力を
共用することになる。
からなるオーデイオシステムにおいては、第１図
に示す如くアンプ１の入力端子IN1に供給される
オーデイオ信号はブリアンプ３、抵抗R1を経て
メインアンプ４へと供給されるとともに、このメ
インアンプ４の入力信号は同時に録音出力端子
ROUT、テープデツキ２の入力端子IN2、抵抗
R2、ボリユームVR、コンデンサ（結合コンデン
サ）Ｃを経て入力抵抗R3とラインアンプ５へと
供給される。すなわち、メインアンプ４とライン
アンプ５とは信号源としてプリアンプ３の出力を
共用することになる。
ところで、ラインアンプ５は電源電圧±Vccが
印加されている状態においては抵抗R4を介して
多量の負帰還がかけられているため、その入力イ
ンピーダンスは見かけ上非常に大きい。ところ
が、電源電圧士VccがOFFされるとこの負帰還作
用がなくなるため入力インピーダンスは低下する
ことになり、信号源からラインアンプ５に対して
比較的大きな信号電流が流れ込むことになる。一
方、この状態を等価回路によつて表わすならば、
第２図に示す如く抵抗R3に対して入力段トラン
ジスタのベース・エミツタ間の如きダイオードＤ
が並列に接続されたものとなり、このためコンデ
ンサＣを流れる充放電電流は非対称となつてメイ
ンアンプ４に対する入力信号を大きく歪ませると
いう問題があつた。
印加されている状態においては抵抗R4を介して
多量の負帰還がかけられているため、その入力イ
ンピーダンスは見かけ上非常に大きい。ところ
が、電源電圧士VccがOFFされるとこの負帰還作
用がなくなるため入力インピーダンスは低下する
ことになり、信号源からラインアンプ５に対して
比較的大きな信号電流が流れ込むことになる。一
方、この状態を等価回路によつて表わすならば、
第２図に示す如く抵抗R3に対して入力段トラン
ジスタのベース・エミツタ間の如きダイオードＤ
が並列に接続されたものとなり、このためコンデ
ンサＣを流れる充放電電流は非対称となつてメイ
ンアンプ４に対する入力信号を大きく歪ませると
いう問題があつた。
殊に、テープデツキ２の場合には、電源を投入
するとモータが回転するため、不使用時において
は電源をOFFさせておくことが装置の寿命の点
からも好ましいものである。
するとモータが回転するため、不使用時において
は電源をOFFさせておくことが装置の寿命の点
からも好ましいものである。
そこで、従来はテープデツキ２を使用しない場
合には電源をOFFするとともにボリユームVRの
可動端子を接地側に絞り切つて最小音量側に設定
しておくようにし、ラインアンプ５へ流れ込む電
流を極力抑制するようにユーザーに対して指示す
るとか、あるいは第１図に示すようにボリユーム
VRに対して抵抗R2を直列に介挿して仮にボリユ
ームVRが最大音量側に設定されていたとして
も、一定の値以上の電流がラインアンプ５へ流れ
込まないようにする等の対策が施こされていた。
合には電源をOFFするとともにボリユームVRの
可動端子を接地側に絞り切つて最小音量側に設定
しておくようにし、ラインアンプ５へ流れ込む電
流を極力抑制するようにユーザーに対して指示す
るとか、あるいは第１図に示すようにボリユーム
VRに対して抵抗R2を直列に介挿して仮にボリユ
ームVRが最大音量側に設定されていたとして
も、一定の値以上の電流がラインアンプ５へ流れ
込まないようにする等の対策が施こされていた。
しかしながら、ラインアンプ５の入力インピー
ダンスをあまり低い値にできないことからボリユ
ームVRの抵抗値の下限は制限されてしまい、ま
た抵抗R2とボリユームVRの抵抗値の分割比によ
つて電圧ゲインロスが決定されるため、自ずと抵
抗R2の上限も制限されてしまい、この結果前述
の歪み防止対策によつては充分な効果を達成する
ことができなかつた。
ダンスをあまり低い値にできないことからボリユ
ームVRの抵抗値の下限は制限されてしまい、ま
た抵抗R2とボリユームVRの抵抗値の分割比によ
つて電圧ゲインロスが決定されるため、自ずと抵
抗R2の上限も制限されてしまい、この結果前述
の歪み防止対策によつては充分な効果を達成する
ことができなかつた。
この考案は上述の問題に鑑み案出されたもの
で、その目的は、信号源を共用する複数の増幅器
がある場合に、そのうちの１つの負帰還増幅器の
電源がOFFされたとき、当該増幅器の入力段部
のダイオード特性等によつて信号源からの信号が
歪み他の増幅器に悪影響を及ぼすことを可及的に
防止することにある。
で、その目的は、信号源を共用する複数の増幅器
がある場合に、そのうちの１つの負帰還増幅器の
電源がOFFされたとき、当該増幅器の入力段部
のダイオード特性等によつて信号源からの信号が
歪み他の増幅器に悪影響を及ぼすことを可及的に
防止することにある。
この考案は上記の目的を達成するために入力段
部のダイオード回路と並列に接続される入力抵抗
に対してスイツチを直列に介挿し、このスイツチ
を電源OFFに連動してOFFさせるようにしたも
のである。
部のダイオード回路と並列に接続される入力抵抗
に対してスイツチを直列に介挿し、このスイツチ
を電源OFFに連動してOFFさせるようにしたも
のである。
以下に、この考案の好適一実施例を添付図面に
基づいて詳述する。
基づいて詳述する。
第３図はこの考案に係る増幅器の入力回路を示
す回路図、第４図は本回路の動作を説明するため
の等価回路である。
す回路図、第４図は本回路の動作を説明するため
の等価回路である。
尚、第３図において第１図の従来例と同一構成
部分については同符号を付すことにより説明は省
略する。
部分については同符号を付すことにより説明は省
略する。
第３図に示す如く、本考案の特徴は第１図の従
来例における抵抗R2及びボリユームVRを取り去
り、その替りに入力抵抗R3と直列にPNPトラン
ジスタTRからなるスイツチを介挿し、このトラ
ンジスタTRのベースを抵抗R5を介して負電源−
Vccに接続し、これにより負電源−VccのOFFと
ともにトランジスタTRがOFFするように構成し
たことにある。
来例における抵抗R2及びボリユームVRを取り去
り、その替りに入力抵抗R3と直列にPNPトラン
ジスタTRからなるスイツチを介挿し、このトラ
ンジスタTRのベースを抵抗R5を介して負電源−
Vccに接続し、これにより負電源−VccのOFFと
ともにトランジスタTRがOFFするように構成し
たことにある。
以上の構成によればラインアンプ５に対して電
源士Vccが投入されている間は、トランジスタ
TRのベースは抵抗R5を介して−Vccに接続され
ているため、トランジスタTRはON状態となる。
従つて、抵抗R3はトランジスタTRを介して接地
され、ラインアンプ５は正常に動作する。
源士Vccが投入されている間は、トランジスタ
TRのベースは抵抗R5を介して−Vccに接続され
ているため、トランジスタTRはON状態となる。
従つて、抵抗R3はトランジスタTRを介して接地
され、ラインアンプ５は正常に動作する。
これに対して、電源士VccがOFFされるとトラ
ンジスタTRはカツトオフされ、抵抗R3はアース
より切り離された状態となる。この状態を等価回
路により表わすと、第４図に示す如くコンデンサ
Ｃに対してラインアンプ５内部のダイオード回路
Ｄ（入力部のダイオード特性をモデル化して表わ
す。）が直列に介挿されたことになり、このため
コンデンサＣは放電路を絶たれたこととなつて、
信号源Ｖからダイオード回路Ｄへ流入する電流は
零となり、信号源Ｖはダイオード回路Ｄの影響を
受けなくなる。すなわち、ラインアンプ５の電源
士VccをOFFすると同時に信号電流はラインアン
プ５に流入しなくなるから、メインアンプ４に対
する信号電圧が歪むこともなくなりアンプ１は正
常に動作するのである。
ンジスタTRはカツトオフされ、抵抗R3はアース
より切り離された状態となる。この状態を等価回
路により表わすと、第４図に示す如くコンデンサ
Ｃに対してラインアンプ５内部のダイオード回路
Ｄ（入力部のダイオード特性をモデル化して表わ
す。）が直列に介挿されたことになり、このため
コンデンサＣは放電路を絶たれたこととなつて、
信号源Ｖからダイオード回路Ｄへ流入する電流は
零となり、信号源Ｖはダイオード回路Ｄの影響を
受けなくなる。すなわち、ラインアンプ５の電源
士VccをOFFすると同時に信号電流はラインアン
プ５に流入しなくなるから、メインアンプ４に対
する信号電圧が歪むこともなくなりアンプ１は正
常に動作するのである。
以上の説明で明らかなように、この考案によれ
ば信号源を共用する複数の増幅器がある場合に、
そのうちの１つの負帰還増幅器の電源がOFFさ
れたとき、当該増幅器の入力段部のダイオード特
性等により信号源からの信号が歪み、他の増幅器
に悪影響を及ぼすことを防止することができる。
ば信号源を共用する複数の増幅器がある場合に、
そのうちの１つの負帰還増幅器の電源がOFFさ
れたとき、当該増幅器の入力段部のダイオード特
性等により信号源からの信号が歪み、他の増幅器
に悪影響を及ぼすことを防止することができる。
また、この考案によれば従来のように増幅器の
入力回路の入力端にボリユームVRを介挿して電
源がOFFされたときにはこのボリユームVRを最
小音量側に設定する等の操作も不要となり、音量
調整用のボリユームの配置位置も任意とすること
ができ、設計の自由度を増すことができるととも
に、電流制限用の抵抗R2も不要となるため入力
インピーダンスを大きくとつたままでゲインロス
を零にすることができる。
入力回路の入力端にボリユームVRを介挿して電
源がOFFされたときにはこのボリユームVRを最
小音量側に設定する等の操作も不要となり、音量
調整用のボリユームの配置位置も任意とすること
ができ、設計の自由度を増すことができるととも
に、電流制限用の抵抗R2も不要となるため入力
インピーダンスを大きくとつたままでゲインロス
を零にすることができる。
また、実施例のようにスイツチとしてトランジ
スタTRを用いれば、トランジスタTRのON抵抗
ＲONを10Ω以下にすることは容易でるとともに、
抵抗R3も例えば100KΩ以上にすることは容易で
あるから、この比は10Ω／100KΩ＝−80dBとな
り、トランジスタTRの非直線性がメインアンプ
４の入力に与える影響度（素子感度）も極めて小
さくすることができる。
スタTRを用いれば、トランジスタTRのON抵抗
ＲONを10Ω以下にすることは容易でるとともに、
抵抗R3も例えば100KΩ以上にすることは容易で
あるから、この比は10Ω／100KΩ＝−80dBとな
り、トランジスタTRの非直線性がメインアンプ
４の入力に与える影響度（素子感度）も極めて小
さくすることができる。
さらに、リレーの接点等を信号系に直列に介挿
して電源OFFに連動してOFFさせる方法よりも
簡単で素子感度も低くできる等の優れた特長を有
するものである。
して電源OFFに連動してOFFさせる方法よりも
簡単で素子感度も低くできる等の優れた特長を有
するものである。
第１図は従来例を示す回路図、第２図は従来例
において電源をOFFした状態を示す等価回路、
第３図は本考案の回路図、第４図は本考案におい
て電源をOFFさせた状態を示す等価回路図であ
る。 ５……負帰還増幅器、Ｃ……コンデンサ（結合
コンデンサ）、R3……入力抵抗、−Vcc……電源、
TR……スイツチ。
において電源をOFFした状態を示す等価回路、
第３図は本考案の回路図、第４図は本考案におい
て電源をOFFさせた状態を示す等価回路図であ
る。 ５……負帰還増幅器、Ｃ……コンデンサ（結合
コンデンサ）、R3……入力抵抗、−Vcc……電源、
TR……スイツチ。
Claims (1)
- 【実用新案登録請求の範囲】 入力信号源を共用する複数の増幅器のうちの少
くとも１つを構成してなり、入力信号の分岐点か
ら結合コンデンサを介して信号が入力され、かつ
入力端子間にはこれと並列に入力抵抗が接続され
る負帰還増幅器において、 前記入力抵抗と直列にスイツチを介挿し、この
スイツチを前記負帰還増幅器の電源がOFFされ
るのと連動してOFFするように構成したことを
特徴とする増幅器の入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14381080U JPS629527Y2 (ja) | 1980-10-08 | 1980-10-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14381080U JPS629527Y2 (ja) | 1980-10-08 | 1980-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5767243U JPS5767243U (ja) | 1982-04-22 |
| JPS629527Y2 true JPS629527Y2 (ja) | 1987-03-05 |
Family
ID=29503547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14381080U Expired JPS629527Y2 (ja) | 1980-10-08 | 1980-10-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS629527Y2 (ja) |
-
1980
- 1980-10-08 JP JP14381080U patent/JPS629527Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5767243U (ja) | 1982-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879610A (en) | Protective circuit for a magnetoresistive element | |
| US5270882A (en) | Low-voltage, low-power amplifier for magnetoresistive sensor | |
| GB2030808A (en) | Protecting transistors | |
| US4491800A (en) | Switching circuit operable as an amplifier and a muting circuit | |
| US4509022A (en) | Amplifier circuit with automatic gain control and hearing aid equipped with such a circuit | |
| EP0299665A2 (en) | Power amplifier circuit with a stand-by state | |
| JPS629527Y2 (ja) | ||
| US5381277A (en) | Method and apparatus for decreasing a transition time of a read head from a write mode to a read mode | |
| US3427560A (en) | Direct current amplifier | |
| JPS61144905A (ja) | スプリアス信号低減化回路 | |
| US4521739A (en) | Low offset voltage transistor bridge transconductance amplifier | |
| US4405903A (en) | Variolosser for an automatic gain control circuit | |
| US4199797A (en) | Protective circuit for amplifier circuits | |
| JPS6127927B2 (ja) | ||
| JP2520053B2 (ja) | 増幅器 | |
| JPS6110334Y2 (ja) | ||
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| JPS623931Y2 (ja) | ||
| JPS5931049Y2 (ja) | 増幅器 | |
| JP3113147B2 (ja) | フィルタ装置 | |
| JPH0161247B2 (ja) | ||
| JPS587686Y2 (ja) | オ−デイオアンプ | |
| JPH0528596Y2 (ja) | ||
| JPS599446Y2 (ja) | ミュ−ティング制御信号発生回路 | |
| JPH10224156A (ja) | 電流電圧変換回路 |