JPS629230B2 - - Google Patents
Info
- Publication number
- JPS629230B2 JPS629230B2 JP7632680A JP7632680A JPS629230B2 JP S629230 B2 JPS629230 B2 JP S629230B2 JP 7632680 A JP7632680 A JP 7632680A JP 7632680 A JP7632680 A JP 7632680A JP S629230 B2 JPS629230 B2 JP S629230B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- impurity region
- emitter
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 46
- 238000010521 absorption reaction Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 description 20
- 238000011084 recovery Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、エミツタ・コレクタ間に並列接続さ
れたダイオードを有する逆導通トランジスタに関
する。 従来、サイリスタが使用されている分野では、
機械産業の電子化が促進されるに伴つて高速動作
を必要とすることが多くなり、サイリスタの代替
として使用できる大電力トランジスタが要求され
ている。具体的には、プリンタや各種端末機のモ
ータ制御と印字ドライブ用、空調等のフアンやコ
ンプレツサの駆動用として或は数値制御工作機
械、電磁弁、電気自動車等の広範囲にわたつて適
用されている。 而して、前述の適用分野でトランジスタの負荷
は誘導性となることが多い。この場合、スイツチ
ングのオフ時には、誘導性負荷に蓄積されたエネ
ルギーが高電圧大電流となつて放出されるため、
第１図乃至第３図に示す如く、トランジスタのエ
ミツタ・コレクタ間にフリーホイルダイオードを
逆並列接続して逆導通経路を構成する必要があ
る。第１図はエミツタ・コレクタ間にフリーホイ
ルダイオードを逆並列接続したトランジスタを示
すもので、図中Ｄが上記ダイオードである。ここ
で逆並列接続とは、トランジスタがnpn形の場合
は、ダイオードを形成するpn接合のｎ形領域を
コレクタと電気的に接続し、ｐ形領域をエミツタ
と電気的にに接続することを意味する。トランジ
スタがpnp形の場合は、ダイオードのｐ形領域を
コレクタと接続し、ｎ形領域をエミツタと接続す
る。第２図は、トランジスタをダーリントン接続
した例を示す。第３図に示すものは、第２図にバ
イアス抵抗R1とR2を加えたもので、第２図に示
す回路と比較して電流増幅率は小さいが、熱的安
定性が良くなる。 一方、トランジスタのスイツチング動作の高速
性は、一般に要求されていることであるが、上述
の逆導通トランジスタでは、トランジスタ部の高
速性と同時にダイオード部の高速逆回復性も要求
される。このフリーホイルダイオードの回復速度
が遅い場合には、スイツチング時の電力損失が大
きくなり、さらに同じ系に接続されている他のト
ランジスタを破壊する恐れが生じる。したがつ
て、フリーホイルダイオードは高速動作可能なダ
イオードとし、同時にその配線インダクタンスを
小さくするため同一ケース内に内蔵させることが
好ましい。さらに製造コストの低減と信頼性を考
えればトランジスタと同一ペレツト内に形成する
ことが好ましい。ところが、トランジスタとフリ
ーホイルダイオードをモノリシツク構成する場合
は、トランジスタの特性を劣化させないために、
ライフタイム制御のための金拡散を行なわない
か、あるいは金拡散をしても程度を軽くする必要
があり、フリーホイルダイオードを高速化するこ
とは困難であつた。 次に、フリーホイルダイオードを内蔵した従来
の逆導通トランジスタを第４図を参照して説明す
る。図中１は高不純物濃度で低抵抗率のｎ形層
で、トランジスタのコレクタならびにフリーホイ
ルダイオードのｎ形領域として動作する。２は低
不純物濃度で高抵抗率のｎ形層、３はトランジス
タのベースとなるｐ形拡散層、３′はベース３と
同一工程で拡散されフリーホイルダイオードのｐ
形領域として動作するｐ形層、４はｎ形エミツタ
拡散層、５は絶縁用シリコン酸化膜、６はベース
電極、７はダイオードのｐ形領域３′にも接続さ
れたエミツタ電極、８はコレクタ電極である。な
お、ベース・エミツタ間に抵抗が等価的に並列接
続されることを許容するならば、ベース層３とｐ
形領域３′とを接触させて形成してもよい。 このように構成された逆導通トランジスタで
は、電極７を電極８より正電位にとりフリーホイ
ルダイオードを導通させれば、ｎ形領域１より電
子が注入されてｐ形領域３′に向かい、pn接合の
障壁を越えて電極７に到達する。このとき電子が
越えるべき電位障壁はｐ形拡散層３′の不純物濃
度に依存しその値が小さいほど小さいが、このｐ
形拡散層３′は電極との間に良好な電気的接触を
とるため表面濃度を少くとも１×1018cm-3以上、
好ましくは５×1018cm-3以上の高濃度とする必要
があるために、電子に対する電位障壁がかなり大
きくなる。その結果、ｎ形領域１から注入された
電子がｐ形拡散層３′の直下の高抵抗率ｎ形層２
中に蓄積されて、ダイオードの逆回復速度を低下
させる原因となつていた。 本発明は、かかる点に鑑みてなされたもので、
トランジスタと高速ダイオードとをモノリシツク
に構成して、トランジスタの所定の特性維持する
ことにより並列ダイオードの逆回復時間を短縮せ
しめた逆導通トランジスタを提供するものであ
る。 以下、本発明の実施例を図面を参照して説明す
る。 第５図は、本発明の一実施例の断面図である。
図中１１は、高不純物濃度で低抵抗率のｎ導電型
の半導体基体であり、トランジスタのコレクタな
らびにフリーホイルダイオードのｎ導電型領域と
して動作するものである。半導体基体１１上には
低不純物濃度で高抵抗率のｎ導電型の半導体基板
１２が形成されている。半導体基板１２の所定領
域にはｐ導電型の第１不純物領域１３と第２不純
物領域１３′が形成されている。第１不純物領域
１３はトランジスタのベースとなるものであり、
第２不純物領域１３′はフリーホイルダイオード
のｎ導電型領域として動作するものである。第１
不純物領域１３内にはｎ導電型のエミツタ領域１
４が形成されている。このエミツタ領域１４とベ
ースとなる第１不純物領域１３間に抵抗が等価的
に並列接続されることを許容するならば、第１不
純物領域１３と第２不純物領域１３′とを接触さ
せて形成しても良い。 第２不純物領域１３′内には、その表面からｎ
導電型の電子吸収領域１４′が所定間隔で延在し
ている。電子吸収領域１４′の拡散深さは、第２
不純物領域１３′を突き抜けない程度であれば良
い。また、電子吸収領域１４′の形成は、エミツ
タ領域１４の形成工程で同時に行うのが好まし
い。電子吸収領域１４′の拡散幅Ｗは、高抵抗率
の半導体基板１２におけるキヤリア拡散距離の２
倍より小さく設定する。拡散幅Ｗがキヤリア拡散
距離の２倍を越えると、電子吸収領域１４′の周
辺から拡散距離以上にある部分では電子の吸収領
域として有効に動作しなくなる。また、電子吸収
領域１４′の配置形状は、例えば第６図Ａに示す
如く、くし形状とするもの、同図Ｂに示す如く矩
形島状とするもの、或は同図Ｃに示す如く円形島
状とするもの等何れものでも良い。要は拡散幅Ｗ
或は拡散直径Ｗをキヤリア拡散距離の２倍より小
とするものであれば良い。 また、半導体基板１２、第１不純物領域１３、
第２不純物領域１３′及びエミツタ領域１４の露
出表面には二酸化ケイ素からなる絶縁層１５が形
成されている。この絶縁層１５に穿設されたコン
タクトホールを介して第１不純物領域１３（ベー
ス）に接合するベース電極６、エミツタ領域１４
と第２不純物領域１３′と電子吸収領域１４′に接
合するエミツタ電極７が形成されている。半導体
基体１１の表面にはコレクタ電極１８が形成され
ている。 このように構成された逆導通トランジスタ２０
によれば、第２不純物領域１３′内に形成された
電子吸収領域１４′が第２不純物領域１３′に注入
された電子を吸収し、電子の流れを円滑にする働
きをする。すなわち、エミツタ電極１７をコレク
タ電極１８より正電位としてフリーホイルダイオ
ードを導通状態となしたとき、半導体基体１１に
より電子が注入される。つまり、pn接合の障壁
を越えて第２不純物領域１３′に侵入した電子は
第２不純物領域１３′の表面に達する必要はなく
電子吸収領域１４′に達すれば良いことになる。
第２不純物領域１３′の不純物濃度は表面からの
深さが大きくなるに従い低下するため、表面濃度
を電極と良好な電気的接触をとるため５×1018cm
-3以上に設定しても、電子吸収領域１４′の直下
はたとえば５×1017cm-3以下の低不純物濃度とす
ることが可能であつて、半導体基体１１から注入
された電子が越えるべき障壁を第４図に示す従来
の逆導通トランジスタの場合より0.1V以上低下
させることができる。 その結果、フリーホイルダイオードの導通時に
第２不純物領域１３′の直下の高抵抗率の半導体
基板１２内に蓄積される電子量が小さくなり、逆
回復速度を向上することができる。 次に、本発明の効果を確認するため行つた実験
例について第５図を参照して説明する。 抵抗率50Ωcm厚さ300μｍのｎ導電型シリコン
ウエハの両面に燐（Ｐ）拡散を行つて表面濃度１
×1020cm-3、深さ100μｍの高濃度ｎ形層を形成
してその中央部に高抵抗率層を残す。次に、その
片面の高濃度ｎ形層をエツチングで取去し、さら
に高抵抗率層の一部をエツチングして高抵抗率層
を70μｍの厚さに設定して半導体基板１１上に半
導体基板１２を形成したものを得る。次いで、半
導体基板１２の所定領域に硼素（Ｂ）を選択的に
拡散せしめて表面濃度５×1018cm-3、拡散深さ20
μｍの第１不純物領域１３（ベース）、及び第２
不純物領域１３′を同時に形成する。次いで、燐
（Ｐ）を拡散して表面濃度が２×1020cm-3、拡散
深さ10μｍのエミツタ領域１４を第１不純物領域
１３内に、同じ表面濃度及び拡散深さの電子吸収
領域１４′を第２不純物領域１３′内に同時に形成
する。然る後、半導体基板１２、第１不純物領域
１３、第２不純物領域１３′、エミツタ領域１４
及び電子吸収領域１４′の露出表面に絶縁層１５
を形成してこの絶縁層１５に開孔したコンタクト
ホールを介してベース電極１６、エミツタ電極１
７を形成するとともに、半導体基体１１の表面に
コレクタ電極１８を形成して逆導通トランジスタ
２０を得た。 このように構成した逆導通トランジスタ２０の
ベース・コレクタ耐圧は450V、ベース・エミツ
タ耐圧は350V、電流増幅率は20〜120であつた。
また、フリーホイルダイオードの逆回復時間の測
定値の一例は0.4μsecとなり、高速動作を達成す
ることができた。 実験例と比較するために第２不純物領域１３′
に相当するｐ形層３′内に電子吸収領域１４′を形
成しないようにして、他は実験例と全く同様にし
て第４図に示す如き逆導通トランジスタを作製し
た。この比較例の逆導通トランジスタの逆回復時
間を実験例のものと同一条件で測定したところ約
５μsecであり、実験例のものに比べて遥かに遅
いことが確認された。 以上説明した如く、本発明に係る逆導通トラン
ジスタによれば、半導体基板内に設けられた第２
不純物領域にエミツタ領域に電気的に接続されて
電子を吸収する電子吸収領域を設けたので、並列
ダイオードの逆回復時間を著しく短縮させること
ができる等顕著な効果を有するものである。
れたダイオードを有する逆導通トランジスタに関
する。 従来、サイリスタが使用されている分野では、
機械産業の電子化が促進されるに伴つて高速動作
を必要とすることが多くなり、サイリスタの代替
として使用できる大電力トランジスタが要求され
ている。具体的には、プリンタや各種端末機のモ
ータ制御と印字ドライブ用、空調等のフアンやコ
ンプレツサの駆動用として或は数値制御工作機
械、電磁弁、電気自動車等の広範囲にわたつて適
用されている。 而して、前述の適用分野でトランジスタの負荷
は誘導性となることが多い。この場合、スイツチ
ングのオフ時には、誘導性負荷に蓄積されたエネ
ルギーが高電圧大電流となつて放出されるため、
第１図乃至第３図に示す如く、トランジスタのエ
ミツタ・コレクタ間にフリーホイルダイオードを
逆並列接続して逆導通経路を構成する必要があ
る。第１図はエミツタ・コレクタ間にフリーホイ
ルダイオードを逆並列接続したトランジスタを示
すもので、図中Ｄが上記ダイオードである。ここ
で逆並列接続とは、トランジスタがnpn形の場合
は、ダイオードを形成するpn接合のｎ形領域を
コレクタと電気的に接続し、ｐ形領域をエミツタ
と電気的にに接続することを意味する。トランジ
スタがpnp形の場合は、ダイオードのｐ形領域を
コレクタと接続し、ｎ形領域をエミツタと接続す
る。第２図は、トランジスタをダーリントン接続
した例を示す。第３図に示すものは、第２図にバ
イアス抵抗R1とR2を加えたもので、第２図に示
す回路と比較して電流増幅率は小さいが、熱的安
定性が良くなる。 一方、トランジスタのスイツチング動作の高速
性は、一般に要求されていることであるが、上述
の逆導通トランジスタでは、トランジスタ部の高
速性と同時にダイオード部の高速逆回復性も要求
される。このフリーホイルダイオードの回復速度
が遅い場合には、スイツチング時の電力損失が大
きくなり、さらに同じ系に接続されている他のト
ランジスタを破壊する恐れが生じる。したがつ
て、フリーホイルダイオードは高速動作可能なダ
イオードとし、同時にその配線インダクタンスを
小さくするため同一ケース内に内蔵させることが
好ましい。さらに製造コストの低減と信頼性を考
えればトランジスタと同一ペレツト内に形成する
ことが好ましい。ところが、トランジスタとフリ
ーホイルダイオードをモノリシツク構成する場合
は、トランジスタの特性を劣化させないために、
ライフタイム制御のための金拡散を行なわない
か、あるいは金拡散をしても程度を軽くする必要
があり、フリーホイルダイオードを高速化するこ
とは困難であつた。 次に、フリーホイルダイオードを内蔵した従来
の逆導通トランジスタを第４図を参照して説明す
る。図中１は高不純物濃度で低抵抗率のｎ形層
で、トランジスタのコレクタならびにフリーホイ
ルダイオードのｎ形領域として動作する。２は低
不純物濃度で高抵抗率のｎ形層、３はトランジス
タのベースとなるｐ形拡散層、３′はベース３と
同一工程で拡散されフリーホイルダイオードのｐ
形領域として動作するｐ形層、４はｎ形エミツタ
拡散層、５は絶縁用シリコン酸化膜、６はベース
電極、７はダイオードのｐ形領域３′にも接続さ
れたエミツタ電極、８はコレクタ電極である。な
お、ベース・エミツタ間に抵抗が等価的に並列接
続されることを許容するならば、ベース層３とｐ
形領域３′とを接触させて形成してもよい。 このように構成された逆導通トランジスタで
は、電極７を電極８より正電位にとりフリーホイ
ルダイオードを導通させれば、ｎ形領域１より電
子が注入されてｐ形領域３′に向かい、pn接合の
障壁を越えて電極７に到達する。このとき電子が
越えるべき電位障壁はｐ形拡散層３′の不純物濃
度に依存しその値が小さいほど小さいが、このｐ
形拡散層３′は電極との間に良好な電気的接触を
とるため表面濃度を少くとも１×1018cm-3以上、
好ましくは５×1018cm-3以上の高濃度とする必要
があるために、電子に対する電位障壁がかなり大
きくなる。その結果、ｎ形領域１から注入された
電子がｐ形拡散層３′の直下の高抵抗率ｎ形層２
中に蓄積されて、ダイオードの逆回復速度を低下
させる原因となつていた。 本発明は、かかる点に鑑みてなされたもので、
トランジスタと高速ダイオードとをモノリシツク
に構成して、トランジスタの所定の特性維持する
ことにより並列ダイオードの逆回復時間を短縮せ
しめた逆導通トランジスタを提供するものであ
る。 以下、本発明の実施例を図面を参照して説明す
る。 第５図は、本発明の一実施例の断面図である。
図中１１は、高不純物濃度で低抵抗率のｎ導電型
の半導体基体であり、トランジスタのコレクタな
らびにフリーホイルダイオードのｎ導電型領域と
して動作するものである。半導体基体１１上には
低不純物濃度で高抵抗率のｎ導電型の半導体基板
１２が形成されている。半導体基板１２の所定領
域にはｐ導電型の第１不純物領域１３と第２不純
物領域１３′が形成されている。第１不純物領域
１３はトランジスタのベースとなるものであり、
第２不純物領域１３′はフリーホイルダイオード
のｎ導電型領域として動作するものである。第１
不純物領域１３内にはｎ導電型のエミツタ領域１
４が形成されている。このエミツタ領域１４とベ
ースとなる第１不純物領域１３間に抵抗が等価的
に並列接続されることを許容するならば、第１不
純物領域１３と第２不純物領域１３′とを接触さ
せて形成しても良い。 第２不純物領域１３′内には、その表面からｎ
導電型の電子吸収領域１４′が所定間隔で延在し
ている。電子吸収領域１４′の拡散深さは、第２
不純物領域１３′を突き抜けない程度であれば良
い。また、電子吸収領域１４′の形成は、エミツ
タ領域１４の形成工程で同時に行うのが好まし
い。電子吸収領域１４′の拡散幅Ｗは、高抵抗率
の半導体基板１２におけるキヤリア拡散距離の２
倍より小さく設定する。拡散幅Ｗがキヤリア拡散
距離の２倍を越えると、電子吸収領域１４′の周
辺から拡散距離以上にある部分では電子の吸収領
域として有効に動作しなくなる。また、電子吸収
領域１４′の配置形状は、例えば第６図Ａに示す
如く、くし形状とするもの、同図Ｂに示す如く矩
形島状とするもの、或は同図Ｃに示す如く円形島
状とするもの等何れものでも良い。要は拡散幅Ｗ
或は拡散直径Ｗをキヤリア拡散距離の２倍より小
とするものであれば良い。 また、半導体基板１２、第１不純物領域１３、
第２不純物領域１３′及びエミツタ領域１４の露
出表面には二酸化ケイ素からなる絶縁層１５が形
成されている。この絶縁層１５に穿設されたコン
タクトホールを介して第１不純物領域１３（ベー
ス）に接合するベース電極６、エミツタ領域１４
と第２不純物領域１３′と電子吸収領域１４′に接
合するエミツタ電極７が形成されている。半導体
基体１１の表面にはコレクタ電極１８が形成され
ている。 このように構成された逆導通トランジスタ２０
によれば、第２不純物領域１３′内に形成された
電子吸収領域１４′が第２不純物領域１３′に注入
された電子を吸収し、電子の流れを円滑にする働
きをする。すなわち、エミツタ電極１７をコレク
タ電極１８より正電位としてフリーホイルダイオ
ードを導通状態となしたとき、半導体基体１１に
より電子が注入される。つまり、pn接合の障壁
を越えて第２不純物領域１３′に侵入した電子は
第２不純物領域１３′の表面に達する必要はなく
電子吸収領域１４′に達すれば良いことになる。
第２不純物領域１３′の不純物濃度は表面からの
深さが大きくなるに従い低下するため、表面濃度
を電極と良好な電気的接触をとるため５×1018cm
-3以上に設定しても、電子吸収領域１４′の直下
はたとえば５×1017cm-3以下の低不純物濃度とす
ることが可能であつて、半導体基体１１から注入
された電子が越えるべき障壁を第４図に示す従来
の逆導通トランジスタの場合より0.1V以上低下
させることができる。 その結果、フリーホイルダイオードの導通時に
第２不純物領域１３′の直下の高抵抗率の半導体
基板１２内に蓄積される電子量が小さくなり、逆
回復速度を向上することができる。 次に、本発明の効果を確認するため行つた実験
例について第５図を参照して説明する。 抵抗率50Ωcm厚さ300μｍのｎ導電型シリコン
ウエハの両面に燐（Ｐ）拡散を行つて表面濃度１
×1020cm-3、深さ100μｍの高濃度ｎ形層を形成
してその中央部に高抵抗率層を残す。次に、その
片面の高濃度ｎ形層をエツチングで取去し、さら
に高抵抗率層の一部をエツチングして高抵抗率層
を70μｍの厚さに設定して半導体基板１１上に半
導体基板１２を形成したものを得る。次いで、半
導体基板１２の所定領域に硼素（Ｂ）を選択的に
拡散せしめて表面濃度５×1018cm-3、拡散深さ20
μｍの第１不純物領域１３（ベース）、及び第２
不純物領域１３′を同時に形成する。次いで、燐
（Ｐ）を拡散して表面濃度が２×1020cm-3、拡散
深さ10μｍのエミツタ領域１４を第１不純物領域
１３内に、同じ表面濃度及び拡散深さの電子吸収
領域１４′を第２不純物領域１３′内に同時に形成
する。然る後、半導体基板１２、第１不純物領域
１３、第２不純物領域１３′、エミツタ領域１４
及び電子吸収領域１４′の露出表面に絶縁層１５
を形成してこの絶縁層１５に開孔したコンタクト
ホールを介してベース電極１６、エミツタ電極１
７を形成するとともに、半導体基体１１の表面に
コレクタ電極１８を形成して逆導通トランジスタ
２０を得た。 このように構成した逆導通トランジスタ２０の
ベース・コレクタ耐圧は450V、ベース・エミツ
タ耐圧は350V、電流増幅率は20〜120であつた。
また、フリーホイルダイオードの逆回復時間の測
定値の一例は0.4μsecとなり、高速動作を達成す
ることができた。 実験例と比較するために第２不純物領域１３′
に相当するｐ形層３′内に電子吸収領域１４′を形
成しないようにして、他は実験例と全く同様にし
て第４図に示す如き逆導通トランジスタを作製し
た。この比較例の逆導通トランジスタの逆回復時
間を実験例のものと同一条件で測定したところ約
５μsecであり、実験例のものに比べて遥かに遅
いことが確認された。 以上説明した如く、本発明に係る逆導通トラン
ジスタによれば、半導体基板内に設けられた第２
不純物領域にエミツタ領域に電気的に接続されて
電子を吸収する電子吸収領域を設けたので、並列
ダイオードの逆回復時間を著しく短縮させること
ができる等顕著な効果を有するものである。
第１図乃至第３図は、トランジスタのエミツ
タ・コレクタ間にフリーホイルダイオードを逆並
列接続したものを示す回路図、第４図は、従来の
逆導通トランジスタの断面図、第５図は、本発明
の一実施例の断面図、第６図Ａ乃至同図Ｃは、同
実施例の逆導通トランジスタにおける電子吸収領
域の配列形状を示す平面図である。 １１……半導体基体、１２……半導体基板、１
３……第１不純物領域、１３′……第２不純物領
域、１４……エミツタ領域、１４′……電子吸収
領域、２０……逆導通トランジスタ。
タ・コレクタ間にフリーホイルダイオードを逆並
列接続したものを示す回路図、第４図は、従来の
逆導通トランジスタの断面図、第５図は、本発明
の一実施例の断面図、第６図Ａ乃至同図Ｃは、同
実施例の逆導通トランジスタにおける電子吸収領
域の配列形状を示す平面図である。 １１……半導体基体、１２……半導体基板、１
３……第１不純物領域、１３′……第２不純物領
域、１４……エミツタ領域、１４′……電子吸収
領域、２０……逆導通トランジスタ。
Claims (1)
- １ １導電型の半導体基板の所定領域に形成され
た該基板と逆導電型の第１不純物領域と第２不純
物領域と、前記第１不純物領域内に形成されたエ
ミツタ領域と、該エミツタ領域と前記第２不純物
領域とを電気的に接続する電極とを具備する逆導
通トランジスタにおいて、第２不純物領域内にエ
ミツタ領域とは分離してかつ該エミツタ領域と同
一導電型の電子吸収領域を形成し、該電子吸収領
域を前記第２不純物領域及び前記エミツタ領域と
電気的に接続せしめたことを特徴とする逆導通ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7632680A JPS572566A (en) | 1980-06-06 | 1980-06-06 | Reverse conductive transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7632680A JPS572566A (en) | 1980-06-06 | 1980-06-06 | Reverse conductive transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS572566A JPS572566A (en) | 1982-01-07 |
| JPS629230B2 true JPS629230B2 (ja) | 1987-02-27 |
Family
ID=13602229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7632680A Granted JPS572566A (en) | 1980-06-06 | 1980-06-06 | Reverse conductive transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS572566A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034312A (ja) * | 2008-07-29 | 2010-02-12 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5321669B2 (ja) | 2010-11-25 | 2013-10-23 | 株式会社デンソー | 半導体装置 |
-
1980
- 1980-06-06 JP JP7632680A patent/JPS572566A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034312A (ja) * | 2008-07-29 | 2010-02-12 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS572566A (en) | 1982-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| US3210620A (en) | Semiconductor device providing diode functions | |
| EP0493854B1 (en) | Integrated structure of a bipolar power transistor and a low voltage bipolar transistor in the emitter switching or semibridge configurations and associated manufacturing processes | |
| JP2635044B2 (ja) | 半導体デバイス | |
| JP2743057B2 (ja) | 半導体装置 | |
| JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
| US4390890A (en) | Saturation-limited bipolar transistor device | |
| EP0064613A2 (en) | Semiconductor device having a plurality of element units operable in parallel | |
| US4021687A (en) | Transistor circuit for deep saturation prevention | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| JPH06104459A (ja) | 半導体装置 | |
| JPS629230B2 (ja) | ||
| EP0643424A1 (en) | Reverse conducting gate turn off thyristor | |
| JPH0249025B2 (ja) | ||
| US3877059A (en) | Single diffused monolithic darlington circuit and method of manufacture thereof | |
| EP0075678B1 (en) | Semiconductor device having a schottky diode | |
| JP3883681B2 (ja) | 半導体集積回路 | |
| US4249192A (en) | Monolithic integrated semiconductor diode arrangement | |
| JPH0475371A (ja) | 半導体集積回路 | |
| JPS6211787B2 (ja) | ||
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPS6060753A (ja) | 半導体装置 | |
| JP3206149B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPS6212153A (ja) | バイポ−ラｒａｍセル及びその製造方法 | |
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits |