JPS6290047A - デジタル信号の同期化方式 - Google Patents

デジタル信号の同期化方式

Info

Publication number
JPS6290047A
JPS6290047A JP60228675A JP22867585A JPS6290047A JP S6290047 A JPS6290047 A JP S6290047A JP 60228675 A JP60228675 A JP 60228675A JP 22867585 A JP22867585 A JP 22867585A JP S6290047 A JPS6290047 A JP S6290047A
Authority
JP
Japan
Prior art keywords
signal
pulse
pulse train
read
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60228675A
Other languages
English (en)
Other versions
JPH0697759B2 (ja
Inventor
Yoshitaka Takasaki
高崎　喜孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60228675A priority Critical patent/JPH0697759B2/ja
Priority to DE8686113710T priority patent/DE3687439T2/de
Priority to EP86113710A priority patent/EP0219016B1/en
Priority to CA000520659A priority patent/CA1255004A/en
Priority to US06/919,458 priority patent/US4796281A/en
Publication of JPS6290047A publication Critical patent/JPS6290047A/ja
Publication of JPH0697759B2 publication Critical patent/JPH0697759B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/073—Bit stuffing, e.g. PDH
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
    • H04N21/2343—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements
    • H04N21/234309—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4 or from Quicktime to Realvideo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440218—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、任意のビットレートのディジタル信号を、所
定のビットレートに同期化する方式に関する。
〔発明の背景〕
従来の同期化方式としては、信号をＩＩ　Ｉ　ＩＩ。
Ｉｔ　Ｑ　ＩＩ　、　　ｌ″Ｅｍｐｔｙ”に対応する符
号に変換することが提案されていた（特開昭５５−１１
．０４４８号公報）が、効率を５０〜６０％以上に向上
することは困難であった。
またいわゆるスタック同期方式を用いれば１００％に近
い効率を得ることが出来るが、所定のビットレートにき
わめて近いビットレートの信号しか同期化することが出
来なかった。
〔発明の目的〕
本発明の目的は、任意のピットレー１〜のディジタル信
号を効率よく同期化できる方式を提供することにある。
〔発明の概要〕
上記の目的を達成するために、本発明では信号を同期部
と非同期部にわけ、非同期部のみ、ＩＩ　Ｉ　ＩＩ。
ＬＩ　Ｏｊ＋　、　　１１　Ｅ　ｍｐ　ｔｙ　ＩＩに対
応する符号に符号化した後、同期部と合成して送信し、
受信部では逆に操作により原信号を得るものである。
〔発明の実施例〕
以下本発明を実施例により説明する。
第１図は本発明の詳細な説明するためのタイムチャート
である。原信号パルス列ａは矢印に示した対応でパルス
よりｂに同期化される。パルス列すのＸ、ｙで示した部
分が非同期部であり、他は同期部である。Ｘ印の部分に
は信号パルスが挿入される場合とされない場合がある。
詳細は後述するが、パルス挿入を行うか否かは、次のよ
うにして定められる。原信号パルス列ａのビットレート
は、同期化パルス列すのビットレート（正確にはｙ印の
パルスを除いたビットレート）よりも低いので、パルス
列ａのパルスをパルス列すへそのまま移しかえて行くと
、ついいはパルスの不足を生ずる。すなわちうつしかえ
が可能なためには図印 中央ＯＡで示したように、パルス列ａのパルスがパルス
列すに先行している必要がある。この先行の度合は時間
の経過と共に減少して来るが、実用システムでは余裕を
見て、一定時間以上パルス列ａのパルスとパルス列すの
パルスよりも先行させておく必要がある。したがって先
行の度合が所定の値より小さくなった場合にはＸ印の部
分への移鉛 しかえを１回省略する（第１図矢ｉＡの部分）。
これにより先行の度合を増大することができ、余福 狗をもったうつしかえの動作を続行することが可能とな
る。
なお、Ｘ印の部分へのうつしかえを省略した場合には後
続のｙ印の部分にスペース（パルスなし）を挿入し、う
つしかえを行なった場合にはマーク（パルスあり）を挿
入して区別する。
第１図の符号化を行うための実施例を、第２図および第
３図を用いて説明する。
第２図のバッファメモリ１の入力端子ａには。
第１図のパルス列ａである原信号Ｓ０が印加される。こ
れは第３図Ｃの書き込みパルスＣＷによってバッファメ
モリ１に書き込まれる。書き込まれた信号はバッファメ
モリ１の端子ｄに印加される読み出しパルスＣ□（第３
図ｄ）により読み出される。この読み出しパルスの作り
方については後述するが、ｙ印の時点では読み出しを行
なわず、Ｘ印の時点では、前述の先行の度合が小になっ
た場合には読み出しを省略する。
読み出された信号Ｓｔ（第３図ｇ）は、論理和ゲート２
において読み出し指示パルス（第３図ｆ）と合成されて
符号化されたパルス列Ｓ（第１図ｂ）を得る。
読み出し指示パルス（第３図ｆ）は次のようにして得ら
れる。すなわち第３図ｅのパルス列は、パルス列ｄのＸ
印の時点にうつしかえを行う場合はマーク（パルスあり
）、行なわない場合はスペース（パルスなし）で示しで
あるが、これを第２図の遅延線３でｙ印の位置まで遅延
させることにより第３図のパルス列ｆが得られる。これ
によりうつしかえのありなしを指示することが出来る。
なお第３図ｄおよびｅのパルスは、第２図のバッファメ
モリ１よりの”Ｅｍｐｔｙ”パルスＥを用いて作ること
が出来る。これを第４図および第５図を用いて説明する
。
第４図のパルス列（二を用いて第２図のバッファメモリ
１に原信号Ｓ。を書き込み、第４図のパルス列ｄを用い
て読み出すわけであるが、この場合光に説明した如く、
＠き込みパルスＣは、読み出しパルスｄにある程度余裕
をもって先行する必要がある。
を判定するねりであるが、これについてさらに具体的に
説明する。
第４図のパルス列ｄにはＸ印が３個するが、左側のＸ印
の時点にまず着目すること、このパルスに先行する、パ
ルス列ＣのパルスはＺ印を付したパルス２個であること
がわかる。これはＸ印の時点で４８号を読み化す寸前の
時点においては、第２図のバッファメモリ１には、信号
が２個分記憶されていることを示している。
一方、第２番のＸ印、すなわち中央のＸ印に着目すると
、Ｚ印は１個しかなく、メモリには１個しか記憶されて
いないことがわかる。したがってこれを読み出してしま
うとメモリは空になり、読み出しの余裕度がなくなって
しまうことになる。
このような場合にはＸ印の時点での読み出しは行なわな
い。
これにより余裕度が増加し、第３すなわち右側のＸ印の
時点においては、２個分のパルスがメモリに記憶されて
いることがわかる。
第４図のパルス列ｄにおいて、すべてのパルスの時点に
おいてバッファメモリの記憶内容が１個以下になった場
合を示したものが、同図Ｑの信号である。マークの区内
がこれを示しており、これは第２図のバッファメモリ１
の端子Ｑに１／　Ｅｍｐｔ　ｙｎ信号Ｅとして出力され
る。
この”Ｅｍｐｔｙ”信号Ｅによって第４図ｍのパルス列
をインヒビットすると同図ｎのパルス列を得ることが出
来る。これは第２図の端子ｅに印加されるパルス列Ｃ２
として用いることが出来る。
さらに上記パルス列ｎを第４図０のパルス列と合成する
と同図ｄの読み出しをパルス列を得ることができる。こ
れらを実施するための一実施例を第５図に示した。
次に、上述のように符号化されたパルス列を、受信側で
元のパルス列に復号する方法について第６図を用いて説
明する。
第６図において、受信されたパルス列Ｓ（第７図ｂ’）
が、入力端子ｂ′に加えられる。このパルスのＸ印の部
分を論理積ゲート２１を用いてサンプルするために、パ
ルス列Ｃ１＃　（第７図ｍ“）が入力端子ｍ″′に加え
られる。その結果パルス列Ｃ２（第７図ｎ＃）が得られ
る。このパルス列と、パルス列００′（第７図０′）を
論理和ゲート２２を用いて合成すると、書き込み用パル
ス列Ｃｗ″′　（第７図ｄ“）が得られる。このパルス
列を用いて、受信信号遅延線２３により第６図ｂ″の如
く遅延させたものをバッファメモリ２４に書き込みこれ
を読み出しパルスｃｎ’ｃ第７図Ｃ“）を用いて読みだ
すと（第７図ｂ″′のＶ印のパルスは読み出されない）
、復元信号Ｓ。″（第７図ａ″′）が得られる。
なお読み出しパルスＣＲ′は、書き込みパルスＣｗ＃を
周波数引込みループ２５を通し、パルス間隔を平均化す
ることにより得られる。
以上は、符号化されたパルス列の同期部分と非同期部分
の比が３＝１の割合である場合について説明したもので
あるが、この割合は場合に応じて変えることが出来る。
同期部分の割合を増加することにより、効率を上げるこ
とが出来、非同期部分の割合を増加する、或は同期部分
に不使用パルスを残す等により、任意のビットレートに
同期化することが出来る。
また非同期部分の符号化単位ピッ１〜数を２ビシトとし
て説明したが、これを増加することにより、符号誤りの
影響を受けにくくすることも出来る。
〔発明の効果〕
以上説明した如く本発明によれば、連続的ディジタル信
号を、任意のビットレートに効率よく同期化出来るので
、フレキシビリティおよび伝達効率の向上に効果がある
。
【図面の簡単な説明】
第１図、第３図、第４図、および第７図は本発の実施例
を説明するためのタイムチャート、第２図は本発明の一
実施例の送信部、第５図は第２図の送信部の読み出しク
ロック発生部、第６図は本発明の受信部の一実施例であ
る。 １：バッファメモリ、２：論理和ゲー１〜．３：遅延線
、１１：インヒビットゲート、１２：論理和ゲート、２
３：遅延線、２４：バッファメモリ、２５二周波数引込
みループ 代理人　弁理士　小　川　勝　男　（・５、”ゝ（−− ４７図 第３図 第４図 Ｙ夕図

Claims (1)

  1. 【特許請求の範囲】 １、任意のビットレートの連続的ディジタル信号を、所
    定のビットレートの信号に同期化するデジタル信号の同
    期化方式において、信号を同期部分を非同期部分にわけ
    、非同期部分を符号化することにより同期化した後、同
    期部分と合成することにより所定のビットレートの信号
    に同期化することを特徴とするデジタル信号の同期化方
    式。 ２、特許請求の範囲第１項において、非同期部分の符号
    化を“１”、“０”、および“Ｅｍｐｔｙ”に対応する
    符号を用いて行うことを特徴とするデジタル信号の同期
    化方式。
JP60228675A 1985-10-16 1985-10-16 デジタル信号の同期化方式 Expired - Lifetime JPH0697759B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60228675A JPH0697759B2 (ja) 1985-10-16 1985-10-16 デジタル信号の同期化方式
DE8686113710T DE3687439T2 (de) 1985-10-16 1986-10-03 Digitales uebertragungssystem mit signalrateumsetzung.
EP86113710A EP0219016B1 (en) 1985-10-16 1986-10-03 Digital transmission system with signal rate conversion
CA000520659A CA1255004A (en) 1985-10-16 1986-10-16 Digital signal transmission system
US06/919,458 US4796281A (en) 1985-10-16 1986-10-16 Digital signal transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60228675A JPH0697759B2 (ja) 1985-10-16 1985-10-16 デジタル信号の同期化方式

Publications (2)

Publication Number Publication Date
JPS6290047A true JPS6290047A (ja) 1987-04-24
JPH0697759B2 JPH0697759B2 (ja) 1994-11-30

Family

ID=16880049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60228675A Expired - Lifetime JPH0697759B2 (ja) 1985-10-16 1985-10-16 デジタル信号の同期化方式

Country Status (5)

Country Link
US (1) US4796281A (ja)
EP (1) EP0219016B1 (ja)
JP (1) JPH0697759B2 (ja)
CA (1) CA1255004A (ja)
DE (1) DE3687439T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03133226A (ja) * 1989-10-19 1991-06-06 Nec Corp フレーム位相同期回路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2627338B1 (fr) * 1988-02-17 1994-05-13 Chezelles Gilles De Procede et appareil de transmission de donnees depuis un systeme emetteur jusqu'a un systeme recepteur
US9996490B2 (en) * 2013-09-19 2018-06-12 Nvidia Corporation Technique for scaling the bandwidth of a processing element to match the bandwidth of an interconnect
US9626320B2 (en) * 2013-09-19 2017-04-18 Nvidia Corporation Technique for scaling the bandwidth of a processing element to match the bandwidth of an interconnect

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025720A (en) * 1975-05-30 1977-05-24 Gte Automatic Electric Laboratories Incorporated Digital bit rate converter
JPS5923660B2 (ja) * 1979-02-19 1984-06-04 株式会社日立製作所 ディジタル信号伝送方式
US4484327A (en) * 1983-05-02 1984-11-20 The United States Of America As Represented By The Secretary Of The Army Pulse code modulation rate converter
JPH069346B2 (ja) * 1983-10-19 1994-02-02 富士通株式会社 同期伝送のための周波数変換方法
US4661966A (en) * 1985-09-17 1987-04-28 T-Bar Incorporated Method and apparatus for adjusting transmission rates in data channels for use in switching systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03133226A (ja) * 1989-10-19 1991-06-06 Nec Corp フレーム位相同期回路

Also Published As

Publication number Publication date
EP0219016B1 (en) 1993-01-07
DE3687439D1 (de) 1993-02-18
JPH0697759B2 (ja) 1994-11-30
EP0219016A2 (en) 1987-04-22
DE3687439T2 (de) 1993-05-06
EP0219016A3 (en) 1989-06-21
US4796281A (en) 1989-01-03
CA1255004A (en) 1989-05-30

Similar Documents

Publication Publication Date Title
JPS62269443A (ja) 並列伝送方式
GB1560343A (en) Data processor
KR910006875A (ko) 화상처리장치 및 그 화상 축소회로
JPS58173947A (ja) ２進信号の解読装置
CN100354798C (zh) 预处理公共格式中央处理输入或输出信号的方法及设备
JPS6290047A (ja) デジタル信号の同期化方式
JPH035100B2 (ja)
US4885746A (en) Frequency converter
GB1532754A (en) Transition coding method for synchronous binary information and encoder and decoder employing the method
ATE14058T1 (de) Digitales nachrichtenuebertragungssystem.
EP0066620B1 (en) Circuit for clock recovery
EP0306020B1 (en) Error correction coding and decoding circuit for digitally coded information
JPS61292434A (ja) バツフアメモリ
US4255813A (en) Dicode transmission system
JPH04354219A (ja) データ伝送方式
JPS58198937A (ja) デイジタルデ−タ伝送の同期補正方式
JP2576526B2 (ja) 入出力信号監視回路
JPS62120744A (ja) Ｐｃｍ伝送符号化方式
JPS6039959A (ja) デ−タブロツク伝送方式
JPH0149067B2 (ja)
JPH0123016B2 (ja)
JPS54160113A (en) Signal transmission system
JPS61274443A (ja) デイジタル信号符号化伝送方法
JPS6352809B2 (ja)
JPS5950645A (ja) 独立同期方式