JPS6289053U - - Google Patents
Info
- Publication number
- JPS6289053U JPS6289053U JP17900485U JP17900485U JPS6289053U JP S6289053 U JPS6289053 U JP S6289053U JP 17900485 U JP17900485 U JP 17900485U JP 17900485 U JP17900485 U JP 17900485U JP S6289053 U JPS6289053 U JP S6289053U
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- writing
- write
- modify
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Processing Or Creating Images (AREA)
Description
第１図は本考案の一実施例であるＣＲＴ表示装
置部を含むワードプロセツサのブロツク図、第２
図はワードプロセツサの概要図、第３図はワード
プロセツサ装置のブロツク図、第４図、第５図は
それぞれワードプロセツサ全体の処理と入力装置
の流れを説明するフローチヤート、第６図、第９
図、第１０図は本考案のハードウエアの一実施例
を示す図、第７図は本考案によるデータの流れを
説明する図、第８図は本考案を実現するタイミン
グチヤートの一例を示す図、第１１図は本考案の
有する演算機能の一実施例を示す図、第１２図は
本考案の効果を示す図である。 １００…ＣＰＵ、３１０…ＣＲＴ表示装置、１
５５…ビツトロジツク回路、１０２…プログラム
メモリ、１１６…グラフイツクメモリ、１１７…
システムメモリ、６０２…シフト回路、６０３…
演算回路、６０４…制御信号発生回路、６０５…
選択回路、２０３…ＣＲＴモニタ。
置部を含むワードプロセツサのブロツク図、第２
図はワードプロセツサの概要図、第３図はワード
プロセツサ装置のブロツク図、第４図、第５図は
それぞれワードプロセツサ全体の処理と入力装置
の流れを説明するフローチヤート、第６図、第９
図、第１０図は本考案のハードウエアの一実施例
を示す図、第７図は本考案によるデータの流れを
説明する図、第８図は本考案を実現するタイミン
グチヤートの一例を示す図、第１１図は本考案の
有する演算機能の一実施例を示す図、第１２図は
本考案の効果を示す図である。 １００…ＣＰＵ、３１０…ＣＲＴ表示装置、１
５５…ビツトロジツク回路、１０２…プログラム
メモリ、１１６…グラフイツクメモリ、１１７…
システムメモリ、６０２…シフト回路、６０３…
演算回路、６０４…制御信号発生回路、６０５…
選択回路、２０３…ＣＲＴモニタ。
Claims (1)
- データの転送を行う第一手段、データを記憶す
る第二手段を有し、第一手段の第二手段へのデー
タ書き込みサイクルの前半で第二手段のデータを
読み出し、データ書き込みサイクルの後半で第二
手段へデータを書き込むリードモデイフアイライ
ト制御手段を有する情報処理装置において、該第
一手段と、第二手段のデータ転送経路に、第一手
段からのデータをビツト単位でシフトするビツト
シフト手段、第二手段から読み出されたデータの
指定されたビツトだけを変換するビツト変換手段
、第二手段へ書き込みデータを指定されたビツト
位置に指定されたビツト幅で描画するための信号
を発生するマスク生成手段、該第一手段より第二
手段へのデータ書き込みの際、何等データに処理
を行わないデータスルー手段を設け、第一手段が
リードモデイフアイライトモードで第二手段にデ
ータを書き込む際に、モデイフアイデータのみを
ライト時に他のデータをマスクして書き込むか、
またはＣＰＵからのデータを処理を行わず書き込
めるような機能を有し、そのどちらも容易に選択
できるような構成としたことを特徴とする情報処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17900485U JPS6289053U (ja) | 1985-11-22 | 1985-11-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17900485U JPS6289053U (ja) | 1985-11-22 | 1985-11-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6289053U true JPS6289053U (ja) | 1987-06-06 |
Family
ID=31121667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17900485U Pending JPS6289053U (ja) | 1985-11-22 | 1985-11-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6289053U (ja) |
-
1985
- 1985-11-22 JP JP17900485U patent/JPS6289053U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6289053U (ja) | ||
| JP2581144B2 (ja) | バス制御装置 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JPS6423354A (en) | Duplex buffer memory control system | |
| JPH0471174U (ja) | ||
| JPS5810135U (ja) | 図形表示装置 | |
| KR960006881B1 (ko) | 좌표지정을 이용한 비디오 램 인터페이스 제어회로 | |
| JPS60163490U (ja) | グラフイツクデイスプレイ装置 | |
| JPS59231588A (ja) | デイスプレイ装置 | |
| JPS5818652B2 (ja) | ブラウン管表示制御装置 | |
| JPS5865700U (ja) | リフレツシユ回路 | |
| JPS5994364U (ja) | 模擬視界発生装置 | |
| JPH06208539A (ja) | 高速データ転送方式 | |
| JPS5816326A (ja) | デ−タチヤネル制御方式 | |
| JPS59126281U (ja) | デイスプレイ装置 | |
| JPH0652516B2 (ja) | バス・インターフェース装置 | |
| JPS639646U (ja) | ||
| JPS59130146U (ja) | メモリ装置 | |
| JPH01124023A (ja) | ビット・ブロック・トランスファーｌｓｉのビデイオ信号変換回路 | |
| JPH0272500U (ja) | ||
| JPS617175U (ja) | 画像表示装置 | |
| JPS60126843U (ja) | 映像表示装置 | |
| JPS62293288A (ja) | 文字パタ−ン転送方式 | |
| JPS6274290U (ja) | ||
| JPS58164028U (ja) | 入出力デ−タ・バツフア装置 |