JPS628663A - デ−タ復元回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はレーザプリンタやＬＥＤプリンタ等の電子写
真方式のプリンタ等において圧縮された画像データを復
元するデータ復元回路に関する。

［従来技術とその問題点］ 一般に、レーザプリンタを出力装置として使用する場合
、ワードプロセッサ等のホストコンピュータ装置から送
られるデータの転送形態として文字コード等のコード情
報で送る場合と、画像をドツトデータとして送る場合と
がある。コード情報によるものてはビットマツプ方式お
よびキャラクタマツプ方式があり、このうちでもビット
マツプ方式は、任意位置に任意文字を印字することがで
き、又、フルグラフィック等の機能を有するが、プリン
タの動作を途中で停止さＵ゛ろことかできないので、メ
モリとして最低！買方のデータを記憶する容量が必要と
なるので高価である。又、ドットデ−タによる転送方式
において、コンピュータ装置からの転送速度を制御して
、プリンタの印字ドツトデータの出力速度と完全に一致
させた場合には、コンピュータ装置からのデータをその
まま印字データとして出力することができるが、一般に
はコンピュータ装置側の処理速度がプリンタに比べて遅
く又、データ転送の同期がとれない等の理由から、コン
ピュータ装置のデータ転送速度とは無関係にプリンタ側
で印字できるようにする必要がある。しかし、この場合
においても、電子写真方式によるプリンタでは感光体の
感度や現像、転写等の特性により、一定のプロセス速度
があり、例えば感熱プリンタの様に紙送り速度を可変に
してコンピュータ装置とのデータ転送のタンミングに合
わせるといった手法を用いることはできないので、プリ
ンタ側にバッファメモリを設け、コンピュータ装置から
送られてくる１買方程度のドツトデータを記憶する必要
があり、やはり、大容量のメモリを必要とし、高価なも
のとなった。

そこで、コンピュータ装置から送られてくるデータを符
号化することによりデータを圧縮させた後、メモリに記
憶さＵ“ろようにすれば前記メモリ８虫を少なくするこ
とかできるが、この場合には、データの圧縮及び復元等
の処理が必要であり、このため回路が複雑化し、処理時
間が長くなり、プリンタのシステム速度に同期して画像
信号を出力することができなくなるといった欠点があっ
た。

［発明の目的］ この発明は上述した問題点をなくすためになされたもの
であり、圧縮データを高速に復元処理できるデータ復元
回路を提供することを目的とする。

［発明の構成］ この発明のデータ復元回路は、画像データのラン長を符
号化して記憶するメモリブロックと、このメモリブロッ
クに対してアドレスを発生するアドレスカウンタブロッ
クと、前記メモリブロックから所定のビット数で出力さ
れたデータを適宜シフトさせることにより、次に復元さ
れるラン長符号がデータの先頭となるようにして出力す
るシフターブロックと、前記シフターブロックから出力
されたラン長符号を復元し、そのラン長をバイナリ−で
出力する復元メモリブロックとにより構成される復元回
路であって、前記各ブロックの入力部にデータ保持回路
を設け、このデータ保持回路には全ブロック共通に一定
時間々隔を有する保持信号を入力せしめ、各ブロックは
この保持信号により、前段ブロックの出力信号を取り込
み、次の保持信号が出力されるまでに所定の処理を終了
させて後段のブロックへの信号を出力させるように構成
されたことを特徴とする。

［実施例］ 先づ、この発明に必要となるデータの圧縮及び復元につ
いて説明する。圧縮には理論的に最高の圧縮率が得られ
るハフマン符号をモディファイ化したモディファイドハ
フマン（ＭＨ）方式を用いていて、次表で示すように白
又は黒ドツトの続く長さくラン長）が白黒のドツト別に
符号化されている。

モディファイドハフマン符号表 ラン長　　　白ラン　　　　　黒ラン ｔ　　　ｏｏｏｔｔｔ　　　　　　ｏｔ。

３　　１０００　　　　　　　ｔ。

１２８　　１００１０　　　　　　　ｏｏｏｏｔｔｏｏ
ｔｏｏ。

＋７２８　　０１００１１０１１　　　００００００１
１００１０１ＥＯＬ　　　０００００００００００１　
　０００００００００００１この圧縮処理はＣＰＵ内の
圧縮変換用テーブルによりなされていて、ＣＰＵ２１は
外部から送られてくるラスターデータを取り込みながら
白ランから黒ランの変化点を検出し、変化点までのビッ
ト数に対応する白ラン長のＭＨ符号を圧縮変換テ−プル
から検索し、メモリ２２に書き込み、更に続いてデータ
を取り込み、今度は黒ランから白ランへの変化点を検出
し、この変化点までの黒ドツト数に対応する黒ラン長の
ＭＨ符号を同様にして検索してメモリ２２に書き込んで
いる。ラスターデータで送られてくる各ラインは必ず白
ランが始まる様に取り決められていて、黒ランから始ま
る場合には“０”長の白ランが挿入されている。

従って、人力されるラスターデータに対応して圧縮変換
されろよう、この圧縮変換用テーブル内にはＭＨ符号と
、このＭｌ符号の符号長とがそれぞれ格納されている。

ところで、変換されるコード長は、白ランか４ビツトな
いし９ビツト、黒ランが２ビツトないし１３ビツト、白
黒共通ランが１１ビツトないし１２ビツトとなっている
。従って、一つのラン長に対するデータは第４図で示す
ように、２つのアドレスに格納された１６ビツトからな
る２バイト構成としていて、第１のアドレスの上位４ビ
ツトにＭＨ符号のコード長がバイナリ−で格納され、つ
づく１２ビツトにＭ　■１符号が左詰めで格納されてい
る。ただし、１３ビツト長の黒ランの場合には」二位ｌ
ビットの０を省いて１２ヒツトとして格納されろ。この
構成により、変換頻度の高い４ビツト長までのコードは
１バイトのアクセスにより圧縮変換することができる。

このように符号化されたビット配列によるデータがメモ
リ２２のアドレスに１バイトである８ビット単位に書き
込まれる。

この場合、第５図に示すように、バイトの境界は無視し
、ビットをつめてリニアアドレスとして書き込む。尚：
　１走査におけるラインが全て白ドツトの場合、１ライ
ン分の白ラン長を圧縮コード化するのではなく、単にＥ
ＯＬ（エンドオブライン）コードのみを入れるようにし
、又、１走査のライン中の有効画像エリア内において途
中から白ドツトのみになった場合もＥＯＬコードを入れ
る。

又、上記デコーダにはデータ復元用として復元用テーブ
ルメモリ例えばＲＯＭが用いられていて、メモリに書き
込まれていたＭＨ符号によるデータの内容をＲＯＭのア
ドレスとして格納している。

このＭＨ符号によるデータは最長でＩ３ビットとなり、
又、格納されるときにデータの最上位ビットは白ランテ
ーブルと黒ランテーブルの切換用とする必要があり、格
納されるデータは１４ビツトになる。従って、上記復元
用テーブルＲＯＭにはアドレスラインとして１４本のち
のを用いている。

この復元用テーブルから出力すべきデータは、第６図で
示すように、ラン長２５６０まで表わすに必要なバイナ
リ−データの１２ビツト及び最長１３ビツトの符号長を
表わすに必要なバイナリ−データ４ビツトの計１６ビツ
トとなり、この２バイトの信号を出力できるように上記
復元用テーブルＲＯＭを２個用いている。

第１図はこの発明の１実施例を示している。以下、構成
及び作用について説明する。

外部インタフェースＩは、ラスターデータ出力方式のコ
ンピュータ装置と接続される部分であり、具体的にはセ
ントロニクス等のパラレルインタフェースやＲ８２３２
Ｃ１Ｒ８４２２等のシリアルインタフェースである。Ｃ
ＰＵ２は、マイクロプロセッサ、プログラムメモリ、シ
ステムラムメモリ及び上記インタフェースｌからのラス
ターデータをソフトウェアによりＭＨ符号に圧縮変換す
るテーブルメモリからなり、ＭＨ符号化されたデータは
既述したように定められた手順により画像バッファ３に
書き込まれる。画像バッファ３は、ＲＡＭからなるメモ
リで構成されていて、書き込み時には１６ビツトＡＯ〜
１５のアドレスバスと８ビツトＤＯ〜７のデータバスに
よりＣＰＵ　ｌと接続され、ＣＩ”０１からの１頁分の
データがメモリに書き込まれ、プリント時には画像バッ
ファ３は、ＣＰＵＩと切り離され、１７ビツトＭＡＯ〜
１６のアドレスバスによりアドレスカウンタ４と接続さ
れ、そして、１６ビツトのＢＦＯＵＴＯ−１５のデータ
バスによりシフター５と接続される。アドレスカウンタ
４は、アドレスバスを介して画像バッファ３内のメモリ
を読み出すだめのアドレスを発生ずる回路であり、発生
したアドレスは画像バッファ３のラッヂ回路３ａに保持
される。このアドレスカウンタ４のアクセスにより所定
のアドレスにあるデータは読み出され、データバスを介
して１６ビツト単位でシフター５に送出される。シフタ
ー５は、入力された１６ビツトのデータをこのソフタ−
５内のラッチ回路５ａに取り込み、後述するデコードテ
ーブル６から出力される信号Ｃ０ＤＥＯ〜３で示される
数だけシフトさせて信号Ｃ０ＤＥ１５〜０として出力す
る。

第２図はシフター５の回路図を示している。２個の１６
ビツトのラッチ回路１．２と、１６本の入力端子ＤＯ〜
Ｄ１５から１本のみを選択して出力する１６個のセレク
タ０〜１５からなっている。

ラッチ回路２の出力端子はラッチ回路ｌの入力端子に接
続され、ラッチ回路ｌ及び２の３２本の出力端子から連
続した１６本の出力端子を順次１本づつずらすようにし
て１６組取り出し、この取り出した各々の出力端子はセ
レクタ０〜１５の入力端子にそれぞれ接続される。各セ
レクタθ〜１５の選択端子Ａ、Ｂ、Ｃ，Ｄにはそれぞれ
前記シフト量を示す信号Ｃ０ＤＥＯ〜３がバイナリ−で
入力されていて、各出力端子ＹＯ−Ｙ１５から信号Ｃ０
ＤＥＯ〜１５として出力される。制御線７丁ＰＥＩがラ
ッチ回路１．２に接続されていて、後述するようにＰ　
Ｉ　Ｐ　Ｅ　１の１回目の立下がりにより、画像バッフ
ァ３からの第１のコードデータＢＦＯＵＴＯ−１５がラ
ッチ回路２に取り込まれ、信号５ＢＩ６〜ＳＢ３１とし
て出力される。このとき、ラッチ回路２の入力端子には
第２のコードデータが表われていて、２回目の立下がり
により、第２のコードデータがラッチ回路２に５Ｂ１６
〜ＳＢ３１として出力され、又、第１のコードデータが
ラッチ回路！の出力端子にＳＢＯ〜５Ｂ１５として出力
される。

このようにラッチ回路１．２の出力端子にはＳＢＯ〜Ｓ
Ｂ３１の３２ビツトからなる第１のコードデータと第２
のコードデータとが同時に出力される。選択端子Ａ、Ｂ
、Ｃ，Ｄにはシフト量を示す信号Ｃ０ＤＥＯ〜３が人力
されていて、例えばシフト竜として“３”が人力される
と、各セレクタ１５〜０の入力端子Ｄ３の入力信号ＳＢ
３．ＳＢ４゜・・・５Ｂ１７，５Ｂ１Ｂがそれぞれ出力
端子Ｙ１５〜ＹＯに出力される。従って、３２ビツトか
らなるＳＢＯ〜ＳＢ３１の先頭から３ビツトシフトさせ
た１６ビツトの信号Ｓ８３〜５Ｂ１８が出力される。

次表は選択端子Ａ、Ｂ、Ｃ，Ｄに入力される４ビツトの
バイナリ−数値に対して入力端子ＤＯ〜ＤＩ５を選択す
るためのデコード表である。

デコードテーブル６は、シフター５から出力されるＭＨ
符号による信号Ｃ０ＤＥ１５〜０を復元するための復元
回路であり、このデコードテーブル６内の復元用テーブ
ルＲＯＭにより、ラン長としてＩｔＵＮＯ〜ＩＩのバイ
ナリ−データで出力するとともに、この人力されたＭＨ
符号のコード長をＣ０ＤＥＯ〜３のバイナリ−データで
前記シフター５に送出している。従って、シフター５内
のデータは、デコードテーブル６で解読したＭＨ符号長
と等しいビット数だけシフトされた後、出力されるので
、デコードテーブル６に入力される信号Ｃ０ＤＥ１５〜
０の上位ビットのＣ０ＤＥ　１５に次に解読されるＭＩ
−１符号の先頭が位置するようになる。

ラン長カウンタ７は、デコードテーブル６から入力され
たバイナリ−のラン長データをシリアルの黒又は白の信
号ＢＬＫ／ＷＨＴとして出力するとともに、一連のシリ
アルデータを出力する毎にＢＬＫ／Ｗｌ−ＩＴの信号を
反転していて、デコードテーブル６からのデータはこの
ラン長カウンタ７のラッチ回路７ａにラッチされる。

ＥＯＬ検知回路８は、シフター５からＥＯＬ符号が出力
されたとき、これを検知して、その−行を全て白の信号
するための制御線ＥＯＬを制御する。

出力制御部９は、ラン長カウンタ７からのシリアルデー
タ、或いはＥＯＬ検知回路８からのＥＯＬ信号を所定の
８ビツトのパラレル信号ＬＤＤＡＴＡＯ〜７に変換した
後、プリンタのエンジンと接続されるエンジンインタフ
ェース１０に送出している。パイプ信号発生回路１２は
上述した各ブロックを制御するため信号を発生する回路
であり、ＣＰＵ２．ラン長カウンタ７、出力制御部９及
びエンジンインタフェース１０から制御線Ｉ　ＮＰＲＰ
Ｅ２を制御する。

次に上記構成によるブロック図の動作を第３図のタイム
チャートとともに説明する。

ＣＰＵ２からの制御線ＩＮＰＲＮＴが“Ｈ”、即ちノン
アクティブになったとき、画像バッファ３は、ＣＰＵ２
と接続され、ｃｒｔｒｔで圧縮されたＭＨ符号が次々に
画像バッファ３に書き込まれる。

このＣＰＵモードにおいては、パイプ信号発生回路＋２
．アドレスカウンタ４．シフター５．ラン長カウンタ７
及び出力制御部９は初期状態になっている。画像バッフ
ァ３に１頁分のデータか書き込まれろと、ＣＰＵ２は、
制御線を介してエンジンインタフェースＩＯに起動をか
け、更に、ＩＮＰ　ＲＮ　Ｔ　＝　Ｌ、即ちアクティブ
にすると、画像バッファ３は、ＣＰＵ２と切り離されて
アドレスカウンタ４及びシフター５と接続され、又、画
像バッファ３以降の各ブロックは動作状態になり、プリ
ントモードとなる。

次に外部エンジンからの１ラインの走査スタート同期信
号がエンジンインタフェースＩＯに入力されると、制御
線ＳＯ８はパルス状に立下がる。

これにより、出力制御部９からの制御線ＥＮＰ　［ＰＥ
２が“Ｌ”、即ち、アクティブになり、パイプ信号発生
回路１２からの制御線ＰＩＰＥＩ、ＰＩＰＥ２には一定
時間間隔で立下がるパルスが発生する。又、ラン長カウ
ンタ７からの制御線ＥＮＰＩＰＥＩは制御線ＰＩＰＥＩ
のみをイネーブルにさせるための制御線である。Ｐ　Ｉ
　ＰＥ　ｌは、アドレスカウンタ４．画ＩＲ）＜ソファ
３．シフター５゜デコードテーブル６及びラン長カウン
タ７に接続され、又、ＰＩＰＥ２はラン長カウンタ７及
び出力制御部９に接続されていて、各ブロックは、ＰＩ
ＰＥＩ、ＰＩＰＥ２に発生するパルスの間隔以内に各々
のブロックに割り当てられている処理を完了するように
している。

このプリントモードにおいてアドレスカウンタ４は、Ｐ
　Ｉ　ＰＥ　Ｉの立下がり毎に、カウントしたアドレス
をＭＡＯ〜Ｉ６の１７ビツトで順次画像バッファ３に送
出して、画像バッファ３のアドレスをアクセスして、メ
モリに書き込まれていたデータを読み取り、シフター５
にＢＦＯＵＴＯ〜１５の１６ビツトとして出力させる。

尚、シフター゛５からの制御線Ｃ０ＵＮＴＥＮが“Ｈ”
のときは、ＰＩＰＥＩが立下がってもアドレスカウンタ
４からはカウントしたアドレスが送出されないようにな
っている。

シフター５では既述したように入力されるデータを取り
込むとともに出力されるＣ０ＤＥ　１５〜０の１６ビツ
トの上位ビットに次に解読されるＭＨ符号の先頭が来る
ようにシフトさせて、デコードテーブル６に送出する。

デコードテーブル６でＭＨ符号はラン長がｒｔＵＮＬＯ
−１１の１２ビツトのバイナリ−データとして復元され
、ラン長カウンタ７に送出される。このラン長カウンタ
７からは白又は黒の長さを示すデータがシリアルに出力
され、又白又は黒のシリアルデータを出力する毎に、白
又は黒を示す信号ＢＬＫ／Ｗπ丁を反転している。前記
制御線ＳＯ８の立下がりでＢＬＫ／ＷＨＴはＩ］レベル
に設定されている。次にＰＩＰＥｌの立下がりにより入
力されたラン長の値がラン長カウンタ内にプリセットさ
れる。このプリセット値が０のときＢＬＫ／ＷＨ下は反
転し、又、１のときはＰＩＰＥ２の立下がりにＢＬＫ／
Ｗ　Ｈｉ”が反転する。このプリセット値が２以上のと
きは、ＥＮＰＩＰＥＩをノンアクティブにしてＰ　Ｉ　
ＰＥ　Ｉの立下がりを禁止してラン長カウンタ部までの
動作を停止させる。そして、ＰＩＰＥ２の立下がりごと
に前記プリセット値を減じ、このプリセット値が１にな
ったときにＢＬＫ／Ｗｌ−ＩＴが反転し、又、ＥＮＰ　
Ｉ　ＰＥ　ｌをアクティブに復帰させている。出力制御
部９は、°丁正了立下がり時に“８”にセットされるカ
ウンタを有し、ＰＩＰ「丁の立下がり毎にラン長カウン
タ７からのシリアルデータをこの出力制御部９内のラッ
チ回路９ａに取り込むとともに前記設定された数値がカ
ラ・　ントにより１づつ減じられる。このカウント値が
Ｏになると、カウント値を再び８に設定するとともに、
ＥＮＰＩＰＥ２はノンアクティブとなり、ＰＩＰＥＩと
Ｐ　ｒ　ＰＥ２の立下がりが禁止され、各ブロック３，
４，５，６，７．９における動作が停止する。このとき
上記ラッチ回路９ａには８ビツトのデータがラッチされ
ていて、エンジンインタフェースｌＯからの制御線ＬＤ
ＲＥＱがパルス状に立下がると、出力制御部９からデー
タがパラレルの８ビツトＬＤＤＡＴＡＯ〜７としてエン
ジンインタフェースＩＯを介してエンジンに送出され、
このとき、ＥＮＰ　Ｉ　ＰＥ２はアクティブに復帰する
。出力制御部９にＥＯＬ信号が入力されると無条件でＥ
ＮＰＩＩ’Ｅ２はノンアクティブとなり、この場合、次
のＳＯ８の立下がりでＥＮＰ　Ｉ　ＰＥ丁はアクティブ
に戻る。このＥＯＬ信号の発生後、ＬＤＲＥＱの立上が
りか９ＳＯ３の立下がりまでラン長カウンタ７からの信
号を無効にする。

以上説明したようにこの実施例では、信号の処理を各ブ
ロックで段階的に行なうのではなく、各ブロックを同一
のパイプ信号によるクロックパルスで制御することによ
り、各ブロックでそれぞれ割り当てられた信号処理を前
記クロックのパルス間隔内で並行して行なっている。即
ち、アドレスカウンタ４の発生するアドレスが、制御線
ＰＩＦ「丁によるパルスにより、ａ→ｂ→Ｃ→ｄ→ｅ→
ｆと変化していくとき、ｆのアドレスを発生した時点ｔ
１では画像バッファ３はｅのアドレスを取り込み、次の
パルスが発生する時点Ｌｔまでにｅのアドレスに対応す
るデータを出力として準備する。シフター５は時点Ｌ＋
でｄのアドレスにより発生した画像バッファ３の出力Ｂ
ＦＯＵＴＯ〜１５を取り込み、時点ｔ、までにｄのアド
レスに対応するＲｔＪＮＯ〜１１を出力として準備する
。ラン長カウンタ７は時点ｔ１でＣのアドレスによりデ
コードテーブル６から発生したＲＵＮＬＯ〜１１を取り
込み、又、出力制御部９はｂのアドレスによりラン長カ
ウンタ７で発生したＢＬＫ／Ｗ）（Ｔを取り込んでいる
。

このように各ブロックはそれぞれ異なる別のデータに対
する処理を同一のタイミング内で行なうので、上述のブ
ロック図において高速に信号を処理することができる。

又、シフター５はパラレルシフターとしたので１回のシ
フト動作により最大１６ビツトのデータがシフトでき圧
縮データの復元が高速になる。尚、上記実施例は画像形
成装置として電子写真方式を利用したプリンタについて
記載したが、本発明は一般に副走査方向の速度がか′え
られない画像形成装置、例えばＣＲＴ表示装置にも適用
できる。

［発明の効果］ この発明によるデータ復元回路は、各ブロックでそれぞ
れ割り当てられたデータを、各ブロックに共通の制御信
号により、所定時間内にそれぞれ並行してパイプ処理し
たので圧縮データを高速に復元することができる。

【図面の簡単な説明】

第１図はこの発明を適用したプリンタの１実施例を示す
ブロック図、第２図は第１図におけるシフターの配線図
、第３図は第１図のブロック図における動作を示すタイ
ムヂャート、第４図は圧縮変換テーブル内に格納されて
いる変換用データのビット配列図、第５図はメモリに書
き込まれるＭＩＩ符号の配列図、第６図は復元用テーブ
ルＲＯＭから出力されるバイナリ−による復元データの
配列図である。 ｌ・・・外にインタフェース、２・・・ＣＰＵ。 ３・・・画像バッファ、４・・・アドレスカウンタ、５
・・・シフター、６・・・デコードテーブル、７・・・
ラン長カウンタ、８−Ｅ　ＯＬ検出回路、９・・・出力
制御部、ＩＯ・・・エンジンインタフェース、１１・・
・ダイナミックラム制御部、 １２・・・パイプ信号発生回路。

Claims (1)

【特許請求の範囲】
1. （１）画像データのラン長を符号化して記憶するメモリ
   ブロックと、このメモリブロックに対してアドレスを発
   生するアドレスカウンタブロックと、前記メモリブロッ
   クから所定のビット数で出力されたデータを適宜シフト
   させることにより、次に復元されるラン長符号がデータ
   の先頭となるようにして出力するシフターブロックと、
   前記シフターブロックから出力されたラン長符号を復元
   し、そのラン長をバイナリーで出力する復元メモリブロ
   ックとにより構成される復元回路であって、前記各ブロ
   ックの入力部にデータ保持回路を設け、このデータ保持
   回路には全ブロック共通に一定時間々隔を有する保持信
   号を入力せしめ、各ブロックはこの保持信号により、前
   段ブロックの出力信号を取り込み、次の保持信号が出力
   されるまでに所定の処理を終了させて後段のブロックへ
   の信号を出力させるように構成されたことを特徴とする
   データ復元回路。