JPS627269A - 画像情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はレーザプリンタやＬＥＤプリンタ等の電子写
真方式のプリンタ等における画像情報処理装置に関する
。

［従来技術とその問題点］ 一般に、レーザプリンタを出力装置として使用する場合
、ワードプロセッサ等のホストコンピュータ装置から送
られるデータの転送形態として文字コ・−ド等のコード
情報で送る場合と、画像をドツトデータとして送る場合
とがある。コード情報によるものではビットマツプ方式
およびキャラクタマツプ方式があり、このうちでもビッ
トマツプ方式は、任意位置に任意文字を印字することが
でき、又、フルグラフィック等の機能を有するが、プリ
ンタの動作を途中で停止させるこ之ができないので、メ
モリとして最低１頁分のデータを記憶する容量が必要と
なるので高価である。又、ドツトデータによる転送方式
において、コンピュータ装置からの転送速度を制御して
、プリンタの印字ドツトデータの出力速度と完全に一致
させた場合には、コンピュータ装置からのデータをその
まま印字データとして出力することができるが、一般に
はコンピュータ装置側の処理速度がプリンタに比べて遅
く又、データ転送の同期がとれない等の理由から、コン
ピュータ装置のデータ転送速度とは無関係にプリンタ側
で印字できるようにする必要がある。しかし、この場合
においても、電子写真方式によるプリンタでは感光体の
感度や現像、転写等の特性により、一定のプロセス速度
があり、例えば感熱プリンタの様に紙送り速度を可変に
してコンピュータ装置とのデータ転送のタンミングに合
わせるといった手法を用いることはできないので、プリ
ンタ側にバッファメモリを設け、コンピュータ装置から
送られてくる１頁分程度のドツトデータを記憶する必要
があり、やはり、大容量のメモリを必要とし、高価なも
のとなった。

そこで、コンピュータ装置から送られてくるデータを符
号化することによりデータを圧縮させた後、メモリに記
憶させるようにすれば前記メモリ容量を少なくすること
ができるが、この場合には、データの圧縮及び復元等の
処理が必要であり、この処理は、ソフトウェアによる手
順によりなされるので処理時間が長くなり、今度はプリ
ンタのシステム速度に同期して画像信号を出力すること
ができなくなるといった欠点があった。

［発明の目的コ この発明は上述した問題点をなくすためになされたもの
であり、高速に圧縮データの復元が可能な画像情報処理
装置を提供することを目的とする。

［発明の構成］ この発明の画像情報処理装置は、画像作成もしくは文書
作成等を行なう処理装置と、前記処理装置から送出され
る画像データにもとづいて動作する画像形成装置との間
に設けられる画像情報処理装置であって、上記処理装置
から出力される画像データのラン長を符号化により圧縮
してメモリに書き込むメモリ書き込み制御部と、上記メ
モリへのアドレスを所定のタイミングで逐時変化させる
アドレスカウンタと、前記アドレスカウンタにより所定
のアドレスからアクセスされた一定ビット数のデータか
ら次に復元されるラン長の符号が先頭ビットに位置する
ように所定のビット数をシフトさせるシフター部と、前
記シフター部から出力されたデータの先頭ビットから始
まるラン長の符号をアドレスとして、このラン長符号に
対応するラン長データを出力する復元テーブルメモリと
、前記復元テーブルメモリから出力されたラン長データ
を所定のクロックによりカウントして、このカウント値
が一定値になったときに白ランドツト又は黒ランドツト
の信号を反転して出力するラン長カウンタ部と、前記ラ
ン長カウンタ部から出力大ノ１　スイＲ会ｒ　’ｉ’Ｆ
θ）Ｉ−”　、、、　　ｋｔｈ　Ａ％　；　Ｐｉ　ス、
パ’ｌ　　ｌ　ｉ　　Ｉｆ　−１”　↓１に変換する出
力制御部とを備えたことを特徴とする。

［発明の概要］ 第１図はこの発明を適用したｌ実施例であるプリンタの
ブロック図の概略を示している。ＣＰＵ（中央処理装置
）２１にコンピュータ装置等からの命令語であるコマン
ドとラスターによる映像データが入力されると、このＣ
ＰＵ２１内でコマンドの解釈が行なわれ、以後このコマ
ンドの内容に従って動作する。ラスターデータはＣＰＵ
２１にて圧縮された後、ＲＡＭ（ランダムアクセスメモ
リ）からなるメモリ２２に書き込まれ、１頁分の圧縮デ
ータがメモリ２２に書き込まれるとプリンタ部が起動す
るとともにＲＯＭ（リードオンメモリ）からなるデコー
ダ２３でメモリ２２から読み出された圧縮データが順次
復元された後、プリンタ駆動部のエンジン２４に出力さ
れるようになっている。

［実施例］ 先づ、この発明に必要となるデータの圧縮及び復元につ
いて説明する。圧縮には理論的に最高の圧縮率が得られ
るハフマン符号をモディファイ化したモディファイドハ
フマン（ＭＨ）方式を用いていて、次表で示すように白
又は黒ドツトの続く長さくラン長）が白黒のドツト別に
符号化されている。

モディファイドハフマン符号表 ラン長　　　白ラン　　　　　黒ラン ＋　　　０００１１１　　　　　０１０ＥＯＬ　　　０
００００００００００１　　０００００００００００１
この圧縮処理はＣＰＵ内の圧縮変換用テーブルによりな
されていて、ＣＰＵ２１は外部から送られてくるラスタ
ーデータを取り込みなから白ランから黒ランの変化点を
検出し、変化点までのドツト数に対応する白ラン長のＭ
Ｈ符号を圧縮変換テーブルから検索し、メモリ２２に書
き込み、更に続いてデータを取り込み、今度は黒ランか
ら白ランへの変化点を検出し、この変化点までの黒ドツ
ト数に対応する黒ラン長のＭＨ符号を同様にして検索し
てメモリ２２に書き込んでいる。ラスターデータで送ら
れてくる各ラインは必ず白ランが始まる様に取り決めら
れていて、黒ランから始まる場合には“０”長の白ラン
が挿入されている。

従って、入力されるラスターデータに対応して圧縮変換
されるよう、この圧縮変換用テーブル内にはＭＨ符号と
、このＭＨ符号の符号長とがそれぞれ格納されている。

ところで、変換されるコード長は、白ランが４ビツトな
いし９ビツト、黒ランが２ピツトないし１３ビツト、白
黒共通ランが１１ビツトないし１２ビツトとなっている
。従って、一つのラン長に対するデータは第２図で示す
ように、２つのアドレスに格納された１６ビツトからな
る２バイト構成としていて、第１のアドレスの上位４ビ
ツトにＭＨ符号のコード長がバイナリ−で格納され、つ
づ＜１２ビツトにＭＨ符号が左詰めで格納されている。

ただし、１３ビツト長の黒ランの場合には上位１ビツト
のＯを省いて１２ビツトとして格納される。この構成に
より、変換頻度の高い４ビツト長までのコードは１バイ
トのアクセスにより圧縮変換することができる。このよ
うに符号化されたビット配列によるデータがメモリ２２
のアドレスに１バイトである８ビット単位に書き込まれ
る。

この場合、第３図に示すように、バイトの境界は無視し
、ビットをつめてリニアアドレスとして書き込む。尚、
ｌ走査におけるラインが全て白ドツトの場合、■ライン
分の白ラン長を圧縮コード化するのではなく、単にＥＯ
Ｌ（エンドオブライン）コードのみを入れるようにし、
又、ｌ走査のライン中の有効画像エリア内において途中
から白ドツトのみになった場合らＥＯＬコードを入れる
。

又、上記デコーダにはデータ復元用として復元用テーブ
ルメモリ例えばＲＯＭが用いられていて、メモリに書き
込まれていたＭＨ符号によるデータの内容をＲＯＭのア
ドレスとして格納している。

このＭＨ符号によるデータは最長で１３ビツトとなり、
又、格納されるときにデータの最上位ビットは白ランテ
ーブルと黒ランテーブルの切換用とする必要があり、格
納されるデータは１４ビツトになる。従って、上記復元
用テーブルＲＯＭにはアドレスラインとして１４本のら
のを用いている。

この復元用テーブルから出力すべきデータは、第４図で
示すように、ラン長２５６０まで表わすに必要なバイナ
リ−データの１２ビツト及び最長１３ビツトの符号長を
表わすに必要なバイナリ−データ４ビツトの計１６ピツ
トとなり、この２バイトの信号を出力できるように上記
復元用テーブルＲＯＭを２個用いている。

第５図はこの発明の１実施例を示している。以下、構成
及び作用について説明する。

外部インタフェースｌは、ラスターデータ出力方式のコ
ンピュータ装置と接続される部分であり、具体的にはセ
ントロニクス等のパラレルインタフェースやＲ９２３２
Ｃ，Ｒ９４２２等のシリアルインタフェースである。Ｃ
ＰＵ２は、マイクロプロセッサ、プログラムメモリ、シ
ステムラムメモリ及び上記インタフェースｌからのラス
ターデータをソフトウェアによりＭ）（符号に圧縮変換
するテーブルメモリからなり、ＭＨ符号化されたデータ
は既述したように定められた手順により画像バッファ３
に書き込まれる。画像バッファ３は、ＲＡＭからなるメ
モリで構成されていて、書き込み時には１６ビツトＡＯ
〜１５のアドレスバスと８ビツトＤＯ〜７のデータバス
によりＣＰＵＩと接続され、ＣＰＵＩからのＩ部分のデ
ータがメモリに書き込まれ、プリント時には画像バッフ
ァ３は、ＣＰＵＩと切り離され、１７ビツトＭＡＯ〜１
６のアドレスバスによりアドレスカウンタ４と接続され
、そして、１６ビツトのＢＦＯＵＴＯ−１５のデータバ
スによりシフター５と接続される。アドレスカウンタ４
は、アドレスバスを介して画像バッファ３内のメモリを
読み出すためのアドレスを発生する回路であり、発生し
たアドレスは画像バッファ３のラッチ回路３ａに保持さ
れる。このアドレスカウンタ４のアクセスにより所定の
アドレスにあるデータは読み出され、データバスを介し
て１６ビツト単位でシフター５に送出される。シフター
５は、入力された１６ビツトのデータをこのシフター５
内のラッチ回路５ａに取り込み、後述するデコードテー
ブル６から出力される信号Ｃ０ＤＥＯ〜３で示される数
だけシフトさせて信号Ｃ０ＤＥ１５〜０として出力する
。

第６図はシフター５の回路図を示している。２個の１６
ビツトのラッチ回路１．２と、１６本の入力端子ＤＯ〜
Ｄ１５から１本のみを選択して出力する１６個のセレク
タ０−１５からなっている。

ラッチ回路２の出力端子はラッチ回路１の入力端子に接
続され、ラッチ回路ｌ及び２の３２本の出力端子から連
続した１６本の出力端子を順次１本づつずらすようにし
て１６組取り出し、この取り出した各々の出力端子はセ
レクタθ〜１５の入力端子にそれぞれ接続される。各セ
レクタ０〜１５の選択端子Ａ、Ｂ、Ｃ，Ｄにはそれぞれ
前記シフト量を示す信号Ｃ０ＤＥＯ〜３がバイナリ−で
入力されていて、各出力端子ＹＯ〜Ｙ１５から信号Ｃ０
ＤＥＯ〜１５として出力される。制御線Ｖ「「■丁がラ
ッチ回路１．２に接続されていて、後述するようにＰＩ
ＰＥＩの１回目の立下がりにより、画像バッファ３から
の第１のコードデータＢＦＯＵＴＯ−１５がラッチ回路
２に取り込まれ、信号５Ｂ１６〜５Ｂ３１として出力さ
れる。このとき、ラッチ回路２の入力端子には第２のコ
ードデータが表われていて、２回目の立下がりにより、
第２のコードデータがラッチ回路２に５Ｂ１６〜ＳＢ３
１として出力され、又、第１のコードデータがラッチ回
路ｌの出力端子にＳＢＯ〜５Ｂ１５として出力される。

このようにラッチ回路１．２の出力端子にはＳＢＯ〜Ｓ
Ｂ３１の３２ビツトからなる第１のコードデータと第２
のコードデータとが同時に出力される。選択端子Ａ、Ｂ
、Ｃ，Ｄにはシフト量を示す信号Ｃ０ＤＥＯ〜３が入力
されていて、例えばシフト量として“３″が入力される
と、各セレクタ１５〜０の入力端子Ｄ３の入力信号ＳＢ
３．ＳＢ４゜・・・ＳＢ１？、５８１８がそれぞれ出力
端子Ｙ１５〜ＹＯに出力される。従って、３２ビツトか
らなる５ＢＯ−Ｓｎ２１の先頭から３ビツトシフトさせ
た１６ビツトの信号ＳＢ３〜５Ｂ１８が出力される。

次表は選択端子Ａ、Ｂ、Ｃ，Ｄに入力される４ビツトの
バイナリ−数値に対して入力端子ＤＯ〜ＤＩ５を選択す
るためのデコード表である。

デコードテーブル６は、シフター５から出力されるＭＨ
符号による信号Ｃ０ＤＥ１５〜０を復元するための復元
回路であり、このデコードテーブル６内の復元用テーブ
ルＲＯＭにより、ラン長としてＲＵＮＯ〜１１のバイナ
リ−データで出力するとともに、この入力されたＭＨ符
号のコード長をＣ０ＤＥＯ〜３のバイナリ−データで前
記シフター５に送出している。従って、シフター５内の
データは、デコードテーブル６で解読したＭＨ符号長と
等しいビット数だけソフトされた後、出力されるので、
デコードテーブル６に入力される信号Ｃ０ＤＥ　１５〜
０の上位ビットのＣ０ＤＥ　ｌ　５に次に解読されるＭ
Ｈ符号の先頭が位置するようになる。

ラン長カウンタ７は、デコードテーブル６から入力され
たバイナリ−のラン長データをシリアルの黒又は白の信
号ＢＬＫ／ＷＨＴとして出力するとともに、一連のシリ
アルデータを出力する毎にＢＬＫ／ＷＨＴの信号を反転
していて、デコードテーブル６からのデータはこのラン
長カウンタ７のラッチ回路７ａにラッチされる。

ＥＯＬ検知回路８は、シフター５からＥＯＩ、符号が出
力されたとき、これを検知して、その−行を全て白の信
号するための制御線「か「を制御する。

出力制御部９は、ラン長カウンタ７からのシリアルデー
タ、或いはＥＯＬ検知回路８からのＥＯＬ信号を所定の
８ビツトのパラレル信号ＬＤＤＡＴＡＯ〜７に変換した
後、プリンタのエンジンと接続されるエンジンインタフ
ェースＩＯに送出している。パイプ信号発生回路１２は
上述した各ブロックを制御するため信号を発生する回路
であり、ＣＰＵ２．ラン長カウンタ７、出力制御部９及
びエンジンインタフェースＩＯから制御線ＩＮＰＲ「「
丁を制御する。

次に上記構成によるブロック図の動作を第７図のタイム
チャートとともに説明する。

ＣＰＵ２からの制御線ＩＮＰＲＮＴが“Ｈ”、即ちノン
アクティブになったとき、画像バッファ３は、ＣＰＵ２
と接続され、ＣＰＵＩで圧縮されたＭＨ符号が次々に画
像バッファ３に書き込まれる。

このＣＰＵモードにおいては、パイプ信号発生回路１２
．アドレスカウンタ４．シフター５．ラン長カウンタ７
及び出力制御部９は初期状態になっている。画像バッフ
ァ３に１頁分のデータが書き込まれると、ＣＰＵ２は、
制御線を介してエンジンインタフェース１０に起動をか
け、更に、ＩＮＰＲＮＴ＝Ｌ、即ちアクティブにすると
、画像バッファ３は、ＣＰＵ２と切り離されてアドレス
カウンタ４及びシフター５と接続され、又、画像バッフ
ァ３以降の各ブロックは動作状態になり、プリントモー
ドとなる。

次に外部エンジンからの！ラインの走査スタート同期信
号がエンジンインタフェース１０に入力されると、制御
線丁σ丁はパルス状に立下がる。

これにより、出力制御部９からの制御線ＥＮＰ　１百下
］−が“Ｌ”、即ち、アクティブになり、パイブイ雪妥
を中間路１２からの制御環ＰＩＰＦ：１、ＰＩＰＥ２に
は一定時間間隔で立下がるパルスが発生する。又、ラン
長カウンタ７からの制御線「Ｐ　Ｉ　ＰＥ　Ｉは制御線
ＰＩＰＥＩのみをイネーブルにさせるための制御線であ
る。ＰＩＰＥＩは、アドレスカウンタ４９画像バッファ
３．　シフター５、デコードテーブル６及びラン長カウ
ンタ７に接続され、又、ＰＩＰＥ２はラン民力ウタ７及
び出力制御部９に接続されていて、各ブロックは、Ｐ　
Ｉ　ＰＥ　１．Ｐ　Ｉ　ＰＥ２に発生するパルスの間隔
以内に各々のブロックに割り当てられている処理を完了
するようにしている。

このプリントモードにおいてアドレスカウンタ４は、Ｐ
ＩＰＥＩの立下がり毎に、カウントしたアドレスをＭＡ
Ｏ〜１６の１７ビツトで順次画像バッファ３に送出して
、画像バッファ３のアドレスをアクセスして、メモリに
書き込まれていたデータを読み取り、シフター５にＢＦ
ＯＵＴＯ〜１５の１６ビツトとして出力させる。尚、シ
フター５からの制御線Ｃ０ＵＮＴＥＮが“Ｈ”のときは
。

ＰＩＰＥＩが立下がってもアドレスカウンタ４からはカ
ウントしたアドレスが送出されないようになっている。

シフター５では既述したように入力されるデータを取り
込むとともに出力されるＣ０ＤＥ１５〜０の１６ビツト
の上位ビットに次に解読されるＭＨ符号の先頭が来るよ
うにシフトさせて、デコードテーブル６に送出する。デ
コードテーブル６でＭＨ符号はラン長がＲＵＮＬＯ〜１
１の１２ビツトのバイナリ−データとして復元され、ラ
ン長カウンタ７に送出される。このラン長カウンタ７か
らは白又は黒の長さを示すデータがシリアルに出力され
、又白又は黒のシリアルデータを出力する毎に、白又は
黒を示す信号ＢＬＫ／ＷＨ’Ｉ”を反転している。前記
制御線「５丁の立下がりでＢＬＫ／ＷＨＴはＨレベルに
設定されている。次にＰＩ。

ＰＥＩの立下がりにより入力されたラン長の値ががラン
長カウンタ内にプリセットされる。このプリセット値が
０のときＢＬＫ／Ｗπ下は反転し、又、１のときはＰＩ
ＰＥ２の立下がりにＢＬＫ／ＷＨＴが反転する。このプ
リセット値が２以上のときは、ＥＮＰ　Ｉ　ＰＥ　１を
ノンアクティブにしてＰＩＰＥＩの立下がりを禁止して
ラン長カウンタ部までの動作を停止させる。そして、Ｐ
ＩＰＥ２の立下がりごとに前記プリセット値を減じ、こ
のプリセット値が１になったときにＢＬＫ／ＷＨＴが反
転し、又、ＥＮＰ　Ｉ　ＰＥ　１をアクティブに復帰さ
せている。出力制御部９は、ｑ５ｑ立下がり時に“８”
にセットされるカウンタを有し、ＰＩＦ「丁の立下がり
毎にラン長カウンタ７からのシリアルデータをこの出力
制御部９内のラッチ回路９ａに取り込むとともに前記設
定された数値がカウントによりｌづつ減じられる。この
カウント値が０になると、カウント値を再び８に設定す
るとともに、ＥＮＰＩＰＥ２はノンアクティブとなり、
ＰＩＰＥＩとＰＩＰＥ２の立下がりが禁止され、各ブロ
ック３．４．５，６，７．９における動作が停止する。

このとき上記ラッチ回路９ａには８ビツトのデータがラ
ッチされていて、エンジンインタフェース１０からの制
御線ＬＤＲＥＱがパルス状に立下がると、出力制御部９
からデータがパラレルの８ビツトＬＤＤＡＴＡＯ〜７と
してエンジンインタフェースｌＯを介してエンジンに送
出され、このとき、ＥＮＰ　Ｉ　ＰＥ２はアクティブに
復帰する。出力制御部９にＥＯＬ信号が入力されると無
条件でＥＮＰＩＰＥ２はノンアクティブとなり、この場
合、次の了丁了の立下がりでＥＮＰ　Ｉ　ＰＥｆはアク
ティブに戻る。このＥＯＬ信号の発生後、ＬＤＲＥＱの
立上がりからりケ「の立下がりまでラン長カウンタ７か
らの信号を無効にする。

以上説明したようにこの実施例では、信号の処理を各ブ
ロックで段階的に行なうのではなく、各ブロックを同一
のパイプ信号によるクロックパルスで制御することによ
り、各ブロックでそれぞれ割り当てられた信号処理を前
記クロックのパルス間隔内で並行して行なっている。即
ち、アドレスカウンタ４の発生するアドレスが、制御線
「「「「Ｔによるパルスにより、ａ−＋ｂ−ｓｃ−ａｄ
−ｂｅ−ｓｒと変化していくとき、ｒのアドレスを発生
した時点ｔ。

では画像バッファ３はｅのアドレスを取り込み、次のパ
ルスが発生する時点ｔ、までにｅのアドレスに対応する
データを出力として準備する。シフター５は時点ｔ、で
ｄのアドレスにより発生した画像バッファ３の出力ＢＦ
ＯＵＴＯ−１５を取り込み、時点ｔ、までにｄのアドレ
スに対応するＲＵＮＯ〜１１を出力として準備する。ラ
ン長カウンタ７は時点ｔ１でＣのアドレスによりデコー
ドテーブル６から発生したＲＵＮＬＯ〜１１を取り込み
、又、出力制御部９はｂのアドレスによりラン長カウン
タ７で発生したＢＬＫ／ＷＨＴを取り込んでいる。

このように各ブロックはそれぞれ異なる別のデータに対
する処理を同一のタイミング内で行なうので、上述のブ
ロック図において高速に信号を処理することができる。

又、シフター５はパラレルシフターとしたので１回のシ
フト動作により最大１６ビツトのデータがシリアルデー
タの復元が高速になる。尚、上記実施例は画像形式装置
として電子写真方式を利用したプリンタについて記載し
たが、本発明は一般に副走査方向の速度がかえられない
画像形式装置、例えばＣＲＴ表示装置にも適用できる。

［発明の効果］ この発明によるプリンタ用画像情報処理装置は、画像デ
ータを圧縮してメモリに書き込み、プリント時には、こ
のメモリから所定のビット数を順次読み出し、この読み
出した圧縮データの先頭ビットに次に復元される圧縮デ
ータが位置するようにシフトさせ、そしてこの圧縮デー
タを復元テーブルによりラン長に復元し、この復元され
たラン長をラン長カウンタ部にカウントすることにより
、白ラン或いは黒ラン別にシリアル信号として出力し、
このシリアル信号をパラレル信号に変換して画像形式装
置に送出したので、大容量のメモリは不要となり、又、
電子写真方式によるプリンタのンステム速度或いはＣＲ
Ｔの副走査速度に同期して画像信号を出力することがで
きる。

【図面の簡単な説明】

第１図はこの発明を適用したプリンタの概要を示すブロ
ック図、第２図は圧縮変換テーブル内に格納されている
変換用データのビット配列図、第３図はメモリに書き込
まれるＭＨ符号の配列図、第４図は復元用テーブルＲＯ
Ｍから出力されるバイナリ−による復元データの配列図
、第５図はこの発明の１実施例を示すブロック図、第６
図は第５図におけるシフターの配線図、第７図は第５図
のブロック図における動作を示すタイムチャートである
。 ｌ・・外部インタフェース、２・・・ＣＰ　ｔＪ、３・
・・画像バッファ、４・・・アドレスカウンタ、５　・
シフター、６・・・デコードテーブル、７・・・ラン長
カウンタ、８・・・ＥＯＬ検出回路、９・・・出力制御
部、ＩＯ・・エンジンインタフェース、１１・・・ダイ
ナミックラム制御部、１２・・・パイプ信号発生回路。

Claims (1)

【特許請求の範囲】
1. （１）画像作成もしくは文書作成等を行なう処理装置と
   、前記処理装置から送出される画像データにもとづいて
   動作する画像形成装置との間に設けられる画像情報処理
   装置であって、上記処理装置から出力される画像データ
   のラン長を符号化により圧縮してメモリに書き込むメモ
   リ書き込み制御部と、上記メモリへのアドレスを所定の
   タイミングで逐時変化させるアドレスカウンタと、前記
   アドレスカウンタにより所定のアドレスからアクセスさ
   れた一定ビット数のデータから次に復元されるラン長の
   符号が先頭ビットに位置するように所定のビット数をシ
   フトさせるシフター部と、前記シフター部から出力され
   たデータの先頭ビットから始まるラン長の符号をアドレ
   スとして、このラン長符号に対応するラン長データを出
   力する復元テーブルメモリと、前記復元テーブルメモリ
   から出力されたラン長データを所定のクロックによりカ
   ウントして、このカウント値が一定値になったときに白
   ランドット又は黒ランドットの信号を反転して出力する
   ラン長カウンタ部と、前記ラン長カウンタ部から出力さ
   れる信号を所定のビット数からなるパラレル信号に変換
   する出力制御部とを備えたことを特徴とする画像情報処
   理装置。