JPS6285467A - 電界効果型トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分針〕 乙の発明は、電界効果型トランジスタ（以下ＦＥＴ素子
と略称する）、特に電界効果を利用した有機半導体素子
に関するものである。

〔従来の技術〕

従来のＦＥＴ素子（よ、主としてＳｉ、Ｇｅなどの無機
半導体、あるいはＧａＡｓ、ＴｎＰなどの無機化合物半
導体を主たる構成材料として使用するのが一般的である
。しかし、これらは高価となるためより安価な有機半導
体、すなわち有機物質であり、かつ電気的に半導体的な
電気特性を有するもの、具体的にはポリアセチレンを使
用したＦＥＴ素子が他に報告されている。

第１図は一般的なＦＥＴ素子の断面図であり、例えば　
ジャーナル　オブ　アプライド　フィジックス第５４巻
Ｎｏ、　６第３２５５頁−第３２５９頁（ＦＥｂｉｓａ
ｗａ　　ｅｔａｌＪｏｕｒｎａｌ　　ｏｆ　　Ａｐｐｌ
ｉｅｄ　　Ｐｈｙｓｉｃｓ　　Ｖｏ１５４　Ｎｏ、　６
　ｐｐ　３２５５−３２５９）の論文では半導体層にポ
リアセチレンを用いた場合について示され−（いる。

図において、（１）は基板となるガラス、ｆ２＋１．１
ゲート電極となるアルミニウム膜、（３）は絶縁膜とな
るポリシロキサン膜、（４）は半導体層として働くポリ
アセチレン膜、（５）および（６）はそｉｌぞれソース
Ｗｉ極とドレイン電極となる金膜である。

次に動作について説明する。ソース電１１ｉｉｆ５１と
ドレイン電極（６）の間に電圧をかけるとポリアセチレ
ン膜（４）を通してソース電極（５）とドレイン電極（
６）間に電流が流れる。このとき、ガラス基板（１）上
に設けられかつ絶ｎ膜（３）によりポリアセチレン膜（
４）と隔てられたゲート電極（２）に電圧を印加すると
電界効果によってポリアセチレン膜（４）の電導度を変
えることができ、ｌｙたがってソース・ドレイン間の電
流を制卸する乙とができる。これは絶縁膜（３）に近接
するポリアセチレン膜（４）内の空乏層の幅がゲ一１・
電極（２）に印加する電圧にＪ：つて変化し実効的なホ
ール（正孔）のチャネル断面積が変化するためと考えら
れている。

この場合、ポリアセチレン膜は半導体的な電気特性を有
しており、かつこれとソース電極（５）及びドレイン電
極（６）とばオーム性接触を有している必要がある。さ
らにポリアセチレン膜（４）とゲート電極（２）とは絶
縁膜（３）をはさんでＭＩＳ接合を形成している必要が
ある。

このポリアセチレンを用いた従来のＦＥＴ素子において
（ま、ポリアセチレン膜（４）は、ポリマージャーナル
第２巻Ｎｏ、　２第２３１頁−第２４４頁（Ｈ・Ｓ旧Ｒ
ＡＫＡＷＡ　ｅｔａｉＰｏｌｙｎ＋ｅｒ　Ｊｏｕｒｎａ
ｌ　Ｖｏ１２　Ｎｏ、２　ｐｐ２３１−２４４）の論文
に示された方法、すなわちアセチレンガスをチーグラー
・ナツタ触媒で重合させる方法により形成される。

〔発明が解決しようとする問題点〕

上記のような従来の有機半導体を用いたＦＥＴ素子では
、ポリアセチレンを使用しているため空気中に放置する
と不飽和結合の多いポリアセチレンが容易に酸素、水の
攻撃を受け、比較的速やかに劣化する。したがって、ポ
リアセチレンを用いたＦＥＴ素子は、安定性に乏しく、
かつ寿命が短かく、電気特性も劣るという問題点を有し
ていた。

また、製造方法の面からも、アセチレンガスをチーグラ
ー・ナツタ触媒で重合させてポリアセチレン膜を形成さ
せる方法は比較的複雑であり又、ポリアセチレンには合
成時用いた触媒が残存するなど実用化には解決すべき多
数の問題が残されている。

この発明は、かかる問題点を解決するためになされたも
ので、安価な材料を用い、安定で長寿命であり、電気特
性に優れたＦＥＴ素子を得る乙とを目的としている。又
、電解重合法にＪ：っても、化学酸化重合法によっても
半導体層の形成が可能となり、容易にＦＥＴ素子が製造
できる。

〔問題点を解決するための手段〕

この発明の電界効果型トランジスタは、ソース電極とド
レイン電極間の電流通路である複素五員環を有するπ−
ｊｔ役系高分子である半導体層の導電率をゲート電極に
よって制御するものである。

この発明における半導体層は複素五員環を有するπ−共
役系高分子を用いて容易に作製されたものであるため、
均質となり電気特性に優れたＦＥ′ｒ素子が得られる３
、又、安価な有機化合物を用いるため安価となる。

〔実施例〕

第１図に示した一般的なＦＥＴ素子断面図における半導
体層（４）にこの発明に係わる複素五員環を有するπ−
共役系高分子を用いればこの発明の一実施例のＦＥＴ素
子が得られる。又、第２図、第３図、第４図にこの発明
の他の実施例のＦＥＴ素子の断面図を示す。図において
、（１）〜（３）および（５）。

（６）は第１図と同様であり、（４）は半導体層として
働（複素五員環を有するπ−共役系高分子膜である。

ここで乙の発明に用いる材料と１７では以下に述へろも
のがある。

基板としてはガラスが一般的に用いられるがポリエステ
ルフィルムやボイミドフィルムなどの絶縁性の高分子膜
を用いることもできる。

ゲート電極と（〕ては金、白金、クロム、パラジウム、
アルミニウム、インジウムなどの金属や、錫酸化物、酸
化インジウム２．インジウム・錫酸化物（ＴＴＯ）等を
用いるのが−・般的であるが勿論これら材料に限られる
訳ではなく、また、これら材料を２種以上用いてゲー　
１・電極として使用しても差し支えない。また、第１図
および第２図に示すこの発明のＦＥＴ素子においてはｐ
型シリコンやｎ型シリコンをゲート電極（２）と基板（
１）を兼ねて用いることができる。乙の場合には、基板
（１）を省略することができる。また、この場合にはｐ
型シリコンやｎ型シリコンの体積固有抵抗率は半導体層
として用いる複素五員環を有するπ−共役系高分子のそ
れよりも小さい事が実用−Ｌ好ましい。更に、ゲート電
極として導電性の有機系高分子を用いても差し支えない
。

絶縁膜としては絶縁性のものであれば、無機・有機のい
ずれの材料でも使用ｎｊ能であり、一般的には酸化シリ
コン（ＳｉＯ２）、窒化シリコン、酸化アルミニウム、
ポリエチレン、ポリビニルカルバゾール、ポリフェニレ
ンスルフィド、ポリパラキシレンなどが用いられる。ソ
ース電極およびドレイン電極としては、ゲート電極の（
２）の場合と同様の金属および錫酸化物、酸化インジウ
ム、インジウム・錫酸化物（ＩＴＯ）等を用いることが
できるが、複素五員環を有するπ−共役系高分子とオー
ム性接触することができる仕事関数の大きい金属、例え
ば金、白金、クロム、パラジウム等が好Ａ７で用いられ
る。また、ソース電極（５）およびドレイン電極（６）
と１７で導電性の有機系高分子を用いても特性上問題は
ない。半導体層（４）として働く複素五員環を有するπ
−共役系高分子は、それ自身では通常絶縁体ではあるが
適当な電子受容体、例えば過塩素酸イオン、テトラフル
オロボレートイオン２スルホン酸イオン等や電子供与体
、例えばＮａ、に、Ｌｉ、アミン等をドーピングするこ
とによってｐ型またはｎ型の半導体とする事ができ、そ
の電導度も絶縁体領域から金属領域に至る幅広い範囲で
制陣できる。この発明においては、安定性、特性の観点
からｐ型にドーピングされた複素五員環を有するπ−共
役系高分子膜が好んで用いられる。

（ただし、ＸはＳおよび０原子の内の一種、Ｒｏ。

およヒＲｚ　Ｉｊ　　ｔＩ、Ｃ＋（ｓ　、−０ＣＨｓ　
、　　Ｃ３Ｈ６および−ＯＣｌ１ｆ（！、基の内の一種
、ｎは整数である） ＣＨｓ　、　　ＣＪＩｓおよび　０ＣｚＨｓ基の内の一
種、Ｒ３ｉ、ｔ−Ｈ，−０１１３，−Ｃ２１１５，−Ｃ
８１■７゜ｎは整数である） で示されるものである。（以下、単にπ−」（役系高分
子と略称ずろ） なお、これらπ−共役系高分子はＦＥＴ素子の安定性お
よび特性の観点から極めて優れた材料である。

上記π−共役系高分子の薄膜を形成する場合、電気化学
的重合法（電解重合法）、および化学的重合法（化学酸
化重合法）で得られるものを用いるＦＥＴ素子の特性が
良いことから好んで用いられろ。

例えば電解重合法で上記π−共役系高分子膜を形成する
には、上記π−共役系高分子に相当するモノマーおよび
支持電解質を有機溶媒または水、または水と有機溶媒と
の混合溶媒に溶かし反応溶液とし、上記第２図、第３図
の乙の発明のＦＥＴ素子の作製ではソース電極（５）お
よびドレイン電極（６）の少なくとも片方を作用電極と
し、例えば白金などの対極との間に電流を通して重合反
応を起こさせて作用電極近傍上に所望のπ−共役系高分
子を析出させ、ソース電１（５１およびドレイン電極（
６）間をπ−共役系高分子でつなぎ析出したπ−共役系
高分子膜をＪ、＜洗浄した後、窒素雰囲気中で乾燥する
という方法を用いる。この場合析出しｔ：π−共役系高
分子膜は反応時に支持電解質のアニオンがドーピングさ
れてｐ型有機半導体となり、またソース電極（５）お」
びドレイン電極（６）間の距離は充分短かいため両電極
間の絶縁膜もπ−共役系高分子膜によって完全に被覆さ
第１、両ｆｒｉ極はｐ型有機半導体膜によって一部又は
完全に被覆される。

またこのｐ型有機半導体膜は電解重合後に適度に脱ドー
プしてＦ　Ｅ　Ｔ素子に適した電導度に変化させること
ができる。この方法に３Ｌっで合成さ１１るポリチオフ
ェンおよびポリ　（３−メチルチオ′７エン）は特にＦ
ＥＴ素子の半導体層としての特性が優れ、両ポリマーの
合成には電解重合法が好んで用いられる。ここで、有機
溶媒と１７でＬｔ　、支持電解質および上記モ、ツマ−
を溶解させろものなら」：＜、例えばアセトニトリル、
二１−口ベンセン、ベンゾニトリル、ニトロメタン、Ｎ
、Ｎ−ジメチルホルムアミド（ｒ）ＭＦ）　、ジメチル
スルホキシド（ＤＭＳＯ）　、ジクロロメタン、テトラ
ヒドロフラン、エチルアルコールおよびメチルアルコー
ル。

水等の極性溶媒が単独又は２種以上の混合溶媒として用
いられる。支持電解質としては酸化電位おＪ：び還元電
位が高く、電解重合時にそれ自身が酸化又は還元反応を
受けず、かつ溶媒中に溶解させることによって溶液に電
導性を付与することのできる物質であり、例えば、過塩
素酸テトラアルキルアンモニウム塩、テトラアルキルア
ンモニウムテトラフルオロボレー モニウムｌ−キサフルオロホスフェート塩、テトラアル
キルアンモニウムパラトルエンスルホネート塩および水
酸化ナトリウム等が用いられるが、勿論２種以上を併用
しても構わない。

次に化学酸化重合法で上記π−共役系高分子膜を形成す
るにば脱イオン水または有機溶媒、または水と有機溶媒
との混合溶媒に開始剤として所定量の酸化剤を溶解させ
、これを充分脱酸素した溶液を準備した後にこの溶液中
に上記π−共役系高分子に相当するモノマーを所定量添
加し、モノマーの重合を行う。このとき例えば第２図に
示したＦＥＴ素子の作製でばあらかじめゲート電＄Ｇ　
ｆ２１、絶縁膜（３）、リース電極（５）およびドレイ
ン電極（６）を設けておいた基板（１）すなわち中間部
材をこの溶液中に浸しπ−共役系高分子の重合膜から成
る半導体層（４）を基板（１）上に形成させる。この際
、少量の酸化剤またはアニオンがπ−共役系高分子膜（
４）中にドーピングされる。又、必要に応じて、電導度
を調節するために、ガス相からのドーピングや、電気化
学的ドーピングを引き続き行なう事もある。

なお、上記溶液中にモノマーを添加した後直ちに、ある
いは同時に、」−記基板（１）をこの溶液中に浸しても
よい。この方法は、膜厚制御性や膜の均一性に優れ、か
つ膜形成と同時にＦＥＴに適（７た電導度が得られる場
合が多い。ここで開始剤としては塩化第二鉄、フェリシ
アン化カリウム等が用いられるが勿論これらに限られる
わけではない。

開始剤の酸化還元電位がモノマーの酸化電位より貴であ
るすべての酸化剤を用いることができる。

一方、第１図における半導体層（４）に複素五員環を有
するπ−共役系高分子を用いたこの発明の−実施例のＦ
ＥＴ素子は、ポリアセチレンを用いた従来のＦＥＴ素子
と比へてＦＥＴ素子としての安定性は格段に増し、かつ
特性上も極めて優れた素子を得る乙とができる。上記の
ように構成されたＦＥＴ素子において１よ、その動作機
構は未だ明らかではないが、次の様に考えられる。すな
わち、π−共役系高分子膜（４）と絶縁膜（３）の界面
においてπ−共役系高分子膜（４）側に形成しｔコ空乏
層の幅がゲート電極（２）とソース電極（５）の間にか
けた電圧で制御され、実効的なホールのチャンネル断面
積が変化するためにソース電極（５）とドレイン電極（
６）の間を流れる電流が変化すると考えられる。このと
き、通常、π−共役系高分子膜（４）としてば電導塵の
低いｐ型半導体性をもたせたものが好んで用いられるが
、この場合乙のπ−共役系高分子膜（４）よりも電導塵
の高い有機系高分子をリース電極（５）とドレイン電極
（６）に用いても、π−共役系高分子膜（４）へのホー
ルの注入やπ−共役系高分子膜（４）からのホールの引
き去りが有効に行なわれるためと考えられる。

更に、第２図および第３図に示したＦＥＴ素子では、ゲ
ート電極（２）として、金属電極以外にπ−共役系高分
子膜（４）よりも電導塵の高いｎ型シリコンやｎ型シリ
コンあるいは有機系高分子を用いても、π−共役系高分
子膜（４）中に充分大きな幅の空乏層が形成されて電界
効果型トランジスタとしての特性が現われると考えられ
る。

以下、乙の発明を実施例を用いてより具体的に説明する
が、勿論この発明がこれら実施例によって制限されるも
のではない。

実施例１ ６　Ｓ　／　ｃｍなる電導塵を有する厚さ３８０μｍ　
のｎ型シリコン板（３，０ｅｍ　Ｘ　３．　Ｏｃｍ　）
の両面に熱酸化法で３０００人厚の酸化シリコン膜を設
けた。次に、片面にポジ型レジストを用いて、リース電
極とドレイン電極となるべきパターン（各有効面積０．
２ｃｍＸ　０．４ｃｍ　；　チャネルとなるべきギャッ
プ：　５μｍ）を描き、その後、真空蒸着法にてクロム
膜を２００人設け、更にその」二に金膜を３００人設け
た後、レジストを除去してソース電極とドレイン電極を
形成した。このソース電極とドレイン電極に銀ペースで
リードをとり、接点部をエポキシ樹脂にて固定した。

１００ｍＮのアセント二トリル中に２．２′−ジチオフ
ェン（０，３６ｇ　）　、！塩素１１ｔテトラエチルア
ンモニウム（０，７３ｇ）溶解させ、これを反応溶液と
した。

上記、シリコン板上のソース電極およびドレイン電極を
作用電極とし、対極として白金板（１，ｃｍ　Ｘ２ｃｍ
）を用い、参照電極としてＳＣＥ　（飽和カロメル電極
）を使用し、反応溶液中にこれらを浸した。窒素ガス雰
囲気下で作用電極を陽極として対極との間に一定電流（
１００μＡ／ｃａｒ）を８分間流し、作用電極」二、す
なわち、ソース電極およびドレイン電極上と両電極間の
酸化シリコン上を完全にポリチオフェンで被覆した。

次に、作用電極の電位をポテンショスタットで、ＳＣＥ
に対して＋０．２ｖに４．５時間設定して、ｐ型ドーピ
ング状態にあるポリチオフェンを電気化学的に部分脱ド
ーピングを行なった後、アセトニトリルで２度洗浄後、
窒素ガス雰囲気下で乾燥した。

乙のようにして設けたポリチオフェンが被覆していない
シリコン板の他面の酸化シリコンを紙ヤスリで一部（０
，５ｅｄ）除去し、インジウム−ガリウムでｎ型シリコ
ンとオーム性接触をとり、ここからリードをとり出しエ
ポキシ４８４１１１で接点部固定し、乙のリード線を通
じ、ｎ型シリコンがゲート電極として作用するようにし
た。

以上のようにして第２図に示した構造のこの発明の実施
例のＦＥＴ素子を試作したこの実施例では第２図中（１
１と（２）がｎ型シリコンで構成され、基板兼ゲート電
極であす、（３１が絶縁膜として働く酸化シリコン、（
４）が半導体層であるポリチオフェン膜、（５）および
（６）がそれぞれ金膜により被覆されたクロム膜から成
るソース電極とドレイン電極である。

実施例２ ３、　Ｏｃｍ　Ｘ　３．　Ｏｃｍのガラス基板の中央付
近にマスクを用いて真空蒸着法によって厚さ２００人の
クロム膜をリボン状に設け、更に、この上に金膜を５０
０人の厚さに真空蒸着法によって設けこれをゲー１−Ｍ
極とした（有効Ｍａｉ面積：１０震ＸＩＯμｍ）。

更に、基板上に酸化シリコン膜を５０００人の厚さにＣ
ＶＤ法によって設けこれを絶縁膜とした。その上に、チ
ャネル長が３μｍとなるように厚さ２００人のクロム膜
、更にクロム膜上に５００人の金膜をゲート電極をはさ
んで２カ所に実施例」と同様のリフトオフ法を使用した
真空蒸着法にて設け、これらをソース電極とドレイン電
極とした（各有効面積：１１１ＩＩ１１×１０１１Ｉｆ
ｆｌ）ゲート電極、ソース電極、およびドレイン電極か
らリードを銀ペーストでとり、その後、エポキシ樹脂に
て接点部を固定し、以後の実験に供した。

１００ｍＪのアセトニトリル中にＮ−メチルピロール（
０，４，ｇ）　、過塩素酸テトラエチルアンモニウム（
０，７ｇ）を溶解させた液を反応溶液とした。上記、ソ
ース電極およびドレイン電極に相当する電極を作用電極
とし、対極を白金板（１ｃｍ　Ｘ　２　ｃｍ　）を用い
、参照Ｍ極としてＳＣＥを使用して、反応溶液中にこれ
らを浸した窒素ガス雰囲気下で、作用電極と対極との間
に一定電流（１２０μＡ／ｃ＋＋ｒ）を４５分間流し、
作用電極−Ｉ−１すなわちソース電極およびドレイン電
極上と両電極間の３μｍを完全にポリ（Ｎ−メチルピロ
ール）で被覆した。次に作用電極の電位をポテンショス
タット−Ｃ８ｃＥに対し十〇、３■に４時間設定して、
ｐ型ドーピング状態にあるポリ（Ｎ−メチルピロール）
を電気化学的１こ脱ドーピングを行った後、アセト二ｌ
・リルで２度洗浄後、窒素ガス雰囲気下で乾燥した。

以上のようにして、第２図に示した構造のこの発明の実
施例のＦＥＴ素子を試作したこの実施例では、ＩＲ２図
中、（りがガラス基板、（２）が金膜で被覆したクロム
膜から成るゲート電極、（３）が絶縁膜である酸化シリ
コン、（４）が半導体層として働くポリ　（Ｎ−メチル
ピロール）暑、［５１、１６１が金膜で被覆したクロム
膜からなるソース電極とドレイン電極である。

実施例３ ３、０ｃｍ　Ｘ　３．　Ｏｃｍのガラス基板の中央付近
にマスクを用いて真空蒸着法に、１．って、厚さ５００
人のクロム膜をリボン状に設け、更にこの］−に金膜を
１０００人の厚さに真空蒸着法によって設け、これをゲ
ート電極とした（有効電極面積：　１０ｍｍ　Ｘ　１０
７ｚ　ｒｎ　）。

更に、基板上に窒化シリコン膜を５０００人の厚さにＣ
ＶＤ法によって設けこれを絶縁膜とした。

１００ｍｔ’の純水中に塩化第二鉄（ＦｅＣ１３・６　
Ｈ２Ｏ。

２、７ｇ）を溶解させた液に高純度窒素ガスを３０分間
通気してから」二部基板を浸（）、高純度窒素ガスを通
気しながら、乙の溶液に１　ｍｌのＮ−メチルピロール
を加えたＮ−メチルピロールを加えるとすぐに化学酸素
重合反応が開始し、窒化シリコン膜上にポリ　（Ｎ−メ
チルピロール）膜が形成し始め、３時間後に溶液から基
板をとり出し、水およびエタノールで十分洗浄した後、
３時間真空乾燥を行なっｔこ。

以」−のようにして得られたポリ　（Ｎ−メチルピロー
ル）−ｌ：にソース電極およびドレイン電極とすべく、
ゲート電極をはさんで２ケ所に真空蒸着法にて１０００
人の金膜を設けた。その後、ソース電極、ドレイン電極
およびゲート電極から錠ペーストを用いてリードをとり
出し、接点部をエポキシ樹脂で固定し、以後の電気測定
に供（７ｔ：。

このようにして第１図（こ示したこの発明の実施例のＦ
ＥＴ素子を試作した。この実施例で：よ第１図中（１）
がガラス基板、（２）が金膜で被覆したクロム膜から成
るゲート電極、（３）が絶縁膜である窒化シリコン、（
４）が半導体層として働くポリ　（Ｎ−メチルピロール
）　、（５）および（６）がそねぞｆ１ソース電極およ
びドレイン電極である金膜である。

実施例４ ３、　Ｏｅｍ　Ｘ　３．Ｏｃｍのガラス基板全面（Ｃ真
空蒸着法にて５００人のクロム膜を設け、更に、乙の十
（ζ金膜を１０００人の厚さに真空蒸着法によって設け
た。この上にネガ型レジストを用いたホトリソグラフィ
ー技術で１０μｍ幅で対向させたソース電極とドレイン
電極を形成した（各有効面積：　０．２ｃｍＸ０．４ｃ
ｍ）このソース電極およびドレイン電極を作用電極とし
て用いて実施例１と同様の電気化学的重合法によってソ
ース電極上およびドレイン電極上更Ｚこソース・ドレイ
ン電極間を完全にポリ　（３−メチルチオフェン）にて
被覆した。ただし、この場合、モノマーとして２．２′
−ジヂオフェンの代わりに３−メチルチオフェンを用い
、作用電極と対極の間に一定電流（０，５ｍＡ　／　ｃ
／）を１０分間流した。このように７７で得られたポリ
（３−メチルチオフェン）は高度にｐ型ドーピングされ
た状態にあり、これを電気化学的に脱ドーピングするた
めに作用電極の電位をポテンショスタットを用い、ＳＣ
Ｅに対１．−０．ＩＶに４時間設定した。その後アセｌ
、二１−リルで２回洗浄後、窒素雰囲気下で乾燥した。

次（こポリ　（３−メチルチオフェン）−ト１こＣＶＤ
窒化シリコンを５０００人設けた後、ゲート電極として
１０００人の金膜を窒化シリコン上、しかもソース・ド
レイン電極間に真空蒸着法にて設けた。このようにして
第３図に示したこの発明の実施例のＦＥ１゛素子を試作
した。この実施例では第３図中（１）がガラス基板、（
２）が金膜で被覆したクロム膜から成るゲート電極、（
３）が絶縁膜である窒化シリコン膜、（４）がπ−共役
系高分子膜であるポリ（３−メチルチオフェン）膜、（
５）および（６）はそれぞれ金膜から成るソース電極お
よびドレイン電極である。

第５図および第６図はそれぞれ実施例１および２で作製
したＦＥＴ素子の各ゲート電圧におけるソース・ドレイ
ン間電流（１０’７１Ａ）−ソース・ドレイン間電圧Ｍ
特性を示す特性図であり横軸はソース・ドレイン間電圧
Ｍ樅軸はソース・ドレイン間電流（１０−１μＡ）を示
す。それによると、画素子共１こ、ゲートに負電圧を印
加するとソース・ドレイン間電流が大幅に増加し、ポリ
アセチレンを半導体層として従来Ｆ　Ｅ　Ｔ素子に比へ
、著しい性能の向上がみられた。又、画素子共に空気中
で１ケ月放置後も、その特性は殆ど変わらなかった。

実施例３にて作製したＦ　Ｅ　Ｔ素子の特性は、実施例
２で作製した素子の特性とほぼ同様であった。

実施例４にて作製したＦ　Ｅ　Ｔ’素子は実施例１で作
製した素子の特性と同等かそれ以）１の特性を示した。

〔発明の効果〕

以上説明したとおり、この発明はソース電極とドレイン
電極間の電流通路である複素五員環を有するπ−共役系
高分子である半導体層の導電率を、ケ−１−Ｉｆｔｌｊ
ζこよって制御するものを用いる乙とにより、安価な材
料を用い、安定で長寿命であり、電気特性に優れたＦＥ
Ｔ素子を得ることができる。

【図面の簡単な説明】

第１図は、一般的なＦＥＴ素子の断面図、第２図、第３
図および第４図はこの発明の実施例のＦＥＴ素子の断面
図、第５図および第６図はこの発明の実施例の各ゲート
電圧におけるソース・ドレイン間電流（１ｏ−＋μＡ）
−ソース・ドレイン間電圧Ｍ特性図である。 図において、（２）はゲート電極、（３）は絶縁膜、（
４）は半導体層、（５１、（６１はそれぞれソース電極
およびドレイン電極である。 なお、各図中同一符号は同−又は相当部分を示す。

Claims (7)

【特許請求の範囲】
1. （１）ソース電極とドレイン電極間の電流通路である半
   導体層の導電率を、ゲート電極によって制御する電界効
   果型トランジスタにおいて、半導体層が複素五員環を有
   するπ−共役系高分子である電界効果型トランジスタ。
2. （２）複素五員環を有するπ−共役系高分子が、一般式 ▲数式、化学式、表等があります▼ （ただし、ＸはＳおよびＯ原子の内の一種、Ｒ＿１およ
   びＲ＿２は−Ｈ，−ＣＨ＿３，−ＯＣＨ＿３，−Ｃ＿２
   Ｈ＿５および−ＯＣ＿２Ｈ＿５基の内の一種、ｎは整数
   ）で示されるものである特許請求の範囲第１項記載の電
   界効果型トランジスタ。
3. （３）複素五員環を有するπ−共役系高分子が一般式 ▲数式、化学式、表等があります▼ （ただし、Ｒ＿１およびＲ＿２は−Ｈ，−ＣＨ＿３，−
   ＯＣＨ＿３，−Ｃ＿２Ｈ＿５および−ＯＣ＿２Ｈ＿５基
   の内の一種、Ｒ＿３は−Ｈ，−ＣＨ＿３，−Ｃ＿２Ｈ＿
   ５，−Ｃ＿３Ｈ＿７，▲数式、化学式、表等があります
   ▼および▲数式、化学式、表等があります▼Ｎｏ．２基
   の内の一種、ｎは整数である。） で示されるものである特許請求の範囲第１項記載の電界
   効果型トランジスタ。
4. （４）複素五員環を有するπ−共役系高分子に、電子供
   与体および電子受容体の内の一種をドーピングする特許
   請求の範囲第１項ないし第３項の何れかに記載の電界効
   果型トランジスタ。
5. （５）複素五員環を有するπ−共役系高分子膜がポリチ
   オフェンである特許請求の範囲第２項記載の電界効果型
   トランジスタ。
6. （６）複素五員環を有するπ−共役系高分子膜がポリ（
   ３−メチルチオフェン）である特許請求の範囲第２項記
   載の電界効果型トランジスタ。
7. （７）ゲート電極がｐ型シリコンおよびｎ型シリコンの
   内の一種により組成されている特許請求の範囲第１項な
   いし第６項記載の電界効果型トランジスタ。