JPS6282827A - Method and device for removing inter-code interference due to feedback of decision - Google Patents

Method and device for removing inter-code interference due to feedback of decision

Info

Publication number
JPS6282827A
JPS6282827A JP22527485A JP22527485A JPS6282827A JP S6282827 A JPS6282827 A JP S6282827A JP 22527485 A JP22527485 A JP 22527485A JP 22527485 A JP22527485 A JP 22527485A JP S6282827 A JPS6282827 A JP S6282827A
Authority
JP
Japan
Prior art keywords
intersymbol interference
signal
output
adaptive filter
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22527485A
Other languages
Japanese (ja)
Inventor
Akira Kanemasa
金政 晃
Akihiko Sugiyama
昭彦 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22527485A priority Critical patent/JPS6282827A/en
Publication of JPS6282827A publication Critical patent/JPS6282827A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify control and to reduce the size of hardware by forming plural sample holding circuits, subtractors, a selector, a pattern checking circuit, and adaptive filter, and so on. CONSTITUTION:A receiving signal inputted to an input terminal 1 is supplied to the subtractor 2 and a false inter-code interference generated by the adaptor filter 15 is subtracted from the receiving signal by the subtractor 15 to obtain a difference signal (a receiving signal including a residue inter-code interference). The difference signal is supplied to a deciding unit 3, a block consisting of cascade connection of the sample holding circuit 81-8i and a subtractor 9 and the output of the deciding unit 3 is supplied to an output terminal 4, a pattern checking circuit 11 and the adaptive filter 15. In this case, a value obtained by subtracting a sample value obtained before iTsec from the current sample value is obtained from the output of the subtractor 9 and the residual inter-code interference component is exactly extracted. Consequently, control can be simplified without requiring complex control and the size of the hardware can be reduced.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、波形伝送に際して発生する符号間干渉を除去
するために用いられる判定帰還による符号間干渉除去方
法及び装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an intersymbol interference removal method and apparatus using decision feedback used to remove intersymbol interference that occurs during waveform transmission.

(従来の技術) 波形伝送の際に生ずる符号間干渉を除去する公知の技術
として判定帰還型等電器が知られている。
(Prior Art) A decision feedback isoelectric device is known as a known technique for removing intersymbol interference that occurs during waveform transmission.

(アイイーイーイー・トランサクシ曹ンズ・オンφコミ
ュニケイシ璽ンズ(IBEB TRANSACTION
SON COMMUNICATJON8)32巻3号、
1984年。
(IBEB TRANSACTION)
SON COMMUNICATJON8) Volume 32 No. 3,
1984.

258〜266ページ。)判定帰還型等化aに符号間干
渉が影響する長さ分のタッグ係数を持つ適応型(アダ1
テイブ)フィルタを用いて受信データ系列ζこ対応した
擬似符号間干渉を生成することにより、伝送路を波形が
伝送されて来る間に受ける符号間干渉を抑圧するように
動作する。このとき。
Pages 258-266. ) Decision feedback type equalization a with an adaptive type (ada 1
By generating pseudo intersymbol interference corresponding to the received data sequence ζ using a filter, the intersymbol interference that is received while the waveform is being transmitted through the transmission path is suppressed. At this time.

適応フィルタの各係数は、残留符号間干渉と受信信号の
判定結果との相関をとることによりて遂次修正される。
Each coefficient of the adaptive filter is successively modified by correlating the residual intersymbol interference with the determination result of the received signal.

判定帰還型等化器Iこおいて係数の修正を行なう際に、
符号間干渉を含んだ受信信号から擬似符号間干渉を差し
引いた差信号中に含t’!?6残留符号間干渉を正しく
横比できないと、適応動作が不可能にカるという問題が
生じる。例えば、伝送路符号としてバイク□−ズ符号の
ような二値符号を使用した場合、二値符号の性質から受
信信号レベルが零となる区間が存在せず、符号間干渉だ
けを独立して取り出すことが出来なくなり、前記の問題
が発生する。そこで、この問題を解決するための従来技
術について1次に述べる。
When modifying the coefficients in the decision feedback equalizer I,
Included in the difference signal obtained by subtracting pseudo intersymbol interference from the received signal containing intersymbol interference is t'! ? 6. If the residual intersymbol interference cannot be correctly horizontally compared, a problem arises in that adaptive operation becomes impossible. For example, when a binary code such as a biker's code is used as a transmission path code, due to the nature of the binary code, there is no section where the received signal level is zero, and only intersymbol interference is extracted independently. This will result in the above-mentioned problem. Therefore, a conventional technique for solving this problem will be first described.

第10図は1判定帰還型等化器の従来例を示したもので
ある。ここで、第1O図の囲路は伝送路を介して送信側
と接続されている。ここでは、簡単のため、ベースバン
ド伝送を仮定して説明する。
FIG. 10 shows a conventional example of a 1-decision feedback type equalizer. Here, the enclosure shown in FIG. 1O is connected to the transmitting side via a transmission line. Here, for simplicity, explanation will be given assuming baseband transmission.

第10図において、入力端子1には伝送路から符号間干
渉を含んだ受信信号が供給され、′WL′n器2に入力
される、減算器2でに入力端子lに供給された受信信号
から擬似符号間干渉を差引いた差信号(=残留符号間干
渉を含む受信信号、〔残留符号間干渉〕=〔符号間干渉
〕−〔擬似符号間干渉〕)が得られ1判定器3.減算器
6に供給される。判定器3で判定された結果は二値デー
タ系列となり、出力端子4とAGC7とアダ17″イブ
・フィルタ5Iこ供給される。アダプティブ・フィルタ
5の出力は、減算器2に供給される。減算器6とAGC
7から成る閉ループ回路はfgL算器6の入力でおる差
信号中の残留符号間干渉だけを正確−こ取り出すように
動作する、これn、AC+C7が判定器3から供給され
た信号にある定数を乗算して残留符号間干渉を含まない
受信信号を生成することにより実現される。AGC7に
より発生された該受信信号は、減勇器2の出力でおる差
信号から、減算器6で減算される。減算器6の出力ばA
GC7に帰還され、AGC7の利得を制御する。同時に
、′DFL算器6の出力にアダプティブ・フィルタ5に
供給され、係数更新に使用される。減算器2゜判定器3
.アダプティブ・フィルタ5からなル閉ループ回路に、
入力端子Iに供給される受信信号中の符号間干渉を除去
するように動作する。これは、アダプティブeフィルタ
5が擬似符号間干渉を生成することにより、実現される
。そこで、アダプティブ・フィルタ5について詳細に説
明する。
In FIG. 10, a received signal containing intersymbol interference is supplied to input terminal 1 from the transmission path, and the received signal is input to 'WL'n unit 2, and the received signal supplied to input terminal l by subtracter 2. A difference signal (=received signal including residual intersymbol interference, [residual intersymbol interference] = [intersymbol interference] - [pseudo intersymbol interference]) is obtained by subtracting pseudo intersymbol interference from 1. It is supplied to a subtracter 6. The result determined by the determiner 3 becomes a binary data series, which is supplied to the output terminal 4, the AGC 7, and the adder 17'' Eve filter 5I.The output of the adaptive filter 5 is supplied to the subtracter 2. vessel 6 and AGC
The closed loop circuit consisting of n, AC+C7 operates to accurately extract only the residual intersymbol interference in the difference signal input to the fgL calculator 6. This is achieved by multiplication to generate a received signal that does not contain residual intersymbol interference. The received signal generated by the AGC 7 is subtracted from the difference signal at the output of the attenuator 2 in a subtracter 6. The output of subtractor 6 is A
It is fed back to GC7 and controls the gain of AGC7. At the same time, the output of the 'DFL calculator 6 is supplied to the adaptive filter 5 and used for coefficient updating. Subtractor 2゜Judgment device 3
.. From the adaptive filter 5 to the closed loop circuit,
It operates to cancel intersymbol interference in the received signal applied to input terminal I. This is achieved by the adaptive e-filter 5 generating pseudo intersymbol interference. Therefore, the adaptive filter 5 will be explained in detail.

第1)図は、第10図のアダプティブ・フィルタ5の詳
細ブロック図を示したものである6第1)図における入
力信号106及び107は、それぞれ第10図の判定器
3の出力信号である二値データ系列及びM算器6の出力
信号に対応している。
Figure 1) shows a detailed block diagram of the adaptive filter 5 in Figure 10.6 Input signals 106 and 107 in Figure 1) are the output signals of the determiner 3 in Figure 10, respectively. It corresponds to the binary data series and the output signal of the M calculator 6.

また、第1)図1こおける出力信号108は第10図の
アダプティブ・フィルタ5の出力信号に対応している。
1) The output signal 108 in FIG. 1 corresponds to the output signal of the adaptive filter 5 in FIG.

入力信号106ば、遅延素子100□。Input signal 106, delay element 100□.

乗算器101o、101□、・・・・・−101R−1
及び係数発生器302o、102、−=・・−102R
−0に供給きれる。7秒の遅蛾を与える遅延素子100
1.I(HJ2・・・・・・、100N/R−□ぽ、こ
の順番に接続されており、各々フリップ・フロッグで実
現することができる。ここでへ及びRは正の整数であり
、R2はNの約数とする。また、入力信号106のデー
タ周期HT秒である。遅延素子100m(m=I +2
.・・・・・・N/R−1)の出力にそれぞれ、乗算器
+01.。
Multipliers 101o, 101□, ...-101R-1
and coefficient generator 302o, 102, -=...-102R
-0 can be supplied. Delay element 100 giving a delay of 7 seconds
1. I(HJ2..., 100N/R-□Po, are connected in this order, and each can be realized by flip-frog. Here, H and R are positive integers, and R2 is It is a divisor of N. Also, the data period of the input signal 106 is HT seconds.The delay element 100m (m=I +2
.. . . . N/R-1), and a multiplier +01. .

101).4−1・・・・・・、+01J+R−□ 及
び係数発生J 02 、。
101). 4-1..., +01J+R-□ and coefficient generation J 02 .

102、+1、・・・・・・、102J+R−1に供給
される。但し、j=mXRである。乗算器101に、1
01に+R・・・・・・、101 k+N−R(m=Q
、l、・・・・・・、R−1)でにそれぞれ係数発生器
102,102、・・川・102の出力である各係数と
入カデータが掛けられた後、各乗算結果はすべてカロ算
器103.  Iこ入力されて加算される。8個の加算
器103o、H)3□・・・・・・、103R−□の出
力にスイッチ1040入力接点となる。スイッチ104
 flT秒を周期とする多接点スイッチであり、■も個
の加算器103o、103 □、 ・・・−1)03R
−□の出力をこの順にT/R,秒毎に選択して出力し。
102, +1, . . . , 102J+R-1. However, j=mXR. In the multiplier 101, 1
+R to 01..., 101 k+N-R (m=Q
, l, . . . , R-1), each coefficient which is the output of the coefficient generators 102, 102, . Calculator 103. I is input and added. The outputs of the eight adders 103o, H)3□..., 103R-□ serve as input contacts of the switch 1040. switch 104
It is a multi-contact switch with a period of flT seconds, and includes adders 103o, 103□, ...-1)03R.
- Select and output the output of □ every T/R second in this order.

出力信号108とする。出力信号108に擬似符号間干
渉であり、i’/R,秒毎に擬似符号間干渉が発生さイ
1.る。aに補間定数(インタゼレーシ四ンファクタ)
と呼ばn、所要の信号帯域内で符号間干渉を除去するた
めに、n常Rは2以上の整数となる。一方、スイッチ1
04 と同期して動作するスイッチ105 Hスイッチ
104 と入出力が逆転している。即ち、スイッチ10
5 H人カイg号107をT/R秒毎に8個の接点に順
番に分配する機能を果たす。スイッチ105 の各接点
出力は、同期して動作するスイッチ104 に対応した
接点に入力される信号経路に存在する係数発生器に供給
されている。次に、係数発生回路について詳細ζこ説明
する。
It is assumed that the output signal is 108. Pseudo intersymbol interference occurs in the output signal 108, and pseudo intersymbol interference occurs every i'/R, seconds.1. Ru. a is an interpolation constant (interpolation factor)
In order to eliminate intersymbol interference within a required signal band, n is an integer of 2 or more. On the other hand, switch 1
Switch 105 operates in synchronization with H switch 104 and input/output are reversed. That is, switch 10
5 Performs the function of sequentially distributing H-jinkai-g-107 to 8 contact points every T/R seconds. Each contact output of switch 105 is fed to a coefficient generator present in the signal path input to the contact corresponding to switch 104 which operates synchronously. Next, the coefficient generation circuit will be explained in detail.

第12図は第1)図の係数発生器1021(!A’=0
.1.・・・・・・、N−1)の詳細ブロック寵を示し
たものである。第12図の入力信号200は第1)図の
入力信号106又は遅延素子100,100.・・・・
・・、 J 00 N/R−1の出力信号に対応してい
る。また。
FIG. 12 shows the coefficient generator 1021 (!A'=0) in FIG.
.. 1. . . . , N-1). The input signal 200 in FIG. 12 is the input signal 106 in FIG.・・・・・・
..., corresponds to the output signal of J 00 N/R-1. Also.

第12図の入力信号201は、第1)図におけるスイッ
チ105 の接点出力に対応している。さらに、第12
図の出力信号203は第1)図における係数発生器10
21! の出力に対応している。第12図1こおいて、
入力信号200及び201 は乗算器204に供給され
、その乗算結果は加算器2oG・の一方の入力となる。
The input signal 201 in FIG. 12 corresponds to the contact output of the switch 105 in FIG. 1). Furthermore, the 12th
The output signal 203 in FIG. 1) is the coefficient generator 10 in FIG.
21! It corresponds to the output of In Figure 12 1,
Input signals 200 and 201 are supplied to multiplier 204, and the multiplication result becomes one input of adder 2oG.

加算器205  の出力はT秒の遅延素子206を介し
て帰還されており、1秒毎に行なわれる係数の更新は乗
W、器204に供給されている入力信号200及び20
1 の相関値を1サンプル前の係数値に加えることによ
り実現される。出力信号203が係数である。
The output of the adder 205 is fed back through a delay element 206 of T seconds, and the update of the coefficients performed every second is multiplied by the input signals 200 and 20 supplied to the adder 204.
This is achieved by adding a correlation value of 1 to the coefficient value of one sample before. Output signal 203 is the coefficient.

(発明が解決しようとする問題点) 以上、第1)図、第12図を参照して説明した第10図
のアダ1デイプ・フィルタ5により発生された擬似符号
間干渉に減算器2の一方の入力となる。yR算器2では
入力端子lから供給される受信信号から擬似符号間干渉
を差し引いた差信号(=残留符号間干渉を含んだ受信信
号、ただし。
(Problems to be Solved by the Invention) As described above, one of the subtracters 2 is applied to the pseudo intersymbol interference generated by the adder 1 deep filter 5 in FIG. becomes the input. In the yR calculator 2, a difference signal obtained by subtracting the pseudo intersymbol interference from the received signal supplied from the input terminal l (=received signal including residual intersymbol interference, however).

〔残留符号間干渉〕=〔符号間干渉〕−〔擬似符号間干
渉〕)が得られ非判定器3.減算器6に供給される。−
万、AGC7と減算器6からなる閉ループ回路は減算器
6に供給される差信号中の残留符号間干渉だけを正確に
取り出すようζこ動作する。AGC7に供給された判定
器30田方信号汀r倍されて減算器6に入力される。こ
こでrは正数とする。AGC7から減算器6に供給され
た信号は、減算器6に供給された差信号からtfL算さ
れ。
[Residual intersymbol interference] = [Intersymbol interference] - [Pseudo intersymbol interference]) is obtained and the non-determiner 3. It is supplied to a subtracter 6. −
The closed loop circuit consisting of the AGC 7 and the subtracter 6 operates to accurately extract only the residual intersymbol interference in the difference signal supplied to the subtracter 6. The Tagata signal from the determiner 30 supplied to the AGC 7 is multiplied by r and input to the subtracter 6. Here, r is a positive number. The signal supplied from the AGC 7 to the subtracter 6 is subjected to tfL calculation from the difference signal supplied to the subtracter 6.

制御信号としてAGC7に帰還される。AGC7では、
 1ftS器6から帰還された信号を用いて減算器6の
出力が残留符号間干渉に等しくなるようにrを修正する
。すなわち−AGC7は、差信号中に含まれる残留符号
間干渉以外の信号を擬似的に作り出す。該減算器6の出
力は誤差としてアダプティブ・フィルタ5に供給され、
係数更新Cご用いられる。ここで、前記アダプティブ・
フィルタ5が適応動作を行なうためにはアダ17″イブ
・フィルタ5に正しく残留符号間干渉が供給される必要
がある。ところが、減算器2の出力信号である差信号に
に残留符号間干渉以外の信号も含まれているので、減算
器2の出力信号を直接アダプティブ・フィルタ5に供給
したと仮定すると残留符号間干渉が正確に得られなくな
ってしまう。従って。
It is fed back to the AGC 7 as a control signal. In AGC7,
Using the signal fed back from the 1ftS unit 6, r is corrected so that the output of the subtracter 6 is equal to the residual intersymbol interference. That is, the -AGC 7 pseudo-generates a signal other than the residual intersymbol interference included in the difference signal. The output of the subtracter 6 is supplied as an error to the adaptive filter 5,
Coefficient update C is used. Here, the adaptive
In order for the filter 5 to perform an adaptive operation, it is necessary to correctly supply residual intersymbol interference to the adder 17'' filter 5.However, in the difference signal that is the output signal of the subtractor 2, there is no residual intersymbol interference other than the residual intersymbol interference. Therefore, if it is assumed that the output signal of the subtracter 2 is directly supplied to the adaptive filter 5, the residual intersymbol interference cannot be accurately obtained.

アダプティブ−フィルタ5の適応能力が失われることに
なる。そこで、従来は第10図1こ示したようtコ、減
算器6.AGC7%付:r+I]L、 ”1:減算器2
の出力信号である差信号から擬似的な残留符号間干渉以
外の信号を差引くことにより、アダプティブ・フィルタ
5の適応動作を保証するという方法か用いられて米た。
The adaptive ability of the adaptive filter 5 will be lost. Therefore, conventionally, as shown in FIG. 10, a subtracter 6. With AGC7%: r+I]L, “1: Subtractor 2
A method has been used in which the adaptive operation of the adaptive filter 5 is guaranteed by subtracting signals other than pseudo residual intersymbol interference from the difference signal that is the output signal of the filter.

この方法は、AGC7により受信信号の判定結果である
二値データ系列を用いて符号間干渉を含まない受信信号
を生成し、減算器6において前記差信号から差引く。A
GC7と減算器6により、残留符号間干渉成分が得られ
、アゲブチイブ・フィルタ5の適応動作が保証されるこ
とになる。ところが、従来の制御方法でfl−AGC7
が必要になるとともに、十分な符号間干渉抑圧度を得る
ためには、減算器6にAGC7から供給される符号間干
渉を含まない受信信号を望ましいレベルに保つという複
雑な制御を必要とし、ハードウェア規模が大きくなると
いう欠点があった。
In this method, an AGC 7 uses a binary data sequence that is a determination result of a received signal to generate a received signal that does not include intersymbol interference, and a subtracter 6 subtracts it from the difference signal. A
The residual intersymbol interference component is obtained by the GC 7 and the subtracter 6, and the adaptive operation of the aggressive filter 5 is guaranteed. However, with the conventional control method, fl-AGC7
In addition, in order to obtain a sufficient degree of intersymbol interference suppression, complicated control is required to maintain the received signal, which does not include intersymbol interference, supplied from the AGC 7 to the subtracter 6 at a desired level. The disadvantage is that the size of the software becomes large.

本発明の目的は、簡単で、かつノ・−ドウエア規模が小
さい判定帰還による符号間干渉除去方法及び装置Nを提
供することにある。
An object of the present invention is to provide an intersymbol interference removal method and apparatus N using decision feedback that is simple and requires small hardware scale.

(問題点を解決するための手段) 本発明によれば、波形伝送時に発生する符号間干渉をア
ダプティブ・フィルタにより発生される擬似符号間干渉
を用いて除去する方法iこおいて。
(Means for Solving the Problems) According to the present invention, there is provided a method for removing intersymbol interference occurring during waveform transmission using pseudo intersymbol interference generated by an adaptive filter.

符号間干渉を含んだ受信信号から該擬似符号間干渉を差
し引いて差信号を得た後、該差1^号と該差信号を遅延
させた遅延信号を加算もしくに減算して残留符号間干渉
を求め、前記差信号を復調して得らnるデータ系列の特
定のパターンを検出したときだけ、前記残留符号間干渉
を用いて前記アダプティブ・フィルタの係数を更新し、
更新にあたっては更新の直前に用いられた前記アゲブチ
イブ・フィルタの係数と前記遅延信号の遅延時間だけ前
に用いられた係数を同時に更新することを特徴とする判
定帰還による符号間干渉除去方法が得られる。
After subtracting the pseudo intersymbol interference from the received signal containing intersymbol interference to obtain a difference signal, add or subtract the difference 1^ signal and a delayed signal obtained by delaying the difference signal to obtain the residual intersymbol interference. determining the interference and updating the coefficients of the adaptive filter using the residual intersymbol interference only when a specific pattern of the data sequence obtained by demodulating the difference signal is detected;
An intersymbol interference removal method using decision feedback is obtained, which is characterized in that upon updating, the coefficients of the aggressive filter used immediately before the update and the coefficients used before by the delay time of the delayed signal are simultaneously updated. .

また、本発明によれば、波形伝送時に発生する符号間干
渉を除去する際に、受信信号をジは復調データを作り出
す判定器と、該判定器から供給される前記復調データ及
び誤差信号を受け−Aや的に符号間干渉レプリカを生成
するためのアダプティブ・フィルタと、該符号間干渉を
含んだ受信信号と該符号間干渉レプリカとの善を得るた
めの減算器と、該減算器の出力を標本化して保持するた
めの縦続接続された複数個のサンプル・ホールド回路と
、前記減算器の出力と該縦続接続されたサンプル・ホー
ルド回路の出力の差又は和を得るための演算器と、該演
算器の出力と零のいずれかを選択するセレクタと前記復
調データを受けて該セレクタを制御する信号を発生する
パターン・チェック回路を具備し、前記セレクタの出力
を前記誤差信号として前記アゲブチイブ・フィルタに帰
還して、該アゲブチイブ・フィルタの係数の更新は更新
の(1前に用いられた係数と前記縦続接続されたサンプ
ル・ホールド回路の遅延時間だけ前に用すらnた係数を
同時に更新することを特徴とする判定帰還による符号間
干渉除去装置が得られる。
Further, according to the present invention, when removing intersymbol interference that occurs during waveform transmission, the received signal is divided into a determiner that generates demodulated data, and receives the demodulated data and error signal supplied from the determiner. - an adaptive filter for generating an intersymbol interference replica according to A, a subtracter for obtaining the best result between a received signal containing the intersymbol interference and the intersymbol interference replica, and an output of the subtractor; a plurality of cascade-connected sample-and-hold circuits for sampling and holding; and an arithmetic unit for obtaining the difference or sum between the output of the subtracter and the output of the cascade-connected sample-and-hold circuits; A selector that selects either the output of the arithmetic unit or zero, and a pattern check circuit that receives the demodulated data and generates a signal that controls the selector, and uses the output of the selector as the error signal to control the aggressive Returning to the filter, the coefficients of the aggressive filter are updated by simultaneously updating the previously used coefficients and the coefficients used before the delay time of the cascaded sample-and-hold circuits. An intersymbol interference canceling device using decision feedback characterized by the following is obtained.

(作用) 本発明に1判定器出力を定数倍して残留符号間干渉を含
まない受信信号を生成し、差信号から差し引くという従
来の方法とは異なり、受信信号のアイ・パターンの特性
に注目し残留符号間干渉がある確率で正確に取り出され
るように横取した。
(Operation) Unlike the conventional method of multiplying the output of the 1-determiner by a constant to generate a received signal that does not contain residual intersymbol interference and subtracting it from the difference signal, the present invention focuses on the characteristics of the eye pattern of the received signal. The residual intersymbol interference was intercepted so that it could be extracted accurately with a certain probability.

即ち二値符号系を含む伝送路符号の受信信号のアイ・パ
ターンの特性によれば、現在のサンプル値と1T秒(i
は正整数)前のサンプル値がほぼ同一の値又は、逆極性
で各々の絶対値がほぼ同一の値となる確率の最小値は零
でないある正の値をとる。
That is, according to the characteristics of the eye pattern of the received signal of the transmission path code including the binary code system, the current sample value and 1T seconds (i
is a positive integer) The minimum probability that the previous sample values are approximately the same value or that the respective absolute values are approximately the same value with opposite polarity takes a certain positive value that is not zero.

従って、差信号(=残留符号間干渉を含んだ受信信号)
について現在のサンプル値とiT秒前のサンプル値の差
又は和をとることをこより、零でないある正の確率で符
号間干渉のないときには差、またに和に零に、それ以外
に残留符号間干渉そのものになる。それゆえ、残留符号
間干渉が零でないある正の確率で正確に検出できる力)
ら、その差又は和を誤差信号として用いれば、アダプテ
ィブφフィルタの適応動作が保証される。さらに、現在
の差信号とiT秒前の差信号の和またに差を誤差信号と
して用いるので、該誤差信号は直前に使用烙ワた係数と
iT秒前に使用された係数の両者に依存する。ゆえζこ
、直前に使用された係数とiT秒前0こ使用された係数
とを同時に更新すルコトニより、係数・の収束時間を短
縮できる0(実施例) 次に図面を参照して本発明について、詳細に説明する。
Therefore, the difference signal (=received signal containing residual intersymbol interference)
By calculating the difference or sum of the current sample value and the sample value iT seconds ago for It becomes interference itself. Therefore, the ability to accurately detect residual intersymbol interference with a certain positive probability that it is not zero)
If the difference or sum thereof is used as an error signal, the adaptive operation of the adaptive φ filter is guaranteed. Furthermore, since the sum or difference between the current difference signal and the difference signal iT seconds ago is used as an error signal, the error signal depends on both the coefficient used immediately before and the coefficient used iT seconds ago. . Therefore, the convergence time of the coefficient can be shortened by simultaneously updating the coefficient used just before and the coefficient used iT seconds ago (Example) Next, referring to the drawings, the present invention will be explained. will be explained in detail.

第1図は本発明の一実施例を示すブロック図である。同
図において、第1O図と同一の参照番号を付与された機
能ブロックに第10図と同一の機能を持つとする。第1
図と第10図の相違点にサンプル・ホールド回路8□、
82.・・・・・・、8p(p=iXR)  の縦続接
続から成るブロック、減算器9、セレクタ10.パター
ン・チェック回路1)゜アダプティブ・フィルタ15か
らなる部分であり。
FIG. 1 is a block diagram showing one embodiment of the present invention. In this figure, it is assumed that functional blocks given the same reference numbers as in FIG. 1O have the same functions as in FIG. 10. 1st
The difference between the figure and Fig. 10 is the sample and hold circuit 8□,
82. . . ., a block consisting of 8p (p=iXR) cascade connections, a subtracter 9, a selector 10. The pattern check circuit 1) is a part consisting of an adaptive filter 15.

その他の構成は第10図と全く同一である。ただし、簡
単のためサンプル・ホールド回路の標本化ζこ要する時
間は無視できると仮定する。この回路tこついて説明す
る前に、全体の構成について簡単番こ述べる。入力端子
lに入力された受信信号は減算器2に供給される。減算
器2においてアダプティブ・フィルタ15で発生された
擬似符号間干渉を差し引かれて得られた差信号(=残留
符号間干渉を含んだ受信信号)は1判定器3、サンプル
・ホールド回路8□、88.・・・・・・、8.の縦続
接続から成るブロック及び減算器9に供給される。判定
器3の出力は出力端子4とパターンチェック回路1)と
アダプティブ・フィルタ151こ供給される。アダプテ
ィブ・フィルタ15.減算器2.サンプル8  、、、
、、。
The other configurations are exactly the same as in FIG. 10. However, for simplicity, it is assumed that the time required for sampling ζ of the sample-and-hold circuit can be ignored. Before explaining the details of this circuit, a brief description of the overall configuration will be given. The received signal input to the input terminal l is supplied to the subtracter 2. The difference signal obtained by subtracting the pseudo intersymbol interference generated by the adaptive filter 15 in the subtracter 2 (=received signal containing residual intersymbol interference) is 1 determiner 3, sample and hold circuit 8□, 88.・・・・・・、8. and a subtractor 9. The output of the determiner 3 is supplied to an output terminal 4, a pattern check circuit 1), and an adaptive filter 151. Adaptive filter 15. Subtractor 2. Sample 8...
,,.

・ホールド回路80、2.  .8.の縦続接続から成
るブロック、減算器9.セレクタlOからなる閉ループ
回路はアダ1テイプ・フィルタ15の適応動作を実現す
るものであり、パターン番チェック回路1)は係数更新
を選択的に0行なうように該閉ルー1回路を制御する。
- Hold circuit 80, 2. .. 8. A block consisting of a cascade of subtractors 9. A closed loop circuit consisting of a selector IO realizes the adaptive operation of the adder 1 tape filter 15, and a pattern number check circuit 1) controls the closed loop 1 circuit so as to selectively update the coefficients to 0.

アダプティブ・フィルタ15の構成については、第10
図で説明したものと基本的に等しいが、第1)図及び第
12図の回路構成は若干変更する必要がある。これにつ
いては、後述する。次に、減算器9の出力と、減算器2
の出力である差信号中の残留符号間干渉との関係につい
て詳細に説明するが、その前に伝送符号について述べる
Regarding the configuration of the adaptive filter 15, see section 10.
Although the circuit configurations are basically the same as those explained in the figures, the circuit configurations in FIGS. 1) and 12 need to be slightly modified. This will be discussed later. Next, the output of subtractor 9 and the output of subtractor 2
The relationship with the residual intersymbol interference in the difference signal that is the output of is described in detail, but before that, the transmission code will be described.

第2図(al、 (blは二値符号の代表例を示したも
のであり、同図(a)にバイフェーズ符号を、(b)は
MSK(ミニマム・シフト・キーイング)符号のハ/l
/ ス彼形をそれぞれ示す。第2因(algこ示したよ
うにバイフェーズ符号でに10“及び1)“のデータに
対して極性の反転したパルス波形を割り当てる。
Figure 2 (al, (bl) shows typical examples of binary codes; (a) shows the biphase code, and (b) shows the MSK (minimum shift keying) code H/l.
/ Indicates each figure. As shown in the second factor (alg), a pulse waveform with inverted polarity is assigned to the data of 10" and 1" in the biphase code.

両者のパルスに共に、1ビット@T秒の中心で極性が反
転しており、■ビット円で正負がバランスし1いるとい
う特徴をもっている、 これに対し。
In contrast, both pulses have the characteristic that the polarity is reversed at the center of 1 bit @ T seconds, and the positive and negative are balanced at the bit circle.

第2図(b)ζこ示したように1M5K符号でに4釉類
のパルス波形を用意する、即ち、10′及び1′のデー
タIこ対し、それぞれ極性の反転した10#モー)”(
!:’1 ′モードの2棟類の)・ルス波形’1)意す
る。これら2親類のモード遷#に、第2図(ト)の太い
矢印で水性ており、現時点のモード傷シンボル前のモー
ドにより決定される。このM SK符号は退出シンボル
波形の境5’Hこて必ず極性が反転するという性質を狩
っている。なお、MSN符号では、′1“に対してfl
lシンホル内で正負のバランスが取れているが、′0“
に対しては正負がバランスしていない。しかし、第2図
(b)のモード遷移を示す太い矢印の方向から明らかl
なように、連続するデータ系列内で′″0′が偶数個存
在すわば正負のバランスは取れており、直流成分にほと
んど無視できる。第2図(a)に示した伝送路符号が伝
送路を通って伝送され、符号間干渉を受けて第1図の入
力端子口こ入力される。
Figure 2 (b) ζ As shown, four types of pulse waveforms are prepared in the 1M5K code, that is, 10# mode with reversed polarity for each 10' and 1' data I).
! : '1'mode's two-wave type ) and Luss waveform '1) means. The mode transitions of these two relatives are indicated by the thick arrows in Figure 2 (g) and are determined by the mode in front of the current mode symbol. This MSK code is characterized by the fact that the polarity always inverts at the boundary 5'H of the exit symbol waveform. In addition, in the MSN code, fl for '1''
Although positive and negative are balanced within the symbol, '0''
There is no balance between positive and negative. However, it is clear from the direction of the thick arrow indicating the mode transition in Figure 2(b) that
As shown, if there is an even number of ``0'' in a continuous data series, the positive and negative values are balanced and can be almost ignored as DC components.The transmission line code shown in Figure 2 (a) is The signal is transmitted to the input terminal of FIG. 1 after being subjected to intersymbol interference.

第3囚げ第2図に示した伝送符号を採用したときの受信
信号アイ・パターン例を示す、第3図にI)及び(bl
fl各々第2図tal、 (blに対応してそれぞれバ
イフェーズ符号及びMSK符号のアイ・パターンである
。同図に示すよう番こ、受信信号アイ・パターンに、高
域成分が除去され丸みを帯びたものとなる。本来、受信
信号アイ・パターンには符号間干渉成分が含まれている
が、最初説明を簡単にするため図示したアイ・パターン
に理想的で、符号間干渉を含まないものとする。
Figure 3 shows an example of the received signal eye pattern when the transmission code shown in Figure 2 is adopted.
fl and (corresponding to bl, respectively, are the eye patterns of the bi-phase code and MSK code in Fig. 2.) As shown in the figure, the received signal eye pattern is rounded by removing high-frequency components. Originally, the received signal eye pattern contains intersymbol interference components, but to simplify the explanation, the eye pattern shown in the figure is ideal and does not contain intersymbol interference. shall be.

いま、第3図(b)に示すMSK符号の受信信号アィ・
パターンに注目する。受信(i号アイ・パターンの特性
によれは、現在のサンプル値とiT抄(iは正整数)前
のサンプル値がほぼ同一の値又は逆極性で各々の絶対値
がほぼ同一の値となるので。
Now, the received signal A of the MSK code shown in FIG. 3(b) is
Pay attention to patterns. Depending on the characteristics of the received (i) eye pattern, the current sample value and the sample value before iT (i is a positive integer) are almost the same value, or their absolute values are almost the same with opposite polarities. So.

iT秒(iは正整数)前のサンダル値そiT秒遅延させ
てから、現在のサンダル値から差引くか。
Is the sandal value from iT seconds ago (i is a positive integer) delayed by iT seconds and then subtracted from the current sandal value?

又は加算することOこよって受信信号を相殺することが
できる。第4図(at、 (b)にi = 2の場合−
こついて受信信号相殺の様子を表わしたもので、3つの
波形は右から;1則こ現在、T秒削、2T砂前のシンボ
ル波形である。1444図(a)iこ示した波形の連続
パターンのときには、現在のシンボル波形と2T秒前の
シンボル波形が同一に、第4図(bigこ示した波形の
連続パターンのときには、逆極性で各々の絶対値が同一
の波形になる。また1石4図に示した波形の連続パター
ン、又は同図の組み会わせと絶対値が同じで極性だけが
反対の波形パターン以外でに、現在のシンボル波形と2
T8)前のシンボル波形か同−又は、逆極性で各々の絶
対値が同一の値ζこなり得ないことも、明らかである。
Alternatively, the received signal can be canceled by adding O. In Fig. 4 (at, (b) for i = 2 -
This shows how the received signal is canceled out, and the three waveforms are from the right: the symbol waveforms for the 1st rule, the T second cut, and the 2T sand. 1444 (a) In the case of the continuous pattern of waveforms shown in Fig. 4, the current symbol waveform and the symbol waveform 2T seconds ago are the same, and in the case of the continuous pattern of waveforms shown in Fig. The waveforms have the same absolute value.Also, other than the continuous pattern of waveforms shown in Figure 4, or the waveform pattern with the same absolute value and opposite polarity as the combination shown in the same figure, the current symbol Waveform and 2
T8) It is also clear that the absolute value of each symbol cannot be the same value ζ with the same or opposite polarity of the previous symbol waveform.

第4因に示した波形パターンの場合に、現在のサンプル
値と2T秒前のサンプル値が同一の値又は、逆極性で各
々の絶対値が同一の値となることは容易にわがる、従っ
て2T秒遅延させたサンプル値を、遅延させていないサ
ンプル値から差し引く、又は遅延させていないサンダル
mに加算することによって受信信号成分に相殺され、出
力は零となる。これからしけらくの間、2T秒遅延させ
たブンフ゛ル値を遅延させていないサンプル値から差し
引く場合に限って話を進め、2T秒遅延させたサンプル
値を遅延させていないサンプル値に加算する場合につい
てに、後で言及する。ここで、理想的でない場合につい
て考えると、受信信号にに残留符号間干渉成分が含まれ
る。残留符号間干渉成分について考えると、現在の残留
符号間干渉の値と2T秒前の残留符号間干渉の値とに無
相関であるから2T秒前の残留符号間干渉の値にランタ
ーム雑音とみなすことができる。2T秒前の残留符号間
干渉の値の振幅分布に正負対称であり、振幅dがIdl
くδ(ただし0りδ)となる確率は零でなく、ある正の
値をとる。従って、減算器9の出力信号に正確な残留符
号間干渉が含まれる確率に零でないある正の値をとるこ
とがわかる。また、一般に残留符号間干渉の大きさは受
信信号に対して十分小でおる。従って、第4図に示した
波形を、理想的でない場合も含めて受信信号波形とみな
して差し支えない。
In the case of the waveform pattern shown in the fourth factor, it is easy to see that the current sample value and the sample value 2T seconds ago are the same value, or have opposite polarities and have the same absolute value. By subtracting the sample value delayed by 2T seconds from the undelayed sample value or adding it to the undelayed sample value m, the received signal component is canceled out and the output becomes zero. For the moment, we will discuss only the case of subtracting a sample value delayed by 2T seconds from a sample value that is not delayed, and we will discuss the case of adding a sample value delayed by 2T seconds to a sample value that is not delayed. will be mentioned later. Now, considering a non-ideal case, the received signal includes a residual intersymbol interference component. Considering the residual intersymbol interference component, since there is no correlation between the current residual intersymbol interference value and the residual intersymbol interference value 2T seconds ago, the residual intersymbol interference value 2T seconds ago is considered to be random noise. be able to. The amplitude distribution of the residual intersymbol interference value 2T seconds ago has positive and negative symmetry, and the amplitude d is Idl
The probability that δ becomes less than δ (however, δ less than 0) is not zero, but takes a certain positive value. Therefore, it can be seen that the probability that the output signal of the subtracter 9 contains accurate residual intersymbol interference takes a certain positive value that is not zero. Furthermore, the magnitude of residual intersymbol interference is generally sufficiently small relative to the received signal. Therefore, the waveform shown in FIG. 4 can be regarded as the received signal waveform, even if it is not ideal.

なお、2サンフ゛ル遅延させたサンプル値を遅延させて
いないヤン7゛ル値力為ら差し引くことによって残留符
号間干渉だけが正確に取り出されるのは、受信信号が第
4図(alに示したパターンに一致するときだりであり
、それ以外のm会は残留符号間干渉ブこけを正確番こ取
り吊すことにできないので、第1図のアダ7テイブ・)
、イルタ150制#は正しく行なわnない。従って、ア
ダプティブ・フィルタ15を止しく訓告するため(こは
、第4図に従って受信信号波形の連続パターンをチェッ
クし、同図のパターンに一致しないときIcは、 アダプティブ・フィルタ15の係数更新を停止する必要
がめる。第4図に示した波形の連続パターンは、第2図
fb)を参照すると、データ傷号が’000”又fl’
 J I 1“の場合であるから、パターン−チェック
はデータ信号の″000“と1)1)“の連続パターン
を検出することになる。なお、第4図でに、現在のサン
プル値から2T秒(データ周期に1秒とする。)ノ前の
サンプルイ直を差し引いた値を対象としてきたが、予め
定められた波形パターンを検出してアダ7テイブ・フィ
ルタ15のも、ある確率で残留符号間干渉だけを正確に
表わすこと1J容易にわ力・る。次に、この残留符号間
干渉の正確な抽出が判定帰還型等電器の適応動作の中で
どのような意味を持つ力・について第1図を参照して説
明する。
Note that only the residual intersymbol interference can be accurately extracted by subtracting the sample value delayed by 2 samples from the undelayed Yang 7 value, because the received signal has the pattern shown in Figure 4 (al). Since the remaining intersymbol interference blocks cannot be accurately resolved, the Ada 7 table in Figure 1)
, Ilta 150 system # is not performed correctly. Therefore, in order to warn the adaptive filter 15 to stop (here, the continuous pattern of the received signal waveform is checked according to FIG. 4, and when it does not match the pattern in the same figure, Ic stops updating the coefficients of the adaptive filter 15. For the continuous waveform pattern shown in Figure 4, refer to Figure 2 fb), the data symbol is '000' or 'fl'.
Since this is the case of "J I 1", the pattern check detects a continuous pattern of "000" and 1) 1) in the data signal. In addition, in Fig. 4, the value obtained by subtracting the previous sample value of 2T seconds (data period is 1 second) from the current sample value was used, but it is also possible to detect a predetermined waveform pattern. It is also easy to use the adaptive filter 15 to accurately represent only the residual intersymbol interference with a certain probability. Next, the meaning of accurate extraction of residual intersymbol interference in the adaptive operation of the decision feedback isoelectric device will be explained with reference to FIG.

第1図1こ示す実施例において、参照数字80,82・
・・・・・、8r)はサンフール・ホールド回路、参照
数字9は減算器、参照数字10はセレクタ、紗照数字1
)はパターン−チェック回路、に照数字15にアダプテ
ィブ・フィルタである。ここで、アダプティブ・フィル
タ15が適応動作を行なうためには。
FIG. 1 In the embodiment shown, reference numerals 80, 82.
..., 8r) is a sunfur hold circuit, reference number 9 is a subtracter, reference number 10 is a selector, and number 1 is a sash
) is a pattern-check circuit, number 15 is an adaptive filter. Here, in order for the adaptive filter 15 to perform an adaptive operation.

減算器2の出力である差信号(=残留符号間干渉を含ん
だ受信信号)中に含まれる残留符号間干渉成分(=〔符
号間干渉〕−〔擬似符号間干渉〕)が正確にアダプティ
ブ・フィルタ15に供給サレる必要かめることは既に述
べた。第1図において、サンプル嘩ホールド回路8□、
8□、・・・・・・、8pの縦続接続から成るブロック
と減算器9はこの条件を満足する目的で付加された物で
あり、減算器9の出力には現在のサンプル値からi T
秒前のサンプル値を差し引いた値が現われるようになっ
てbる。
The residual intersymbol interference component (=[intersymbol interference] - [pseudo intersymbol interference]) contained in the difference signal (=received signal containing residual intersymbol interference) that is the output of the subtracter 2 is accurately adaptive. The necessity for supplying the filter 15 has already been described. In FIG. 1, the sample hold circuit 8□,
The subtracter 9 and the block consisting of the cascade connection of 8□, ..., 8p are added for the purpose of satisfying this condition, and the output of the subtracter 9 is i T
The value obtained by subtracting the sample value from seconds ago appears.

第4図の説明で述べたように、減算器2の出力である差
信号の中の残留符号間干渉成分に第4図(a)−こ示し
た受信信号波形パターンの巻合にけ、減算器9の出力に
おいである確率で正確に取り出されることは明らかであ
る。一方、i;2を例として減算器9の出力に含まれて
いる残留符号間干渉成分について考えると、現在の残留
符号間干渉の値と2T秒前の残留符号間干渉の値とは無
相関であるから、2T秒前の残留符号間干渉の値にラン
ク”ム雑音とみなすことができる。2T秒前の残留符d
がIdl≦δ (ただし04δ)となる確率は零でなく
、ある正の値をとる。従って、減算器9の出力信号に正
確な残留符号間干渉が含まれる確率汀零でないある正の
値をとることがわかる。それゆえ、減算器9の出力を用
いてアダプティブ拳フィルタ15を制御すればアダプテ
ィブ・フィルタ15の適応動作が保証されることζこな
る。なお、い1までは第1図のサンプル参ホールド向路
8□、8□。
As described in the explanation of FIG. 4, the residual intersymbol interference component in the difference signal that is the output of the subtractor 2 is subtracted by the combination of the received signal waveform pattern shown in FIG. 4(a). It is clear that the output of the device 9 is accurately extracted with a certain probability. On the other hand, when considering the residual inter-symbol interference component included in the output of the subtracter 9 using i;2 as an example, the current residual inter-symbol interference value and the residual inter-symbol interference value 2T seconds ago are uncorrelated. Therefore, the value of the residual intersymbol interference 2T seconds ago can be considered to be rank noise.The residual symbol d 2T seconds ago
The probability that Idl≦δ (however, 04δ) is not zero but takes a certain positive value. Therefore, it can be seen that the probability that the output signal of the subtractor 9 contains accurate residual intersymbol interference takes a certain positive value that is not zero. Therefore, if the output of the subtractor 9 is used to control the adaptive fist filter 15, the adaptive operation of the adaptive filter 15 is guaranteed. In addition, up to 1, refer to the sample hold directions 8□ and 8□ in Figure 1.

・・・・−・、8.の紗続接続から成るブロックが2T
秒の遅延を与える場合を例として説明したが、第4図の
説明の中で述べたように、遅延量としてs qt秒(i
に正整数)としても同様の効果が得られる。
......, 8. A block consisting of a continuous connection of is 2T.
The case where a delay of seconds (i
A similar effect can be obtained even if the value is a positive integer).

次に、減算器9の出力信号を制御するパターン・チェッ
ク回路とセレクタ10の動作について説明する。
Next, the operation of the pattern check circuit that controls the output signal of the subtracter 9 and the selector 10 will be explained.

パターン−チェック回路に第4図(aljこ示した受信
信号の波形パターンが出現したことを検出し。
The pattern check circuit detects the appearance of the waveform pattern of the received signal shown in FIG.

それ以外の場合はアタ゛グディブーフィルタ15の係数
更新を停止するためのもので、第5図に示す回路で実現
できる。第5図の入力信号51に、第1図の判定器3の
データ信号ζこ入力信号52はモード信号に等しい。な
お、第1図において1判定器3とパターン・チェック回
路1).及び判定器他的和回路(XNOI(、)55 
Iこよって、現在の信号子53で1)秒遅延させた値の
否定排他的論理和をXN0R55でとることにより、実
現される◎XN0R55の出力に論理積回路(AND)
  59の一方の入力となる。同様にして入力信号52
と1)秒遅延した値の否定排他的@理和をとり、出力を
AND59  のもう一方の入力とする。AND59に
チータイバ号の一致出力とモード信号の一致出力の論理
積をとり出力信号60とする。出力信号60に第1図の
パターン・チェック回路1)からセレクタ101こ供給
される信号に等しい。なお、17秒の遅延を与える遅延
素子53,56triフリツグ・フロップをi制置列接
続することにより実現される。
In other cases, the purpose is to stop updating the coefficients of the tag debug filter 15, and can be realized by the circuit shown in FIG. The input signal 51 of FIG. 5 and the data signal ζ of the determiner 3 of FIG. 1 are equal to the mode signal. In addition, in FIG. 1, 1 determiner 3 and pattern check circuit 1). and a judger adversarial sum circuit (XNOI(,) 55
Therefore, it is realized by taking the negative exclusive OR of the value delayed by 1) second with the current signal 53 using the XN0R55.
This is one input of 59. Similarly, the input signal 52
and 1) take the negative exclusive @reason of the second-delayed value and use the output as the other input of AND59. AND59 performs a logical product of the coincidence output of the Cheetai bar code and the coincidence output of the mode signal, and outputs the output signal 60. The output signal 60 is equal to the signal supplied to the selector 101 from the pattern check circuit 1) of FIG. Note that this is realized by connecting delay elements 53 and 56 tri-flip-flops that provide a delay of 17 seconds in i controlled columns.

セレクタ10はパターン・チェック回路1)から制御信
号を受け、該制御信号により減算器9の出力信号又は零
を選択してアダプティブ・フィルタ15に供給する。セ
レクタ10が減算器9の出力信号をアダ1y″イブ・フ
ィルタ15に供給するときである。セレクタ10とパタ
ーン・チェック回路1)により、正確に残留符号間干渉
が検出されたときだけ1選択的に係数が更新される。
The selector 10 receives a control signal from the pattern check circuit 1), selects the output signal of the subtracter 9 or zero according to the control signal, and supplies the selected signal to the adaptive filter 15. This is when the selector 10 supplies the output signal of the subtracter 9 to the adder 1y'' filter 15.The selector 10 and the pattern check circuit 1) select 1 only when residual intersymbol interference is accurately detected. The coefficients are updated.

第1図のアダ1ティブ・フィルタ15により発生された
擬似符号間干渉に、減算器2に供給される。、減算器2
では入力端子lの入力信号でるる受信信号から擬似符号
間干渉を差し引いた差信号(=残留符号間干渉を含んだ
受信信号、〔残留符号間干渉〕=〔符号間干渉〕−〔擬
似符号間干渉〕)が得られ、判定器3.遅延素子8.減
算器9に供給される0セレクタ10でハ、#算器9の出
力信号か零がパターン・チェ、り回路の出力信号によっ
て選択され、アダプティブ・フィルタ15に供給される
。判定器3で判定された結果にアダプティブ・フィルタ
15に供給されると同時に出力端子4に現わnる。アダ
プティブ・フィルタj5tエセレクタI Oの出力信号
を用いて係数虹新を行なう。次憂こ、第1図に示したア
ダプティブ・フィルタ15と、%IO図に示したアゲブ
チイブ・フィルタ5との違いについて、第6図、第7図
、第1)図、第12図を用いて説明する。
The pseudo intersymbol interference generated by the adaptive filter 15 of FIG. , subtractor 2
Then, the input signal of input terminal l is the difference signal obtained by subtracting pseudo inter-symbol interference from the received signal (=received signal including residual inter-symbol interference, [residual inter-symbol interference] = [inter-symbol interference] - [pseudo-symbol interference]) interference]) is obtained, and the determiner 3. Delay element 8. A 0 selector 10 supplied to the subtracter 9 selects the output signal of the # subtracter 9 or zero according to the output signal of the pattern check circuit and supplies it to the adaptive filter 15. The result determined by the determiner 3 is supplied to the adaptive filter 15 and appears at the output terminal 4 at the same time. Coefficient correction is performed using the output signal of the adaptive filter j5t e-selector IO. Next, we will discuss the differences between the adaptive filter 15 shown in Fig. 1 and the aggressive filter 5 shown in the %IO diagram using Figs. 6, 7, 1), and 12. explain.

第6図は第1図に示したアダプティブ・フィルタ15の
ブロック図で第1)図に対応する。第6図1こ示したア
ダプティブ・フィルタのブロック図では、係数発生器1
02 j、 102 J + i・・・・・・−102
j+R−1(j=mXR,m=1.2;・−、N7Qt
−1)に対して、遅延素子100mだけでなく遅延素子
100m+i の出力信号も同時に供給されている。従
って、遅延素子は全部で(N/a−1+i)個必要とな
る。この接続を行なうことにより、l!新の直前に用い
られたフィルタの係数と菓1図のサンプル・ホールド回
路により遅延された時間だけ前に用いられた係数を同時
に更新することが出来る。アダプティブ・フィルタの構
造が第6図に示したように変更されたことに対応して、
係数発生器102.2も第7図に示すように変更される
。第7図は第12図に対応しており、第12図において
も乗算器204番こ供給される信号200が200□と
2002の2糊類に1乗算器204が乗算器204、と
204□Iこ変更さnている。遅延素子100m の出
力信号H2O01として、遅延素子100m+iの出力
信号に200.として、それぞn乗算器204□、20
4.に供給され。
FIG. 6 is a block diagram of the adaptive filter 15 shown in FIG. 1, and corresponds to FIG. 1). In the block diagram of the adaptive filter shown in FIG.
02 j, 102 J + i...-102
j+R-1 (j=mXR, m=1.2;・-, N7Qt
-1), the output signals of not only the delay element 100m but also the delay element 100m+i are simultaneously supplied. Therefore, a total of (N/a-1+i) delay elements are required. By making this connection, l! It is possible to simultaneously update the coefficients of the filter used immediately before the update and the coefficients used before by the time delayed by the sample-and-hold circuit shown in Figure 1. In response to the change in the structure of the adaptive filter as shown in Figure 6,
The coefficient generator 102.2 is also modified as shown in FIG. FIG. 7 corresponds to FIG. 12, and in FIG. 12 as well, the signal 200 supplied to the multiplier 204 is 1 multiplier 204 and 2002, respectively. I have changed. As the output signal H2O01 of the delay element 100m, the output signal of the delay element 100m+i is set to 200. , n multipliers 204□, 20
4. supplied to.

第6図のスイッチ+05からの信号201  と乗算さ
れて、加算器205で加算される0、rho1#器20
5上205の加算器となる。以上説明したように。
0, which is multiplied by the signal 201 from the switch +05 in FIG.
It becomes an adder of 205 on 5. As explained above.

アゲブチイブ・フィルタの構成を変更し、更新の面前に
用いらnたフィルタの係数と第1囚のサンプル・ホール
ド回路により遅延された時間だけ前に用いらnた係数を
同時に更新することにより。
By changing the configuration of the aggressive filter and simultaneously updating the coefficients of the filter used before the update and the coefficients used previously by a time delayed by the sample-and-hold circuit of the first prisoner.

係数の収束時間を短縮することができる。The convergence time of coefficients can be shortened.

なお、第1図においてサンフル・ホールド回路80.8
.・・・・・・、8pの標本化に要する時間に無視でき
ると仮定していたが、この仮定が成立しない場合ににサ
ンプル・ホールド回路の個数に((ltT/(T−Rδ
)、)+1)個以上用意すれは良い。こC#こ。
In addition, in FIG. 1, the sample hold circuit 80.8
.. It was assumed that the time required for sampling 8p was negligible, but if this assumption did not hold, the number of sample-and-hold circuits would be ((ltT/(T-Rδ)
), )+1) It is good to have at least 1). This C# this.

δはサン7°ル・ホールド回路が標本化に要する時間、
〔X)にXを越えない最大の整数をあられす。
δ is the time required for sampling by the sample and hold circuit,
May [X] be the largest integer not exceeding X.

谷サンプル・ホールド回路のサンフル周期に常にT/凡
で等しい。いま、隣り合ったサンプルφホールド回路の
位相は伝いに(’1’/)t−δ)だけにずれている。
It is always equal to the sample-and-hold period of the valley sample-and-hold circuit by T/about. Now, the phases of adjacent sample φ hold circuits are shifted by ('1'/)t-δ).

このとき、ひとつのサンプル・ホールド回路では標本化
ζこ要する0時間を差し引いた(T/1モーδ)秒だけ
サンプル値がホールドされる。列えは、R,=4、δ=
’l’/32のとさ、サンプル・ホールド回路の固数に
5個以上用意すればよく、5個のサンプル・ホールド回
路を直列接続したsJ会。
At this time, one sample-and-hold circuit holds the sample value for (T/1 mode δ) seconds minus the zero time required for sampling ζ. The arrangement is R,=4,δ=
For 'l'/32, it is sufficient to prepare 5 or more sample-and-hold circuits, and the sJ circuit has 5 sample-and-hold circuits connected in series.

全体のホールド時間に31T/32となる。これに5I
l!lのサンプル・ホールド回路の直列接続で実現でき
る最大のホールド時間である。全体のホールド時間をT
にするには、隣り合ったサンフ”ル・ホールド回路のサ
ンプル位相を順にT15  だけずらせはよい。また、
4つのサンプル・ホールド回路のサンプル位相を順・に
7T/32ずらし、残りの1つヲ前段のサンプル・ホー
ルドのサンプル位相に対して4T/32ずらせても全体
のホールド時間をTにすることがである。このように、
隣り合ったサンプル・ホールド回路のサンプル位相を適
当にすらすことによって、全体のホールド時間をTにす
ることができる。同様−こして+ T/R,より小さい
、いかなるδに対しても、十分な数のサンフ”ル・ホー
ルド回路を直列に接続してサンプル位相を適当に選べは
、任意のホールド時間を得ることができる。従って、一
般に標本化Iこ要する時間が無視できない場合でも′V
の整数倍の任意のホールド時間を得ることができる。
The total hold time is 31T/32. 5I for this
l! This is the maximum hold time that can be achieved by connecting 1 sample-and-hold circuits in series. Total hold time T
To achieve this, it is a good idea to shift the sample phases of adjacent sample hold circuits by T15 in order.
Even if the sample phases of the four sample-and-hold circuits are sequentially shifted by 7T/32, and the remaining one is shifted by 4T/32 from the sample phase of the previous sample-and-hold circuit, the overall hold time can be reduced to T. It is. in this way,
The overall hold time can be reduced to T by appropriately adjusting the sample phases of adjacent sample-and-hold circuits. Similarly, for any δ smaller than +T/R, it is possible to obtain any hold time by connecting a sufficient number of sample hold circuits in series and selecting the sample phase appropriately. Therefore, in general, even if the time required for sampling I cannot be ignored, 'V
Any hold time that is an integer multiple of can be obtained.

第8図に本発明の他の実施例を示すブロック図である。FIG. 8 is a block diagram showing another embodiment of the present invention.

同図において、第1図と同一の参照番号を付与さnた機
能ブロックに第1図と同一の機能を持つとする。第8図
々第1図の相違点は、第1図の減算器9が加算器12に
置き換えられていることであり、その他の部分は全く同
一である。従って、第8図でに減算器2の出力である差
信号に関し、現在の差信号の値とi 141秒前の差信
号の値との和が加算器の出力に現われ、この和の値をア
ダプティブ・フィルタ15の制御に用いることになる。
In the figure, it is assumed that functional blocks given the same reference numbers as in FIG. 1 have the same functions as in FIG. The difference between FIG. 8 and FIG. 1 is that the subtracter 9 in FIG. 1 is replaced with an adder 12, and the other parts are exactly the same. Therefore, regarding the difference signal that is the output of subtractor 2 in FIG. 8, the sum of the current difference signal value and the difference signal value i 141 seconds ago appears at the output of the adder, It will be used to control the adaptive filter 15.

!=2の場合を例として説明すると、第4図(b)に示
す波形パターンすなわちデータ信号が’010” +0
1“ の場合には、第4図(alに関する説明と同様の
理由で、減算器2の出力でるる差信号の中の残留符号間
干渉成分は加算器12の出力においてめる確率で正確に
取り出し得ることは明らかである。それゆえ、加算器1
2の出力を用いてアダプティブ・フィルタ15を制御す
ればアダプティブ・フィルタ15の適応動作が保証され
ることになる。第4図(a)に示した波形パターンに第
5図のパターン・チェック回路で検出できるが、第4図
(b)に示した波形パターンを検出するためには、第5
図に示した回路においてモード信号の一致を検出するX
NOR,58の代わりに排他的論理和を用いて、モード
信号の不一致を検出すればよい。なお、第8図のサンフ
゛ル・ホールド回路8ト83.・・・・・・、8pの縦
続接続から成るブロックに2T秒の遅延を与える場合を
例として斂1明したが、第4図の説明の中で述べたよう
に、遅+Liとして1)秒(iは正整数)としても同様
の効果がある。
! To explain the case where =2 as an example, the waveform pattern shown in FIG. 4(b), that is, the data signal is '010'' +0
1", the residual intersymbol interference component in the difference signal output from the subtracter 2 can be accurately expressed at the output of the adder 12 for the same reason as explained in FIG. 4 (al). It is clear that the adder 1
If the adaptive filter 15 is controlled using the output of 2, the adaptive operation of the adaptive filter 15 is guaranteed. The waveform pattern shown in FIG. 4(a) can be detected by the pattern check circuit shown in FIG. 5, but in order to detect the waveform pattern shown in FIG. 4(b),
X to detect coincidence of mode signals in the circuit shown in the figure
Exclusive OR may be used instead of NOR, 58 to detect mismatch of mode signals. Incidentally, the sample hold circuit 83 in FIG. ......, we have explained the case where a delay of 2T seconds is given to a block consisting of 8p cascade connections as an example, but as mentioned in the explanation of Fig. 4, the delay + Li is 1) seconds. (i is a positive integer) also has the same effect.

以上1本発明を実施例に基づいて詳MBに説明したが、
MSK符号を採用した場合20#と1)#に対するパル
ス波形が異なることと、′?!rhoモードと1モード
を有するという2つの理田により、アダプディプーフィ
ルタ15の溝数に第6図の場合と若干異なる。即ち、′
0#及び′″j#のパルス波形が異なることに対応させ
て、タップ係数を2種類用意し個別に更新させる必要が
あること、また1判定器3より受けたモード信号により
、係数を区別することが必要となる。さらに、今までの
説明では、サンプル・ホールド回路80,83、・・・
・・・。
The present invention has been explained above in detail based on examples, but
When MSK code is adopted, the pulse waveforms for 20# and 1)# are different, and '? ! The number of grooves in the adapter dip filter 15 is slightly different from the case shown in FIG. 6 due to the two reasons of having rho mode and 1 mode. That is, ′
In response to the different pulse waveforms of 0# and ``''j#, it is necessary to prepare two types of tap coefficients and update them individually, and the coefficients are distinguished by the mode signal received from the 1 determiner 3. Furthermore, in the explanation up to now, sample and hold circuits 80, 83, . . .
....

8、の縦続接続から成るブロックの遅延量を2T秒又は
1)秒(iに正整数)と仮定し−Cいたが。
Assuming that the delay amount of a block consisting of 8, cascaded connections is 2T seconds or 1) seconds (i is a positive integer), -C is assumed.

実用上に1)秒の近傍であnは十分であることに言うま
でもない。
Needless to say, n in the vicinity of 1) seconds is practically sufficient.

こrL、壕で1M8に符号を例にして本発明の詳細な説
明してきたが、伝送路符号として、例えば第2図(a)
に示したバイフェーズ符号を用いることができる。バイ
フェーズ符号を用すた場合にMSK符号を用いた場合と
異なることに、受信信号アイ・ノくターンである。従っ
て、パターン−チェックの方式もバイフェーズ符号特有
のものとなる。
The present invention has been explained in detail using the 1M8 code as an example, but as a transmission line code, for example, the code shown in FIG. 2(a)
The biphase code shown in can be used. What is different when using a bi-phase code than when using an MSK code is that the received signal has an eye turn. Therefore, the pattern-checking method is also unique to biphase codes.

第3図1alを参照すると、バイフェーズ符号の受信信
号アイ・パターンにシンボル波形の切り替わる点で、′
4と零以下の2種類の値をとる。従って、シンボル波形
の切り替わる点で必ずOの値をさるMSK符号の受信信
号アイ・パターンとは異なったパターン・チェックをし
なければならない。第9図にバイフェーズ符号に対応す
るパターンφチェック波形を示す。同図(alは現在の
サンプル値から2T秒前のサンプル値を差し引いた値に
よってアダプティブ・フィルタ15を制御する場合に、
同図(b)は現在のサンプル値に2T秒前のサンプル値
を加算した値によって、アダプティブ・フィルタ15を
制御する場合に対応する。第3図1al、 (b)にお
いて、連続する5つの波形に右から順番こ現在よりT秒
後、現在、T秒前、2T秒前、3T秒前のシンボル波形
である。現在よりT秒後のシンボル波形が事前にわかる
ことにありえないので、現在よりT秒後のシンボル波形
が判定されるまで待−)1.係数更新を行なう。バイフ
ェーズ符号の場合は1前後各1つのシンボル波形によっ
て増目したシンボル波形が異なるので、現在のサンプル
値から2T秒前のサンプル値を差し引いた値、又は現在
のすノズル値に2T秒前のサンプル1直を加算した値に
よってアダプティブ・フィルタ15を制御する場合には
、5つのシンボル波形、すなわち現在のシンボル波形の
前後、及び2T秒前のシンボル波形の前後それぞれ2シ
ンボルで合計6シンボル、ただし、2T前のシンボルを
用いる場合に現在のシンボル波形の前lシンボルと2T
秒前のシンボル波形の後lシンボルは共通なので合計5
シンボルtこわたって受信信号波形の連続パターンをチ
ェックしなければならない。第9図(a)でに−101
01″ 及び ’ooooo’  の連続パターンを同
図(bJでは’01)00’及び’ 1)00t′ の
連続パターンを表わしている。バイフェーズ符号の場合
にに、パターン・チェック回路に第9図に示した5つの
連続波形を検出し、こちらの波形を検出したときだけ″
 1′を出力する論理回路を構成すれは、第5図に示し
たMSK符号に対するパターン・チェック回路と同時に
使用することができる。たたし、バイフェーズ符号の場
合には、パターン・チェック回路の入力信号はデータ信
号だけである。
Referring to FIG. 3 1al, at the point where the symbol waveform switches to the received signal eye pattern of the biphase code, '
It takes two values: 4 and less than zero. Therefore, it is necessary to check a pattern different from the received signal eye pattern of the MSK code, which always exceeds the value of O at the point where the symbol waveform changes. FIG. 9 shows a pattern φ check waveform corresponding to the biphase code. In the same figure (al is when controlling the adaptive filter 15 by the value obtained by subtracting the sample value 2T seconds ago from the current sample value,
FIG. 4B corresponds to the case where the adaptive filter 15 is controlled by the value obtained by adding the sample value 2T seconds ago to the current sample value. In FIG. 3, 1al and (b), five consecutive waveforms, in order from the right, are symbol waveforms of T seconds after the present, the present, T seconds ago, 2T seconds ago, and 3T seconds ago. Since it is impossible to know in advance the symbol waveform T seconds from now, wait until the symbol waveform T seconds from now is determined -) 1. Update the coefficients. In the case of bi-phase codes, the increased symbol waveform differs depending on the symbol waveform of one symbol before and after 1, so the value obtained by subtracting the sample value 2T seconds ago from the current sample value, or the value obtained by subtracting the sample value 2T seconds ago from the current sample value, When controlling the adaptive filter 15 by the value obtained by adding the first sample, five symbol waveforms are used, two symbols each before and after the current symbol waveform, and two symbols before and after the symbol waveform 2T seconds ago, for a total of 6 symbols. , when using the symbol 2T ago, the previous l symbol of the current symbol waveform and 2T
The l symbol after the symbol waveform of seconds ago is common, so the total is 5
The continuous pattern of the received signal waveform over symbol t must be checked. Figure 9(a) deni-101
The same figure shows the continuous pattern of '01'' and 'ooooo' (in bJ, the continuous pattern of '01)00' and '1)00t'. In the case of bi-phase code, the pattern check circuit shown in Fig. The five continuous waveforms shown in are detected, and only when this waveform is detected.''
If a logic circuit that outputs 1' is constructed, it can be used simultaneously with the pattern check circuit for the MSK code shown in FIG. However, in the case of a biphase code, the input signal to the pattern check circuit is only a data signal.

以上の説明に、現在のサンプル値から2T秒前のサンプ
ル値を差し引いた値、又は現在のサンプル値に2T秒前
のサン1ル値を加算した値によってアタ′ブチイブ・フ
ィルタ15を制御する場合についてでおるが、現在のブ
ンブル値とiT秒前のサンプル値との和又は差を用いる
ときには。
In the above explanation, when the automatic filter 15 is controlled by the value obtained by subtracting the sample value 2T seconds ago from the current sample value, or by the value obtained by adding the sample value 2T seconds ago to the current sample value However, when using the sum or difference between the current bubble value and the sample value iT seconds ago.

パターン・チェック回路に着目した2つのシンボル波形
の前後各1シンボル波形、会計6シンボル波形の波形パ
ターンを検出してアダ1テイフ・フィルタ15の適応動
作を制御する。こわらの符号以外の伝送路符号について
も同様に考えると、第4図に相当する受信信号パターン
を検出し、アダプティブ・フィルター5の係数更新を制
御すれは。
The adaptive operation of the adder 1-tiff filter 15 is controlled by detecting waveform patterns of one symbol waveform before and after the two symbol waveforms focused on the pattern check circuit, and six symbol waveforms. Considering transmission path codes other than Kowara's codes in the same way, the received signal pattern corresponding to FIG. 4 is detected and the updating of the coefficients of the adaptive filter 5 is controlled.

残留符号間干渉をある確率で正確に取り出すことができ
ることは明らかである。
It is clear that the residual intersymbol interference can be extracted accurately with a certain probability.

(発明の効果) 以上詳細に述べたように、本発明によりは、差信号につ
いて、現在の値とiT秒(ただしiは正整数、Tはデー
タ周期)前の値との差又は和をとることにより受信信号
に含まれる残留符号間干渉成分は零でないある正の値の
碓軍で正確に抽出される。従って、前記の差又は和を用
い、ざらに残留符号間干渉成分が抽出されるような受信
信号成形の連続パターンを検出して選択的に係数更新を
行ってアダ1テイブeフイルタを制御することにより、
適応動作が保証される。また1本発明Eこよりば、i’
l’秒の遅延を与える俵数個のサンプル・ホールド回路
の#1続接続から成るブロックと減算ろ 器又は加算器を組み合わせだことにより、前記の適応動
作を保証できるから、複雑な制御を必要とぜず簡単でか
つハードウェア規模の小さい判定帰還憂こよる符号間干
渉除去方法及び装置を提供できる。さらに1本発明にま
れは、現在使用された係数とiT秒前に使用はれた係数
とを同時に更新するので、係数の収束時間を短縮できる
(Effects of the Invention) As described in detail above, according to the present invention, the difference or sum of the current value and the value iT seconds ago (where i is a positive integer and T is the data period) is calculated for the difference signal. As a result, the residual intersymbol interference component contained in the received signal can be accurately extracted with a certain positive value that is not zero. Therefore, using the above difference or sum, detect a continuous pattern of received signal shaping that roughly extracts the residual intersymbol interference component, and selectively update the coefficients to control the adder-e filter. According to
Adaptive behavior is guaranteed. Also, from the present invention E, i'
By combining a subtractor or an adder with a block consisting of a #1 series connection of several sample-and-hold circuits that provide a delay of 1' seconds, the above-mentioned adaptive operation can be guaranteed, so complex control is not necessary. It is possible to provide a method and device for removing intersymbol interference that is simple and requires small hardware scale and that does not require decision feedback. Furthermore, in rare cases, the present invention simultaneously updates the currently used coefficient and the coefficient that was used iT seconds ago, so that the coefficient convergence time can be shortened.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は1本発明の一実施例を示すブロック図、第21
)(at、 (blに伝送路符号を説明する図、第3図
(at、 (tlは第2図の伝送路符号に対応したアイ
・パターンを示す図、第4図(at、 (blはMSK
符号において残留符号間干渉が正確に取り出される受信
信号波形パターンを示す図、第5図はMSN符号に対す
るパターン・チェック回路の構成を示す図。 の詳細ブロック図、第8図に本発明の他の実施例を示す
ブロック図、第9図(a)、(bli)(イフエーズ符
号−こおいて残留符号間干渉が正確に取り出される受信
信号波形パターン−i@10図は判定帰還による符号間
干渉除去の従来例を示すブロック図。 第1)図に第1O図のアダ1テイフ・フィルタ5の詳細
ブロック図、第12図に第1)図の係数発生回路の詳細
ブロック図である。 図において 1・・・・・・・・・入力端子、  2・・・・・・・
・・減算器、  3・・・・・・・・・判定器、  4
・・・・・・・・・出力端子、  8□、82.・・・
・・・、8pサンプル・ホールド回路、  9・・・・
・・・・・減算器、10・・・・・・セレクタ1)  
1)・・・・・・パターン・チェック回路、   15
・・・・・・アダプティブ・フィルタ、をそれぞれ表わ
している。また、第8図1こおいて、I・・・・・・・
・・入力端子、  2・・・・・・・・・減算器、  
3・・・・・・・・・判定器。 4・・・・・・・・・出力端子、  8,8.・・・・
・・、8i・・・・・・・・・サンプル−ホールド回路
、  10・・・・−・セレクタ、1)・・・・・・パ
ターン・チェック回路、   !2・・・・・・加算器
。 15・・・・・・アダプティブ・フィルタ、をそn+4
表わす。
FIG. 1 is a block diagram showing an embodiment of the present invention;
)(at, (bl is a diagram explaining the transmission line code, FIG. 3(at, (tl is a diagram showing the eye pattern corresponding to the transmission line code in FIG. 2, FIG. 4(at, (bl is MSK
FIG. 5 is a diagram showing a received signal waveform pattern from which residual intersymbol interference is accurately extracted in a code, and FIG. 5 is a diagram showing the configuration of a pattern check circuit for an MSN code. FIG. 8 is a block diagram showing another embodiment of the present invention. FIGS. 9(a) and (bli) (If-Az code - received signal waveform in which residual intersymbol interference is accurately extracted) Pattern-i@10 is a block diagram showing a conventional example of intersymbol interference removal using decision feedback. FIG. 2 is a detailed block diagram of a coefficient generation circuit of FIG. In the figure, 1... Input terminal, 2...
...Subtractor, 3...Determiner, 4
......Output terminal, 8□, 82. ...
..., 8p sample/hold circuit, 9...
...Subtractor, 10...Selector 1)
1) Pattern check circuit, 15
...each represents an adaptive filter. Also, in Figure 8 1, I...
...Input terminal, 2...Subtractor,
3・・・・・・・・・Judgment device. 4...Output terminal, 8,8.・・・・・・
..., 8i... Sample-hold circuit, 10...- Selector, 1)... Pattern check circuit, ! 2...Adder. 15...adaptive filter, son+4
represent.

Claims (2)

【特許請求の範囲】[Claims] (1)波形伝送時に発生する符号間干渉をアダプティブ
・フィルタにより発生される擬似符号間干渉を用いて除
去する方法において、符号間干渉を含んだ受信信号から
該擬似符号間干渉を差し引いて差信号を得た後、該差信
号と該差信号を遅延させた遅延信号を加算もしくは減算
して残留符号間干渉を求め、前記差信号を復調して得ら
れるデータ系列の特定のパターンを検出したときだけ、
前記残留符号間干渉を用いて前記アダプティブ・フィル
タの係数を更新し、更新にあたっては更新の直前に用い
られた前記アダプティブ・フィルタの係数と前記遅延信
号の遅延時間だけ前に用いられた係数を同時に更新する
ことを特徴とする判定帰還による符号間干渉除去方法。
(1) In a method of removing intersymbol interference that occurs during waveform transmission using pseudo intersymbol interference generated by an adaptive filter, a difference signal is obtained by subtracting the pseudo intersymbol interference from a received signal that includes intersymbol interference. After obtaining the difference signal, the residual intersymbol interference is obtained by adding or subtracting the difference signal and a delayed signal obtained by delaying the difference signal, and when a specific pattern of the data sequence obtained by demodulating the difference signal is detected. only,
The coefficients of the adaptive filter are updated using the residual intersymbol interference, and in updating, the coefficients of the adaptive filter used immediately before the update and the coefficients used before the delay time of the delayed signal are simultaneously updated. An intersymbol interference removal method using decision feedback characterized by updating.
(2)波形伝送時に発生する符号間干渉を除去する際に
、受信信号を受け復調データを作り出す判定器と、該判
定器から供給される前記復調データ及び誤差信号を受け
適応的に符号間干渉レプリカを生成するためのアダプテ
ィブ・フィルタと、該符号間干渉を含んだ受信信号と該
符号間干渉レプリカとの差を得るための減算器と、該減
算器の出力を標本化して保持するための縦続接続された
複数個のサンプル・ホールド回路と、前記減算器の出力
と該縦続接続されたサンプル・ホールド回路の出力の差
又は和を得るため演算器と、該演算器の出力と零のいず
れかを選択するセレクタと、前記復調データを受けて該
セレクタを制御する信号を発生するパターン・チェック
回路とを具備し、前記セレクタの出力を前記誤差信号と
して前記アダプティブ・フィルタに帰還して、該アダプ
ティブ・フィルタの係数の更新は更新の直前に用いられ
た係数と前記縦続接続されたサンプル・ホールド回路の
遅延時間だけ前に用いられた係数を同時に更新すること
を特徴とする判定帰還による符号間干渉除去装置。
(2) When removing intersymbol interference that occurs during waveform transmission, a determiner that receives the received signal and generates demodulated data, and an adaptive intersymbol interference that receives the demodulated data and error signal supplied from the determiner. an adaptive filter for generating a replica; a subtracter for obtaining a difference between the received signal containing the intersymbol interference and the intersymbol interference replica; and a subtracter for sampling and holding the output of the subtractor. a plurality of cascade-connected sample-and-hold circuits; an arithmetic unit for obtaining the difference or sum between the output of the subtracter and the output of the cascade-connected sample-and-hold circuits; a pattern check circuit that receives the demodulated data and generates a signal for controlling the selector; the output of the selector is fed back to the adaptive filter as the error signal; The coefficients of the adaptive filter are updated by simultaneously updating the coefficients used immediately before the update and the coefficients used before the delay time of the cascaded sample-and-hold circuits. Interference remover.
JP22527485A 1985-10-08 1985-10-08 Method and device for removing inter-code interference due to feedback of decision Pending JPS6282827A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22527485A JPS6282827A (en) 1985-10-08 1985-10-08 Method and device for removing inter-code interference due to feedback of decision

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22527485A JPS6282827A (en) 1985-10-08 1985-10-08 Method and device for removing inter-code interference due to feedback of decision

Publications (1)

Publication Number Publication Date
JPS6282827A true JPS6282827A (en) 1987-04-16

Family

ID=16826754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22527485A Pending JPS6282827A (en) 1985-10-08 1985-10-08 Method and device for removing inter-code interference due to feedback of decision

Country Status (1)

Country Link
JP (1) JPS6282827A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111756392A (en) * 2019-03-26 2020-10-09 创发信息科技(苏州)有限公司 Radio frequency interference detection and elimination system applied to Ethernet
CN112305406A (en) * 2020-10-14 2021-02-02 上海华虹宏力半导体制造有限公司 Chip micro analog signal testing method and device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111756392A (en) * 2019-03-26 2020-10-09 创发信息科技(苏州)有限公司 Radio frequency interference detection and elimination system applied to Ethernet
CN112305406A (en) * 2020-10-14 2021-02-02 上海华虹宏力半导体制造有限公司 Chip micro analog signal testing method and device
CN112305406B (en) * 2020-10-14 2024-03-15 上海华虹宏力半导体制造有限公司 Chip tiny analog signal testing method and testing device

Similar Documents

Publication Publication Date Title
US4730343A (en) Decision feedback equalizer with a pattern detector
EP0454445B1 (en) Waveform equalizer using a neural network
JP3400545B2 (en) Decision feedback type equalizer
JPS6282827A (en) Method and device for removing inter-code interference due to feedback of decision
CA1289198C (en) Line equalizer
JP2518690B2 (en) Transversal filter control circuit
JP2000049881A (en) Communication system
JPS6248816A (en) Decision feedback type equalizing system
JPH01149618A (en) Decision feedback type equalization system
JPS62247633A (en) Method and device for elimination fo inter-code interference by decision feedback
US20090168934A1 (en) Timing Recovery Circuit and Method Thereof
JPS6249732A (en) Decision feedback type equalizing system
JPH01188036A (en) Discrimination feedback type equalizing system
JPS62247632A (en) Elimination device for inter-code interference by decision feedback
JPS62247634A (en) Decision feedback type equalizer
JPH01233836A (en) Method and device for eliminating inter-code interference by decision feedback
JPS62247630A (en) Method and device for elimination of inter-code interference by decision feedback
JPS6282828A (en) Method and device for removing inter-code interference due to feedback of decision
JPS6253029A (en) Method of eliminating inter-code interference by decision feedback
JPS62247631A (en) Method and device for decision feedback type equalization
JPH01233838A (en) Method and device for eliminating inter-code interference by decision feedback
JPS59218051A (en) Automatic waveform equalizer
JP2002354055A (en) Duty correction circuit
JP2511157B2 (en) Automatic equalizer
JPH0298222A (en) Method and apparatus for eliminating echo