JPH01233838A - Method and device for eliminating inter-code interference by decision feedback - Google Patents

Method and device for eliminating inter-code interference by decision feedback

Info

Publication number
JPH01233838A
JPH01233838A JP6088488A JP6088488A JPH01233838A JP H01233838 A JPH01233838 A JP H01233838A JP 6088488 A JP6088488 A JP 6088488A JP 6088488 A JP6088488 A JP 6088488A JP H01233838 A JPH01233838 A JP H01233838A
Authority
JP
Japan
Prior art keywords
signal
output
demodulated data
switch
intersymbol interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6088488A
Other languages
Japanese (ja)
Inventor
Akihiko Sugiyama
昭彦 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6088488A priority Critical patent/JPH01233838A/en
Publication of JPH01233838A publication Critical patent/JPH01233838A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate interference in a symbol waveform by receiving an error signal and a demodulated data series by a 1st adaptive filter to revise the coefficient, receiving the polarity of the 1st half of the succeeding symbol waveform predicted by a 2nd adaptive filter, revising the coefficient when the demodulated data series takes a specific value and adding outputs of the 1st and 2nd adaptive filters. CONSTITUTION:The 1st adaptive filter 19 receives an error signal and a demodulated data series obtained by selecting any of the inter residual code interference signal and the difference signal based on the sampling phase and the demodulated data series to revise the coefficient, and the 2nd adaptive filter 25 receives the first half of the polarity of the difference signal and the demodulated data series to revise the coefficient only when the demodulated series takes a specific value and outputs of the 1st and 2nd adaptive filters 19, 25 are added to produce a pseudo inter-code interference signal. Thus, the interference in a symbol waveform is eliminated.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は波形伝送に際して発生する符号間干渉を除去す
るための判定帰還による符号間干渉除去方法およびその
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an intersymbol interference removal method and apparatus using decision feedback for removing intersymbol interference that occurs during waveform transmission.

(従来の技術) 波形伝送の際に生ずる符号間干渉を除去する公知の技術
として判定帰還型等什器が知られている(IEEE T
RANSACTIONS  ONCOMMUNICAT
IONS;32巻3号、1984年、258〜266ペ
ージ参照)。
(Prior Art) A decision feedback type fixture is known as a known technology for removing intersymbol interference that occurs during waveform transmission (IEEE T
RANSACTIONS ONCOMMUNICAT
IONS; Vol. 32, No. 3, 1984, pp. 258-266).

第7図に判定帰還型等化器の従来例を示す。第7図の回
路は伝送路を介して送信側と接続されている。ここでは
、簡単のため、ベースバンド伝送を仮定して説明する。
FIG. 7 shows a conventional example of a decision feedback type equalizer. The circuit shown in FIG. 7 is connected to the transmitting side via a transmission line. Here, for simplicity, explanation will be given assuming baseband transmission.

第7図において、入力端子1には伝送路から符号間干渉
を受けた受信信号が供給され、減算器2に入力される。
In FIG. 7, a received signal subjected to intersymbol interference is supplied from a transmission path to an input terminal 1, and is input to a subtracter 2.

減算器2では入力端子1に供給された受信信号からアダ
プティブ・フィルタ5で生成された擬似符号間干渉信号
を差し引いた差信号(=残留符号間干渉成分を含む受信
信号、〔残留符号間干渉成分〕=〔符号間干渉成分〕−
〔擬似符号間干渉信号〕)が得られ、判定器3及び減算
器6に供給されろ、判定器3では減算器2の出力から受
信信号データを判定し、その判定結果を出力端子4と自
動利得調整器(AGC)7と7ダグテイプ・フィルタ5
に供給する。アダプティブ・フィルタ5で適応的に生成
された要領符号間干渉信号は、減算器2の一方の入力と
して供給される。AGC7に供給された判定器3の出力
信号はγ倍されて減算器61C入力される。
The subtracter 2 subtracts the pseudo intersymbol interference signal generated by the adaptive filter 5 from the received signal supplied to the input terminal 1, and produces a difference signal (=received signal including residual intersymbol interference component, [residual intersymbol interference component ]=[Intersymbol interference component]−
[Pseudo intersymbol interference signal]) is obtained and supplied to the determiner 3 and the subtracter 6. Gain adjuster (AGC) 7 and 7 doubletape filter 5
supply to. The intersymbol interference signal adaptively generated by the adaptive filter 5 is supplied as one input to the subtracter 2 . The output signal of the determiner 3 supplied to the AGC 7 is multiplied by γ and input to the subtracter 61C.

ここでγは正数とする。AGC7から減算器6に供給さ
れた信号は、減算器6に供給された差信号から減算され
、制御信号としてAGC7に帰還される。
Here, γ is a positive number. The signal supplied from the AGC 7 to the subtracter 6 is subtracted from the difference signal supplied to the subtracter 6, and is fed back to the AGC 7 as a control signal.

AGC7では減算器6から帰還された信号を用いて減算
器6の出力が残留付骨間干渉成分に等しくなるようにγ
を修正する。すなわち、減算器6とAGC7から成る閉
ループ回路は減算器2の出力である差信号中の残留符号
干渉成分だけを抽出するように動作する。これは、AG
C7において減算器6の出力信号と判定器3の出方信号
の相関をとることにより、AGC7の出力信号の利得を
適応的に定めることで実現される。減算器6の出方であ
る残留符号間干渉成分はアダグチイブ・フィルタ5にも
供給され、係数更新に使用される。減算器2゜判定器3
.アダプティブ・フィルタ5からなる閉ループ回路は、
入力端子1に供給される受信信号が受けた符号間干渉を
除去するように動作する。
The AGC 7 uses the signal fed back from the subtracter 6 to adjust γ so that the output of the subtracter 6 is equal to the residual inter-bone interference component.
Correct. That is, the closed loop circuit consisting of the subtracter 6 and the AGC 7 operates to extract only the residual sign interference component in the difference signal that is the output of the subtracter 2. This is A.G.
This is achieved by adaptively determining the gain of the output signal of the AGC 7 by correlating the output signal of the subtracter 6 and the output signal of the determiner 3 in C7. The residual intersymbol interference component output from the subtracter 6 is also supplied to the adaptive filter 5 and used for coefficient updating. Subtractor 2゜Judgment device 3
.. The closed loop circuit consisting of the adaptive filter 5 is
It operates to remove intersymbol interference experienced by the received signal supplied to input terminal 1.

(発明が解決しようとする[題) アダプティブ・フィルタ5が適応動作を行うためにはア
ダグチイブ・フィルタ51こ正しく残留符号間干渉成分
が供給される必要がある。ところが、減算器2の出力信
号である差信号には残留符号間干渉成分以外の信号も含
まれているので、減算器2の出力信号を直接アダプティ
ブ・フィルタ5に供給したと仮定すると、アダプティブ
・フィルり5の適応能力が失われることKなる。そこで
、従来は第7図に示したようンこ、減算器6.AGC7
によって残留符号間干渉成分を抽出することにより、ア
ダプティブ・フィルタ5の適応動作を保証するという方
法が用いられて来た。ところが、このような制御方法で
は、AGC7が必要になるとともに、十分な符号間干渉
抑圧度を得るためには、減算器6にAGC7から供給さ
れる、符号間干渉を受けていない受信信号を望ましいレ
ベルに保つという制御を必要とし、ノ・−ドウエア規模
が大きくなるという欠点があった。また、従来の判定帰
還型等什器は過去の送出シンボル波形の系列に起因する
符号間干渉は除去できるが、シンボル波形内の干渉を除
去することは不可能であった。
(Problem to be Solved by the Invention) In order for the adaptive filter 5 to perform an adaptive operation, the residual intersymbol interference component must be correctly supplied to the adaptive filter 51. However, since the difference signal that is the output signal of the subtracter 2 also contains signals other than the residual intersymbol interference component, assuming that the output signal of the subtracter 2 is directly supplied to the adaptive filter 5, the adaptive filter 5 The adaptive ability of the filler 5 will be lost. Therefore, conventionally, the subtractor 6. shown in FIG. AGC7
A method has been used in which the adaptive operation of the adaptive filter 5 is guaranteed by extracting the residual intersymbol interference component. However, in such a control method, the AGC 7 is required, and in order to obtain a sufficient degree of intersymbol interference suppression, it is desirable to receive a received signal that is not subjected to intersymbol interference and is supplied from the AGC 7 to the subtracter 6. This method requires control to maintain the same level, and has the drawback of increasing the size of the software. Further, although the conventional decision feedback type equipment can remove intersymbol interference caused by a sequence of past transmitted symbol waveforms, it has been impossible to remove interference within symbol waveforms.

本発明の目的は、簡単でかつノ)−ドウエア規模が小さ
い、判定帰還による符号間干渉除去の方法及び装置を提
供することKある、また、本発明の他の目的は、過去の
送出シンボル波形の系列に起因する符号間干渉の除去だ
けでなく、シンボル波形内の干渉も除去することのでき
る判定帰還による符号間干渉除去の方法及び装置を提供
することにおる。
An object of the present invention is to provide a method and apparatus for intersymbol interference cancellation using decision feedback, which is simple and has a small hardware scale. An object of the present invention is to provide a method and apparatus for intersymbol interference cancellation using decision feedback, which is capable of canceling not only intersymbol interference caused by a sequence of symbols, but also interference within a symbol waveform.

(課題を解決するための手段) 本発明の判定帰還による符号間干渉除去方法はt符号間
干渉を受けた受信信号から擬似符号間干渉信号を差引い
て差信号を求め、前記差信号を復調して得られる復調デ
ータ系列を用いて前記受信信号のシンボル波形に対応し
た既に保存されているデータを取り出し、前記差信号と
加算もしくは減算して残留符号間干渉信号を求め、前記
差信号を前記受信信号のシンボル波形に対応したメモI
J K保存し、第1のアダプティブ・フィルタで前記残
留符号間干渉信号と前記差信号とのいずれか一方をサン
プリング位相と前記復調データ系列に基づいて選択して
得た誤差信号と前記復調データ系列を受けて係数を更新
し、第2のアダプティブ・フィルタで前記差信号の極性
と前記復調データ系列とから予測した次のシンボル波形
の前半部の極性を受け前記復調データ系列が特定の値に
なるときだけ係数を更新し、前記第1及び第2のアダプ
ティブ・フィルタの出力を加算して前記擬似符号間干渉
信号を生成する構成である。
(Means for Solving the Problems) The intersymbol interference removal method using decision feedback of the present invention subtracts a pseudo intersymbol interference signal from a received signal subjected to t intersymbol interference to obtain a difference signal, and demodulates the difference signal. The demodulated data sequence obtained by the received signal is used to extract already stored data corresponding to the symbol waveform of the received signal, and is added or subtracted from the difference signal to obtain a residual intersymbol interference signal. Memo I corresponding to the symbol waveform of the signal
An error signal and the demodulated data sequence obtained by storing JK and selecting either the residual intersymbol interference signal or the difference signal with a first adaptive filter based on the sampling phase and the demodulated data sequence. a second adaptive filter receives the polarity of the first half of the next symbol waveform predicted from the polarity of the difference signal and the demodulated data sequence, and the demodulated data sequence becomes a specific value. The pseudo intersymbol interference signal is generated by updating the coefficients and adding the outputs of the first and second adaptive filters.

本発明の判定帰還による符号間干渉除去装置は、受信信
号と擬似符号間干渉信号との差を得る減算器と、前記減
算器の出力を受け復調データ系列を作り出す第1の判定
器と、前記第1の判定器から供給される前記復調データ
系列及び第1の誤差信号を受ける第1のアダプティブ・
フィルタと、前記減算器の出力を遅延させる遅延素子と
、前記復調データ系列に基づいて前記遅延素子の出力を
分配する第1のスイッチと、前記第1のスイッチの出力
を保持する複数のメモリと、前記メモリの出力を前記復
調データ系列に基づいて選択する第1のセレクタと、前
記遅延素子の出力と前記第1のセレクタの出力との和又
は差を得る演算器と、前置減算器の出力を前記受信信号
の位相に基づいて分配する第2のスイッチと、前記復調
データ系列を受け次のシンボル波形の前半部の極性を予
測する極性予測回路と、前記極性予測回路から供給され
る予測信号及び第2の誤差信号を受ける第2のアダプテ
ィブ・フィルタと、前記第2のスイッチの1つの接点出
力と零とのいずれかを前記復調データ系列に基づいて選
択する第2のセレクタと、前記演算器の出力と前記第2
のスイッチの1つの接点出力とのいずれかを前記復調デ
ータ系列に基づいて選択する第3のセレクタと、前記第
2のスイッチの1つの接点出力と前記演算器の出力と前
記第3のセレクタの出力とのいずれかを前記受信信号の
位相に基づいて選択する第3のスイッチと、前記第1及
び第2のアダプティブ・フィルタの出力を加算して前記
擬似符号間干渉信号を生成する加算器とを備え、前記第
3のスイッチの出力を前記第1の誤差信号として前記第
1のアダプティブ・フィルタに帰還し、前記第2のセレ
クタの出力を前記第2の誤差信号として前記第2のアダ
プティブ・フィルタに帰還する構成である。
The intersymbol interference canceling device using decision feedback according to the present invention includes: a subtracter that obtains a difference between a received signal and a pseudo intersymbol interference signal; a first determiner that receives the output of the subtracter and generates a demodulated data sequence; a first adaptive signal receiving the demodulated data sequence and the first error signal supplied from the first determiner;
a filter, a delay element that delays the output of the subtracter, a first switch that distributes the output of the delay element based on the demodulated data series, and a plurality of memories that hold the output of the first switch. , a first selector that selects the output of the memory based on the demodulated data series, an arithmetic unit that obtains the sum or difference between the output of the delay element and the output of the first selector, and a pre-subtractor. a second switch that distributes output based on the phase of the received signal; a polarity prediction circuit that receives the demodulated data sequence and predicts the polarity of the first half of the next symbol waveform; and a prediction supplied from the polarity prediction circuit. a second adaptive filter that receives the signal and a second error signal; a second selector that selects either one contact output or zero of the second switch based on the demodulated data sequence; The output of the arithmetic unit and the second
a third selector that selects one contact output of the switch based on the demodulated data series; one contact output of the second switch, the output of the arithmetic unit, and the third selector; a third switch that selects one of the outputs based on the phase of the received signal; and an adder that adds the outputs of the first and second adaptive filters to generate the pseudo intersymbol interference signal. The output of the third switch is fed back to the first adaptive filter as the first error signal, and the output of the second selector is fed back as the second error signal to the second adaptive filter. It is configured to feed back to the filter.

(作用) 本発明社判定器出力を定数倍して残留符号間干渉成分を
含まなa受信信号を生成し、差信号から差し引くという
従来の方法とは異なり、受信信号のアイ・パターンの特
性に注目し残留符号間干渉成分が正確に抽出されるよう
に構成した。即ち二値符号系を含む伝送路符号の受信信
号アイ・パタ−ンの特性によれば、符号間干渉が無視で
きる場合、現在のサンプル値とJT秒(Jは正整数、T
はデータ周期)前のサンプル値がほぼ同一の値又は逆極
性で各々の絶対値がほぼ同一の値となる確率の最小値は
零でないある正の値をとる。従って差信号(=残留符号
間干渉成分を含んだ受信信号)について現在のサンプル
値とJT秒前のサンプル値の和又は差をとることにより
、零でないある正の確率で残留符号間干渉成分だけを抽
出することができる。それゆえ、その和又は差を誤差信
号として用いれば、アダプティブ・フィルタの適応動作
が保証される。また、本発明はシンボル波形内の干渉を
除去するための1タツプのアダプティブ・フィルタを備
えることKよって、従来の方法では不可能であったシン
ボル波形内の干渉を除去出来るように構成されており、
従来に比べてクロック・ジッタに対する耐力が高まり、
性能向上をはかることができる。
(Function) Unlike the conventional method of multiplying the output of the present invention's determiner by a constant to generate a received signal that does not include residual intersymbol interference components, and subtracting it from the difference signal, the characteristics of the eye pattern of the received signal The system was designed so that residual intersymbol interference components could be extracted accurately. That is, according to the characteristics of the received signal eye pattern of transmission line codes including binary code systems, if intersymbol interference can be ignored, the current sample value and JT seconds (J is a positive integer, T
(data period) The minimum probability that the previous sample values are approximately the same value or that their absolute values are approximately the same value with opposite polarity takes a certain positive value that is not zero. Therefore, by calculating the sum or difference between the current sample value and the sample value JT seconds ago for the difference signal (=received signal containing the residual intersymbol interference component), only the residual intersymbol interference component can be extracted with a certain positive probability that is not zero. can be extracted. Therefore, if the sum or difference is used as an error signal, the adaptive operation of the adaptive filter is guaranteed. Furthermore, the present invention is configured to be able to eliminate interference within the symbol waveform, which was impossible with conventional methods, by providing a one-tap adaptive filter for eliminating interference within the symbol waveform. ,
Higher tolerance to clock jitter than before,
Performance can be improved.

(実施例) 次に、図面を参照して本発明について詳細に説明する。(Example) Next, the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例を示す構成図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

同図において1入力端子1には伝送路から符号間干渉を
受けた受信信号が供給され、減算器2に供給される。最
初に、伝送路符号について説明する。
In the figure, a received signal subjected to intersymbol interference is supplied from a transmission path to an input terminal 1, and is supplied to a subtracter 2. First, transmission line codes will be explained.

第2図に伝送路符号の一例としてMSK(ミニマム・シ
フト・キーイング)符号のシンボル波形と状!114遷
移を示す。第2図に示したように、MSK符号では4a
[類のシンボル波形を用意する。即ち、%Ql及び%I
Iのデータに対し、それぞれ極性の反転した%Olモー
ドと%IIモードの2f1[類の波形を用意する。これ
ら4種類の状態遷移は、第2図では矢印で示されており
、現時点のモードは1シンボル前のモードにより決定さ
れる。このMSN符号社シンボル波形の境界にて必ず極
性が反転するという性質を持っている。第2図に示した
伝送路符号が伝送路を通って伝送され、符号間干渉を受
けて第1図の入力端子1Vc入力される。減算器2にお
いて加算器22の出力である擬似符号間干渉信号を差し
引かれて得られた差信号(=残留符号間干渉成分を含ん
だ受信信号)は、判定器3゜MT秒の遅延を与える遅延
素子8.極性判定回路16に供給される。判定器3は受
信されたシンボル波形に対応したデータとモードをT秒
毎に判定し、その出力は出力端子4とスイッチ9とセレ
クタ(SEL)11,15.18と極性予測回路24と
アダプティブ・フィルタ25とに供給される。アダグチ
イブψフィルタ25.加算器22.減算器2、遅延素子
8.スイッチ9.メモリ101.10.−・・・・・1
0o、セレクタ11.加算器12.極性検出回路13.
スイッチ14からなる閉ループ回路はアダプティブ・フ
ィルタ25の適応動作を実現するものである。スイッチ
9.メモリ101. io、、・・・・・・10ffi
、セレクタ11は減算器2の出力に含まれる受信信号成
分を除去する。スイッチ14はサンプリング位相に基づ
いて、極性検出回路13の出力、又はセレクタ15の出
力、又はスイッチ17の出力を選択し、アダプティブ・
フィルタ25に供給する。
Figure 2 shows the symbol waveform and shape of an MSK (minimum shift keying) code as an example of a transmission line code. 114 transition is shown. As shown in Figure 2, in the MSK code, 4a
[Prepare symbol waveforms like this. That is, %Ql and %I
For the I data, 2f1 waveforms of %Ol mode and %II mode with inverted polarity are prepared. These four types of state transitions are indicated by arrows in FIG. 2, and the current mode is determined by the mode one symbol before. It has a property that the polarity always inverts at the boundary of this MSN symbol waveform. The transmission path code shown in FIG. 2 is transmitted through the transmission path and is input to the input terminal 1Vc of FIG. 1 after receiving intersymbol interference. The difference signal obtained by subtracting the pseudo intersymbol interference signal which is the output of the adder 22 in the subtracter 2 (=received signal containing the residual intersymbol interference component) gives a delay of 3°MT seconds to the determiner. Delay element 8. The signal is supplied to the polarity determination circuit 16. The determiner 3 determines the data and mode corresponding to the received symbol waveform every T seconds, and its output is sent to the output terminal 4, the switch 9, the selectors (SEL) 11, 15, 18, the polarity prediction circuit 24, and the adaptive It is supplied to the filter 25. Additive ψ filter 25. Adder 22. Subtractor 2, delay element 8. Switch 9. Memory 101.10. -・・・・・・1
0o, selector 11. Adder 12. Polarity detection circuit 13.
A closed loop circuit consisting of switch 14 implements the adaptive operation of adaptive filter 25. Switch 9. Memory 101. io,...10ffi
, the selector 11 removes the received signal component included in the output of the subtracter 2. The switch 14 selects the output of the polarity detection circuit 13, the output of the selector 15, or the output of the switch 17 based on the sampling phase, and selects the output of the polarity detection circuit 13, the output of the selector 15, or the output of the switch 17.
It is supplied to the filter 25.

次に、加算器12の出力と減算器2の出力である差信号
中の残留符号間干渉成分との関係圧ついて詳細に説明す
る。第3図は第2図に示した伝送路符号を採用したとき
の受信信号アイ・パターン例を示す。同図に示すように
、受信信号アイ・パターンは高域成分が除去され丸みを
帯びたものとなる。本来、受信信号アイ・パターンには
符号間干渉成分が含まれているが、最初説明を簡単にす
るために図示したアイ・パターンは波形等化が理想的に
行なわれた場合で符号間干渉成分を含まないものとする
。第3図に示した受信信号アイ・パターンの特性によれ
ば、現在のサンプル値とJT秒(Jは正整数)前のサン
プル値が逆極性で絶対値がほぼ同一の値である確率は零
でないある正の値をとる。従って、T秒毎のサンプル値
をこのサンプル値が属するシンボル波形に対応したメモ
リに保存しておき、逆極性の波形が受信されたときのサ
ンプル値に加算することによって受信信号を相殺するこ
とができる。
Next, the relationship between the output of the adder 12 and the residual intersymbol interference component in the difference signal, which is the output of the subtracter 2, will be explained in detail. FIG. 3 shows an example of a received signal eye pattern when the transmission line code shown in FIG. 2 is adopted. As shown in the figure, the received signal eye pattern has high frequency components removed and becomes rounded. Originally, the received signal eye pattern contains intersymbol interference components, but for the sake of simplicity, the eye pattern shown in the figure is based on the intersymbol interference components when waveform equalization is ideally performed. shall not be included. According to the characteristics of the received signal eye pattern shown in Figure 3, the probability that the current sample value and the sample value JT seconds ago (J is a positive integer) have opposite polarities and almost the same absolute value is zero. takes some positive value. Therefore, it is possible to cancel the received signal by storing a sample value every T seconds in a memory corresponding to the symbol waveform to which this sample value belongs, and adding it to the sample value when a waveform of the opposite polarity is received. can.

次に、第1図におけるメモ!J 101+、10□、・
・・・・・。
Next, a note on Figure 1! J 101+, 10□,・
・・・・・・.

10fflの入出力信号を制御するスイッチ9とセレク
タ11の動作について説明する。スイッチ9は受信サン
プル値の属するシンボル波形に対応してこのサンプル値
を保存するメモリをメモリ101.1(h+・・・・・
・、10mから選択する。MSK符号のアイ・パターン
は第3図に示すように4種類の波形が重ねられされたも
のになるからm=4であり、例えばメモリ101.10
!、 103.104がそれぞれ%00#。
The operation of the switch 9 and selector 11 that control the input/output signals of 10ffl will be explained. The switch 9 connects a memory 101.1 (h+...
・Choose from 10m. The eye pattern of the MSK code is a superimposition of four types of waveforms as shown in Figure 3, so m = 4. For example, the eye pattern of the memory 101.10
! , 103.104 are respectively %00#.

%01N9%10’、’111で現されるシンボル波形
に対応すると考えることができる。ここで、%01’と
はデータ信号%Olとモード信号%11で定義されるシ
ンボル波形を表す。スイッチ9は判定器3から供給され
るデータ信号とモード信号を用いて、これらの組合せが
%QQ#、%01’、’10”、%11’のときに遅延
素子8から供給された信号をそれぞれメモリ101.1
0t+ 10g、 104に保存するように回路の切り
換えを行なう。なお、第1図において、判定器3とスイ
ッチ9.セレクタ11,15.18、極性予測回路24
及びアダプティブ・フィルタ25を結ぶ経路は1本の線
で表示しであるが、MSK符号を採用した場合にはデー
タ信号とモード信号に対応する2本の経路を表わす。判
定器3はシンボル波形を受信し終わるまで受信シンボル
波形の判定を行なうことができず、データ信号とモード
信号が決定されないので、スイッチ9に供給される信号
は遅延素子8によりT秒遅延させる。
It can be considered that this corresponds to the symbol waveform expressed by %01N9%10' and '111. Here, %01' represents a symbol waveform defined by the data signal %Ol and the mode signal %11. The switch 9 uses the data signal and mode signal supplied from the determiner 3 to select the signal supplied from the delay element 8 when these combinations are %QQ#, %01', '10', and %11'. Memory 101.1 respectively
Switch the circuit so that it is stored at 0t+10g, 104. In addition, in FIG. 1, the determiner 3 and the switch 9. Selector 11, 15.18, polarity prediction circuit 24
The path connecting the data signal and the adaptive filter 25 is shown as one line, but when MSK code is adopted, two paths are shown corresponding to the data signal and the mode signal. Since the determiner 3 cannot determine the received symbol waveform until it has finished receiving the symbol waveform and the data signal and mode signal are not determined, the signal supplied to the switch 9 is delayed by T seconds by the delay element 8.

すなわち、MSN符号ではM=1である。同時に加算器
12に供給される差信号も遅延素子8でT秒遅延される
。第1図に示す実施例において、1シンボル波形当りの
サンプリング回数RをR=4と仮定すると、1つのシン
ボル波形当り4種類の位相におけるサンプル値が存在す
る。このため、メモリ101. Lo2.103+ 1
04はそれぞれ4つのサブメモリから構成され、各サブ
メモリは一つのサンプル位相における一つのシンボル波
形に対応する。
That is, M=1 in the MSN code. At the same time, the difference signal supplied to the adder 12 is also delayed by the delay element 8 by T seconds. In the embodiment shown in FIG. 1, assuming that the number of samplings R per one symbol waveform is R=4, there are sample values at four types of phases per one symbol waveform. For this reason, the memory 101. Lo2.103+ 1
04 each consists of four sub-memories, each sub-memory corresponding to one symbol waveform in one sample phase.

逆に1一つのサンプル位相における一つのシンボル波形
に対応するメモリは唯一なので、同一サンプル位相にお
ける同一シンボル波形に対応するサンプル値は常圧更新
され、最新の値がメモリに保存されている。これは、R
〆4の場合も同様である。セレクタ11は受信サンプル
値の属するシンボル波形に対応してデータを取り出すメ
モリをメモリ101.10.、・・・・・・、  10
fflから選択する。MSK符号の場合には、判定器3
から供給されるデータ信号とモード信号を用いて、これ
らが%001゜%0111%1011%11NのときK
それぞれメモリ10鵞。
Conversely, since there is only one memory corresponding to one symbol waveform in one sample phase, the sample values corresponding to the same symbol waveform in the same sample phase are updated at normal pressure, and the latest values are stored in the memory. This is R
The same applies to the case of 〆4. The selector 11 stores memories 101, 10, . ,..., 10
Select from ffl. In the case of MSK code, determiner 3
Using the data signal and mode signal supplied from
10 memory each.

10+ 、  104 、 103に保存されているデ
ータを選択して加算器12に供給するように回路の切り
換えを行なう。このように、セレクタ11は判定器3で
判定されたシンボル波形と逆極性のシンボル波形に対応
したメモリからのデータを選択するので、加算器12で
受信信号が相殺され、正確に残留符号間干渉を取り出す
ことができる。それゆえ、加算器12の出力を用いてア
ダプティブ・フィルタ25を制御すれば、アダプティブ
・フィルタ25の適応動作に妨害を与える受信信号が相
殺されるので、アダプティブ・フィルタ25の適応動作
が保証されることKなる。
The circuit is switched so that the data stored in 10+, 104, and 103 are selected and supplied to the adder 12. In this way, the selector 11 selects the data from the memory corresponding to the symbol waveform of opposite polarity to the symbol waveform determined by the determiner 3, so the received signal is canceled by the adder 12, and the residual intersymbol interference is accurately eliminated. can be taken out. Therefore, if the adaptive filter 25 is controlled using the output of the adder 12, the received signal that interferes with the adaptive operation of the adaptive filter 25 is canceled out, so that the adaptive operation of the adaptive filter 25 is guaranteed. This is K.

減算器2の出力である差信号は極性判定回路16にも供
給されており、差信号の極性が検出された後、スイッチ
17の入力となる。スイッチ17は4個の出力接点を持
っており、T/R秒(Rは偶数で、R=4と仮定する)
毎に第一の出力接点から第4の出力接点まで第1図の矢
印の方向に順に切り替えて出力する。同図の左から順に
第1.第2、第3.第4の出力接点とし、T秒毎にこの
動作を繰り返す。スイッチ17の動作のサンプリング位
相は第3図に示されており、同図の’01 tl+ j
!1t3がそれぞれ第1図のスイッチ17の第1.第2
゜@3. 第4の出力接点のサンプリング位相に対応し
ている。スイッチ170@3の接点出力はセレクタ15
の入力の一つとして供給される。また、セレクタ15の
他方の入力としては、極性検出回路13の出力が供給さ
れている。一方、セレクタ15に線制御信号として、判
定器3の判定結果であるデータ信号が入力されており、
データ信号がslzのときには、スイッチ17の第3の
接点出力を選択して出力し、データ信号が%Olのとき
には、極性検出回路13の出力を選択して出力する。す
なわち、第3図から明らかなように、データ信号#;’
1’のトキには、シンボルの中心に零交差点を持つから
第1図に示すスイッチ17の第3の接点出力が残留符号
間干渉成分となるのに対し、t、においてデータ信号が
%ONのときKは、シンボルの中心では零交差点を持た
ないので、極性検出回路13の出力が残留符号間干渉成
分となる。従ってセレクタ15の出力はサンプリング位
相t2の残留符号間干渉成分としてスイッチ14の第3
の入力接点に供給される。スイッチ14は4個の入力接
点を有するスイッチであり、スイッチ17に同期してT
/R秒(但し、ここではR=4と仮定する)毎に第1の
入力接点から第4の入力接点まで第1図の矢印の方向に
順に入力が切り替えられる。同図の左からi@に第1.
第2.第3.第4の入力接点とし、T秒毎にこの動作を
繰り返す。第3図に示す’On ’1+ ’2+ 13
がそれぞれ第1図のスイッチ14、17による第1.第
2.第3.第4の入力接点のサンプリング位相に対応し
ている。スイッチ14の第1の入力接点にはスイッチ1
7の第1の接点出力が、第2及び第4の入力接点には極
性検出回路13の出力が、第3の入力接点には前述のよ
うにセレクタ15の出力がそれぞれ供給されている。第
3図に示すように、サンプリング位相t1及びt、では
、零交差点は生じないから、第1図の極性検出回路13
の出力として得られる残留符号間干渉成分を利用して、
アダプティブ・フィルタ25のタップ係数の更新を行な
う。サンプリング位相t2では、データ信号%OI及び
111に対応した残留符号間干渉成分がセレクタ15の
出力に得られ、スイッチ14の第3の入力接点に供給さ
れる。
The difference signal that is the output of the subtracter 2 is also supplied to the polarity determination circuit 16, and becomes an input to the switch 17 after the polarity of the difference signal is detected. Switch 17 has four output contacts, T/R seconds (assuming R is an even number and R=4).
At each time, output is sequentially switched in the direction of the arrow in FIG. 1 from the first output contact to the fourth output contact. From the left in the figure, the first. 2nd, 3rd. The fourth output contact is used, and this operation is repeated every T seconds. The sampling phase of the operation of switch 17 is shown in FIG.
! 1t3 are respectively the first .1t3 of the switch 17 in FIG. Second
゜@3. This corresponds to the sampling phase of the fourth output contact. The contact output of switch 170@3 is selector 15
is supplied as one of the inputs. Further, as the other input of the selector 15, the output of the polarity detection circuit 13 is supplied. On the other hand, a data signal that is the determination result of the determiner 3 is input as a line control signal to the selector 15,
When the data signal is slz, the third contact output of the switch 17 is selected and output, and when the data signal is %Ol, the output of the polarity detection circuit 13 is selected and output. That is, as is clear from FIG. 3, the data signal #;'
1' has a zero crossing at the center of the symbol, so the third contact output of switch 17 shown in FIG. 1 becomes a residual intersymbol interference component, whereas at t, the data signal is %ON Since K does not have a zero crossing point at the center of the symbol, the output of the polarity detection circuit 13 becomes a residual intersymbol interference component. Therefore, the output of the selector 15 is the residual intersymbol interference component of the sampling phase t2.
input contacts. The switch 14 is a switch having four input contacts, and is synchronous with the switch 17.
The input is sequentially switched from the first input contact to the fourth input contact in the direction of the arrow in FIG. 1 every /R seconds (assuming R=4 here). From the left of the figure, i@ is the first.
Second. Third. This operation is repeated every T seconds using the fourth input contact. 'On'1+'2+13 shown in Figure 3
are activated by the switches 14 and 17 in FIG. 1, respectively. Second. Third. This corresponds to the sampling phase of the fourth input contact. The first input contact of switch 14 has switch 1
7, the output of the polarity detection circuit 13 is supplied to the second and fourth input contacts, and the output of the selector 15 is supplied to the third input contact, as described above. As shown in FIG. 3, no zero crossing point occurs in the sampling phases t1 and t, so the polarity detection circuit 13 of FIG.
Using the residual intersymbol interference component obtained as the output of
The tap coefficients of the adaptive filter 25 are updated. In the sampling phase t2, the residual intersymbol interference components corresponding to the data signals %OI and 111 are obtained at the output of the selector 15 and supplied to the third input contact of the switch 14.

従って、スイッチ14の出力として、各サンプリング位
相において、タップ係数の更新に必要な残留符号間干渉
成分が得られ、アダプティブ・フィルタ25に供給され
る。以上の説明ではR=4としたが、Rが任意の偶数で
もよいことは明らかである。
Therefore, as the output of the switch 14, the residual intersymbol interference component necessary for updating the tap coefficients is obtained at each sampling phase and is supplied to the adaptive filter 25. In the above description, R=4, but it is clear that R may be any even number.

次に1アダプテイブやフィルタ25について詳細に説明
する。第4図は第1図中のアダプティブ・フィルタ25
の詳細構成を示したものである。
Next, the 1 adaptive and filter 25 will be explained in detail. Figure 4 shows the adaptive filter 25 in Figure 1.
This figure shows the detailed configuration of .

このフィルタには、第1図の判定器3の出力信号を構成
するデータ信号1061とモード信号106とスイッチ
14の出力信号107が入力される。
The data signal 1061, the mode signal 106, and the output signal 107 of the switch 14, which constitute the output signal of the determiner 3 in FIG. 1, are input to this filter.

モード信号106は遅延素子100t+乗算器101o
Mode signal 106 is delay element 100t + multiplier 101o
.

101に、・・・・・・、 l0IR−1及び係数発生
器102g、 102t−・・・・・・、  102R
−I K供給される。また、データ信号106′は遅延
素子1001’、及び係数発生器1020゜1021、
・・・・・・+ 102R−IKK供給れる。それぞれ
T秒の遅延を与える遅延素子100o、 100z、・
曲・。
101, 10IR-1 and coefficient generator 102g, 102t-..., 102R
-IK supplied. Further, the data signal 106' is transmitted through a delay element 1001' and a coefficient generator 1020°1021,
...+102R-IKK is supplied. Delay elements 100o, 100z, each giving a delay of T seconds.
song·.

100N/R−1及び1001’、 1002’、=、
 100N/R−1’は、この順番IC!続されており
、各々フリップ・フロップで実現することができる。こ
こで、タップ数NFi正の整数であり、RはNの約数と
する。またデータ信号106’、モード信号106のデ
ータ周期はT秒である。遅延素子100+(i=1.2
.・・曲。
100N/R-1 and 1001', 1002', =,
100N/R-1' is IC in this order! They are connected together, and each can be implemented with a flip-flop. Here, the number of taps NFi is a positive integer, and R is a divisor of N. Further, the data period of the data signal 106' and the mode signal 106 is T seconds. Delay element 100+(i=1.2
.. ··song.

N/R−1)の出力はそれぞれ乗算器]01+、 10
11+n−を及び係数発生器102J 、 1023+
t、=、 1023+u−tに供給される。また、10
(1’ (i=1.2.・・・・・・、 N/R−1)
の出力はそれぞれ係数発生器102+ 、 1021+
1 、・・曲。
The outputs of N/R-1) are multipliers]01+, 10, respectively.
11+n- and coefficient generator 102J, 1023+
t,=,1023+u−t. Also, 10
(1' (i=1.2......, N/R-1)
The outputs of coefficient generators 102+ and 1021+ respectively
1. Song.

]021十m−1に供給される。但し、j = i X
 Rである。
]0210m-1. However, j = i
It is R.

乗算器101に、 101に+n 、 ・”−、101
k+s−R(k=0. l 。
To the multiplier 101, +n to 101, ・”−, 101
k+s-R (k=0.l.

・・・・・・、ll’!−1)ではそれぞれ係数発生器
102h102h+i+、・・・・・・、IQ2に+N
−Hの出力である各係数と入力モード信号(+1又は−
1)が掛けられた後、各乗算結果はすべて加算器103
kに入力されて加算される。R個の加算器1036.1
03t、・・・・・+、 103R−1の出力はスイッ
チ104の接点入力となる。スイッチ104はT秒を周
期とする多接点スイッチであり、R個の加算器1030
.1031. ”・・、 103n−tの出力をこの順
1cT/R秒毎に選択して出力し、過去の送出データ系
列に起因した擬似符号間干渉信−1ii)108をT/
R秒毎に発生する。一方、スイッチ104と同期して動
作するスイッチ105はスイッチ104と入出力の方向
が逆転している。
......,ll'! -1), the coefficient generator 102h102h+i+, ......, +N to IQ2, respectively.
Each coefficient that is the output of -H and the input mode signal (+1 or -
1), all the multiplication results are sent to the adder 103.
It is input to k and added. R adders 1036.1
The outputs of 03t, . . . +, 103R-1 become contact inputs of the switch 104. The switch 104 is a multi-contact switch with a period of T seconds, and R adders 1030
.. 1031. "..., selects and outputs the output of 103n-t in this order every 1cT/R seconds, and transmits the pseudo intersymbol interference signal-1ii) 108 caused by the past transmission data sequence to T/R.
Occurs every R seconds. On the other hand, a switch 105 that operates in synchronization with the switch 104 has an input/output direction opposite to that of the switch 104 .

即ち、スイッチ105は入力信号107をT/R秒毎K
R個の接点に順番に分配する機能を果たす。
That is, the switch 105 transmits the input signal 107 every T/R seconds.
It performs the function of sequentially distributing to R contacts.

スイッチ105の各接点出力は同期して動作するスイッ
チ104に対応[7た接点に入力される信号経路に存在
する係数発生器に供給されている。
Each contact output of the switch 105 is fed to a coefficient generator present in the signal path input to the corresponding contact of the switch 104 which operates synchronously.

次に、係数発生器について詳細に説明する。第5図は第
4図中の係数発生器102z(fi=0.1.・・・・
・・。
Next, the coefficient generator will be explained in detail. FIG. 5 shows the coefficient generator 102z (fi=0.1...) in FIG.
....

N−1)の詳細構成を示したものである。第5図のモー
ド信号200は第4図のモード信号106又は遅延素子
100s 、 10(h 、・・・・・・+ 100R
−1から出力されるモード信号に対応している。同様に
、第5図のデータ信号200′は第4図のデータ信号1
06′又は遅延素子tool’、 100g’、 ++
++e+、 100u−t’から出力されるデータ信号
に対応している。また、第5図の入力信号201は第4
図におけるスイッチ105の接点出力に対応している。
This figure shows the detailed configuration of N-1). The mode signal 200 in FIG. 5 is the mode signal 106 in FIG. 4 or the delay elements 100s, 10(h, . . . + 100R)
It corresponds to the mode signal output from -1. Similarly, data signal 200' in FIG. 5 corresponds to data signal 1 in FIG.
06' or delay element tool', 100g', ++
++e+, corresponds to the data signal output from 100u-t'. In addition, the input signal 201 in FIG.
This corresponds to the contact output of switch 105 in the figure.

さらに、第5図の出力信号209は第4図における係数
発生器102□の出力に対応している。第5図において
、%OI又は%11を示すデータ信号200′はセレク
タ204.205,208の各々の制御信号として供給
される。また、データ信号200′に対応した%Ol又
は%ljをとるモード信号200は乗算器202の入力
の一つとして供給される。一方、乗算器202の他方の
人力としては、残留符号間干渉成分から成る誤差信号2
01が供給されている0乗算器202ではモード信号2
00と誤差信号201が掛けられた後、その乗算結果は
加算器203の一方の入力として供給される。ここで、
T秒の遅延を与える遅延素子206,207は各々デー
タ信号200’の%ON及び%11K対応した係数メモ
リであり、その出力は共にセレクタ208の入力として
供給される。一方、セレクタ208には制御信号として
データ信号200′が入力されており、データ信号20
0′が%OIのときには遅延素子206の出力である%
OIに対応した係数を選択して出力し、データ信号20
0′が%llのときには、遅延素子207の出力である
%IIに対応した係数を選択して出力し、いずれの場合
も係数を表わす出力信号209となる。さらに、出力信
号209は加算器203に帰還されており、乗算器20
2の出力信号と加算された後、セレクタ204及び20
5に入力される。また、遅延素子206,207の出力
は各々セレクタ204,205にも入力として供給され
ている。さらに、セレクタ204,205の出力は各々
遅延素子206,207に供給されている。
Further, output signal 209 in FIG. 5 corresponds to the output of coefficient generator 102□ in FIG. In FIG. 5, a data signal 200' indicating %OI or %11 is supplied as a control signal to each of selectors 204, 205, and 208. Further, a mode signal 200 that takes %Ol or %lj corresponding to the data signal 200' is supplied as one of the inputs of the multiplier 202. On the other hand, as the other manual input of the multiplier 202, the error signal 2 consisting of the residual intersymbol interference component is
In the 0 multiplier 202 to which 01 is supplied, the mode signal 2
00 and the error signal 201, the multiplication result is provided as one input of the adder 203. here,
Delay elements 206 and 207 providing a delay of T seconds are coefficient memories corresponding to %ON and %11K of data signal 200', respectively, and their outputs are both supplied as inputs to selector 208. On the other hand, the data signal 200' is input as a control signal to the selector 208, and the data signal 200' is inputted as a control signal.
When 0' is %OI, the output of delay element 206 is %
Select and output the coefficient corresponding to OI, and generate the data signal 20
When 0' is %ll, the coefficient corresponding to %II, which is the output of the delay element 207, is selected and output, and in either case, the output signal 209 representing the coefficient is obtained. Furthermore, the output signal 209 is fed back to the adder 203, and the multiplier 20
After being added to the output signals of selectors 204 and 20
5 is input. Furthermore, the outputs of delay elements 206 and 207 are also supplied as inputs to selectors 204 and 205, respectively. Furthermore, the outputs of selectors 204 and 205 are supplied to delay elements 206 and 207, respectively.

次に、セレクタ204,205. 208の動作につい
て説明する。データ信号200′が%OIである合、セ
レクタ208はデータ信号%QIに対応する遅延素子2
06の出力を選択し、出力信号209として出力する。
Next, selectors 204, 205 . The operation of 208 will be explained. When data signal 200' is %OI, selector 208 selects delay element 2 corresponding to data signal %QI.
06 is selected and outputted as an output signal 209.

、このとき、出力信号209は加算器203に入力され
た後、セレクタ204を介して遅延素子206に帰還さ
れ、データ%QIに対応する係数の更新が行なわれる。
At this time, the output signal 209 is input to the adder 203 and then fed back to the delay element 206 via the selector 204, and the coefficient corresponding to the data %QI is updated.

これに対して・セレクタ205では遅延素子207の出
力が選択されて、再び遅延素子207に供給されるので
、データ%11に対応する係数の更新は行なわれない。
On the other hand, since the selector 205 selects the output of the delay element 207 and supplies it again to the delay element 207, the coefficient corresponding to data %11 is not updated.

この場合とは逆に、データ信号200′が%llである
場合、セレクタ20Bはデータ%IIに対応する係数で
ある遅延素子207の出力を選択し、出力信号209と
して出力する。このとき、出力信号209は加算器20
3に入力された後、セレクタ205を介して遅延素子2
07に今還され、データ%11に対応する係数の更新が
行なわれる。これに対し、セレクタ204では遅延素子
206の出力が選択されて再び遅延素子206に供給さ
れるので、データ101に対応する係数の更新は行なわ
れない。以上説明した原理によって、データ信号200
′の値%Ol又は蟻INに対応してアダプティブ・フィ
ルタの演算に使用する係数を選択すると共に、使用され
た係数に対しては係数の更新を行ない、使用されなかっ
た係数に対しては元の値を保持するという操作により、
アダプティブ・フィルタの係数が適応的に得られる。ア
ダプティブ・フィルタ25で発生された過去のデータ系
列に起因する擬似符号間干渉信号は、加算器22を介し
て減算器2に供給され、入力端子1より供給される符号
間干渉を受けた受信信号から減算される。
Contrary to this case, when the data signal 200' is %ll, the selector 20B selects the output of the delay element 207, which is a coefficient corresponding to the data %II, and outputs it as the output signal 209. At this time, the output signal 209 is output from the adder 20
3, it is input to delay element 2 via selector 205.
07, and the coefficient corresponding to data %11 is updated. On the other hand, since the selector 204 selects the output of the delay element 206 and supplies it again to the delay element 206, the coefficient corresponding to the data 101 is not updated. According to the principle explained above, the data signal 200
In addition to selecting the coefficients to be used in the adaptive filter calculation according to the value %Ol or antIN of ', the coefficients used are updated, and the coefficients not used are updated By holding the value of
The coefficients of the adaptive filter are obtained adaptively. The pseudo intersymbol interference signal caused by the past data sequence generated by the adaptive filter 25 is supplied to the subtracter 2 via the adder 22, and the received signal subjected to the intersymbol interference supplied from the input terminal 1 is is subtracted from.

次K、シンボル波形内の干渉除去について説明する。ア
ダプティブ・フィルタ19には極性予測回路24を介し
て判定器3の出力である復調データが入力される。第1
図では極性予測回路24に接続される線は1本であるが
、MSK符号の場合には、データ信号とモード信号を供
給するために2本となる。極性予測回路24は排他的否
定論理和回路1個から構成され、これらの信号の排他的
否定論理和をとってアダプティブ・フィルタ19へ供給
する。MSK符号は波形の境界で必ず極性が反転するの
で、T秒前の受信信号波形の判定結果である判定器3の
出力であるモード信号を用いることにより、現在の受信
信号波形のモード信号を知ることができる。例えば、デ
ータ信号が%QIでモード信号が%11のときとデータ
信号力Z%1zでモード信号が%Qlのときは、共に次
のシンボル波形の前半部の極性は正で、これを%OIと
定義すれば排他的否定論理和として得られるモード信号
に一致する。これは、第2図からも明らかである。
Next, interference cancellation within a symbol waveform will be explained. Demodulated data, which is the output of the determiner 3, is input to the adaptive filter 19 via the polarity prediction circuit 24. 1st
In the figure, there is one line connected to the polarity prediction circuit 24, but in the case of an MSK code, there are two lines connected to the polarity prediction circuit 24 to supply a data signal and a mode signal. The polarity prediction circuit 24 is composed of one exclusive NOR circuit, takes the exclusive NOR of these signals, and supplies the result to the adaptive filter 19. Since the MSK code always inverts the polarity at the waveform boundary, the mode signal of the current received signal waveform can be found by using the mode signal output from the determiner 3, which is the determination result of the received signal waveform T seconds ago. be able to. For example, when the data signal is %QI and the mode signal is %11, and when the data signal strength is Z%1z and the mode signal is %Ql, the polarity of the first half of the next symbol waveform is positive, and this is called %OI. If defined, it matches the mode signal obtained as an exclusive NOR. This is also clear from FIG.

極性予測回路24の出力信号は第3図に示すシンボル波
形の前半部の判定データとしてアダプティブ・フィルタ
19において使用される。一方、セレクタ18JCは極
性判定回路16及びスイッチ17を介して減算器2の出
力である差信号の極性がサンプリング位相t2において
入力される。また、セレクタ18には零も入力されてお
り、判定器3の出力である復調データを用いて、データ
信号が%Olのときは零を、%IIのときにはスイッチ
17の第3の出力端子に現われる残留符号間干渉成分を
選択して出力し、アダプティブ・フィルタ19に供給す
る。セレクタ18はサンプリング位相t2においてデー
タ%O1を表わすシンボル波形は零交差点を持たないが
、データ%11は必ず持つことを区別している。セレク
タ18により判定器3の出力信号のデータがsltのと
きKは残留符号間干渉成分の極性が、かつデータが%o
lのときKは零がアダプティブ・フィルタ19に供給さ
れるので、データが%IIのときだけ選択的に係数更新
が行なわれる。サンプリング位相t2における零からの
変位のうち、シンボル波形内の干渉に起因する成分は、
アダプティブ・フィルタ191Cよって発生される擬似
符号間干渉信号を加算器22を介して減算器2に供給し
、符号間干渉を受け九受信信号から減算することKより
除去される。
The output signal of the polarity prediction circuit 24 is used in the adaptive filter 19 as judgment data for the first half of the symbol waveform shown in FIG. On the other hand, the polarity of the difference signal output from the subtracter 2 is input to the selector 18JC via the polarity determination circuit 16 and the switch 17 at the sampling phase t2. Further, zero is also input to the selector 18, and using the demodulated data that is the output of the determiner 3, when the data signal is %Ol, zero is input, and when the data signal is %II, it is input to the third output terminal of the switch 17. The residual intersymbol interference component that appears is selected and output, and is supplied to the adaptive filter 19. The selector 18 distinguishes that at the sampling phase t2, the symbol waveform representing data %O1 does not have a zero crossing point, but data %11 always does. The selector 18 determines that when the data of the output signal of the determiner 3 is slt, K is the polarity of the residual intersymbol interference component and the data is %o.
When K is 1, zero is supplied to the adaptive filter 19, so coefficients are selectively updated only when the data is %II. Of the displacement from zero at sampling phase t2, the component due to interference in the symbol waveform is:
The pseudo intersymbol interference signal generated by the adaptive filter 191C is supplied to the subtracter 2 via the adder 22, and is subtracted from the received signal K by receiving the intersymbol interference.

次に、アダプティブ・フィルタ19について詳細に説明
する。第6図は第1図に示すアダプティブ・フィルタ1
9の詳細構成を示す。第6図の入力信号300には第1
図の極性予測回路24の出力信号、すなわちサンプリン
グ位相t1における差信号の極性が、入力信号301に
はセレクタ18の出力、すなわちサンプリング位相t2
における残留符号間干渉成分の極性又は零となる誤差信
号が対応している。また、第6図の出力信号306は第
1図のアダプティブ・フィルタ19の出力信号に対応し
ており、シンボル波形内の干渉に起因する擬似符号間干
渉信号である。第6図において、差信号の極性300は
乗算器302,305に供給される。T秒の遅延を与え
る遅延素子304は係数メモリで、その出力は乗算器3
05に供給されて擬似符号間干渉信号306を発生する
。遅延素子304の出力はまた、加算器303を介して
帰還されており、差信号の極性300と誤差信号の乗算
を行なう乗算器302の出力は加算器303に供給され
ている。誤差信号301が零のときには、乗算器302
の出力は零となるので係数は変化せず、選択的な係数更
新が行なわれる。このようにして、アダプティブ・フィ
ルタ19の出力には、シンボル波形中心の零交差におけ
る擬似符号間干渉信号の値が現われ、加算器22におい
てアダプティブ・フィルタ25で発生される擬似符号間
干渉信号と加算された後、減算器2に供給される。
Next, the adaptive filter 19 will be explained in detail. Figure 6 shows the adaptive filter 1 shown in Figure 1.
9 shows the detailed configuration of No. 9. The input signal 300 in FIG.
The output signal of the polarity prediction circuit 24 shown in the figure, that is, the polarity of the difference signal at the sampling phase t1, is input to the input signal 301, that is, the polarity of the difference signal at the sampling phase t2.
The polarity of the residual intersymbol interference component in , or the error signal that becomes zero, corresponds to this. Further, the output signal 306 in FIG. 6 corresponds to the output signal of the adaptive filter 19 in FIG. 1, and is a pseudo intersymbol interference signal caused by interference within the symbol waveform. In FIG. 6, the polarity of the difference signal 300 is provided to multipliers 302 and 305. Delay element 304, which provides a delay of T seconds, is a coefficient memory whose output is sent to multiplier 3.
05 to generate a pseudo intersymbol interference signal 306. The output of the delay element 304 is also fed back via the adder 303, and the output of the multiplier 302, which multiplies the polarity 300 of the difference signal and the error signal, is supplied to the adder 303. When the error signal 301 is zero, the multiplier 302
Since the output of is zero, the coefficients do not change, and selective coefficient updating is performed. In this way, the value of the pseudo intersymbol interference signal at the zero crossing at the center of the symbol waveform appears at the output of the adaptive filter 19, and is added to the pseudo intersymbol interference signal generated by the adaptive filter 25 in the adder 22. After that, it is supplied to the subtracter 2.

第1図では、スイッチ9.メモ!J 101.102.
・・・・・・10ffl、  セレクタ11.加算器1
2によって残留符号間干渉成分だけを抽出しているが、
第3図のアイ・パターンから明らかなように1加算器1
2を減算器に置き換え、同極性で絶対値の等しいサンプ
ル値を現在のサンプル値から減算するように構成しても
同様の効果が得られる。このとき、現在のサンプル値、
すなわち自分自身を減算することを避けるために、セレ
クタ11がメモリから値を取り出した後にスイッチ9か
ら供給された値をメモリに書込むように構成する。減算
器を用いた場合には、同極性で絶対値の等しいサンプル
値を現在のサンプル値から減算するので、受信信号の非
線形性により正負パルスの振幅が異なると塾にも、特別
な操作を行なうことなく同一の効果が期待される。
In FIG. 1, switch 9. Memo! J 101.102.
...10ffl, selector 11. Adder 1
2 extracts only the residual intersymbol interference component, but
1 adder 1 as is clear from the eye pattern in Figure 3.
A similar effect can be obtained by replacing 2 with a subtracter and configuring sample values having the same polarity and the same absolute value to be subtracted from the current sample value. At this time, the current sample value,
That is, in order to avoid subtracting itself, the selector 11 is configured to write the value supplied from the switch 9 into the memory after taking out the value from the memory. When using a subtracter, sample values with the same polarity and the same absolute value are subtracted from the current sample value, so if the amplitude of the positive and negative pulses differs due to the nonlinearity of the received signal, special operations must be performed. The same effect can be expected without any changes.

また、遅延素子8からスイッチ9に至る経路に絶対値口
、路を配し、セレクタ11から加算器12に至る経路に
乗算器を配し、この乗算器において上記復調データのモ
ード信号がslgのときに−1を、10′のと@t/C
+1を乗算するように構成することもできる。すなわち
、メモリの割当ては極性にかかわらずシンボル波形だけ
に基づいて行ない、波形が等しく極性が異なるものも同
一のメモリに格納する。このため、メモリの数は半分に
なる。
Further, an absolute value port is arranged on the path from the delay element 8 to the switch 9, and a multiplier is arranged on the path from the selector 11 to the adder 12, and in this multiplier, the mode signal of the demodulated data is Sometimes -1, 10' and @t/C
It can also be configured to multiply by +1. That is, memory allocation is performed based only on symbol waveforms regardless of polarity, and even waveforms with the same polarity but different polarities are stored in the same memory. Therefore, the number of memories is halved.

判定器3で得られたモード信号を用いて+1と−1が供
給された新たなセレクタを制御し、前記乗算器へ+1又
は−1を供給する。なお、このときは極性が異なる波形
を同一のメモリに格納するので、加算器12を減算器に
置き換えても受信信号の非線形性に対する前述の効果は
得られない。
The mode signal obtained by the determiner 3 is used to control a new selector supplied with +1 and -1, and supplies +1 or -1 to the multiplier. Note that in this case, since waveforms with different polarities are stored in the same memory, even if the adder 12 is replaced with a subtracter, the above-mentioned effect on the nonlinearity of the received signal cannot be obtained.

さらに1極性検出回路13.16を取除くこともできる
。このとき、アダグチイブ−フィルタ19゜25はLM
Sアルゴリズムで動作するが、これまで述べた効果はす
べて有効である。
Furthermore, the unipolarity detection circuits 13, 16 can also be removed. At this time, the adaptive filter 19°25 is LM
Although it operates using the S algorithm, all the effects described so far are valid.

これまで、MSK符号を例にして本発明の一実施例を説
明してきたが、伝送路符号として、例えばバイフェーズ
符号を用いることができる。ノ(イフェーズ符号を用い
た場合には、第3図に示した受信信号アイ・パターンを
T/2秒ずらせた波形が受信信号となることがMSK符
号とは異なるが、やはりR77秒毎のサンプル値をこの
サンプル値の属するシンボル波形とサンプル位相に対応
したメモリに保存する一方、現在のサンプル値の属する
シンボル波形と絶対値の等しいシンボル波形に対応した
メモリの値を現在のサンプル値に加算又は減算すること
によって受信信号成分は相殺される。ただし、バイフェ
ーズ符号の場合には、スイッチ9とセレクタ11の入力
信号はデータ信号だけである。また、現在よりT秒後の
シンボル波形が事前にわかることはありえないので、現
在よりT秒後のシンボル波形が判定されるまで待って、
係数更新を行なう。従って、バイフェーズ符号の場合、
M=2となり遅延素子8は2T秒の遅延を与えなければ
ならない。バイフェーズ符号の場合には、さらにセレク
タ15の制御信号がMSK符号とは異なる。すなわち、
第3図のt、のサンプル点で受信信号が零の値をとるか
とらないかに依存してセレクタ15は出力信号を選択す
るが、バイフェーズ符号の場合はt2がシンボル波形の
境界なので、連続した2個のシンボル波形に対応してセ
レクタ15を切り換えるための回路を用いる必要がある
。これらの符号以外の伝送路符号についても同様に考え
ると、第3図に相当する受信信号アイ・パターンに基づ
いてメモリ101.1(h、・・・・・・。
Up to now, an embodiment of the present invention has been described using an MSK code as an example, but a bi-phase code, for example, can be used as the transmission path code. (When using the e-phase code, the received signal is different from the MSK code in that the received signal is a waveform obtained by shifting the received signal eye pattern shown in Figure 3 by T/2 seconds, but samples are still sampled every R77 seconds.) The value is stored in the memory corresponding to the symbol waveform to which this sample value belongs and the sample phase, while the value in the memory corresponding to the symbol waveform having the same absolute value as the symbol waveform to which the current sample value belongs is added to the current sample value. The received signal components are canceled by subtraction.However, in the case of a biphase code, the input signal to switch 9 and selector 11 is only a data signal.Also, if the symbol waveform T seconds after the current one is Since it is impossible to know, wait until the symbol waveform T seconds after the current time is determined.
Update the coefficients. Therefore, for biphase codes,
Since M=2, the delay element 8 must provide a delay of 2T seconds. In the case of a bi-phase code, the control signal of the selector 15 is further different from that of the MSK code. That is,
The selector 15 selects the output signal depending on whether the received signal takes a value of zero at the sample point t in FIG. It is necessary to use a circuit for switching the selector 15 in accordance with the two symbol waveforms. Considering the transmission line codes other than these codes in the same way, the memory 101.1 (h, . . . ) is stored based on the received signal eye pattern corresponding to FIG.

Ionを割当て、受信信号を相殺した後アダプティブ・
フィルタ25の係数更新に用いれば、残留符号間干渉を
正確に取り出すことができることは明らかである。
After allocating Ion and canceling the received signal, adaptive
It is clear that if this is used to update the coefficients of the filter 25, the residual intersymbol interference can be extracted accurately.

(発明の効果) 以上詳細に述べたように、本発明によれば差信号につい
て、現在の値とJT秒前の値との和又は差をとることに
より受信信号に含まれる残留符号間干渉成分は零でない
ある正の値の確率で正確に抽出される。従って、上記の
和又は差を用い、サンプリング位相に対応して上記の和
又は差と差信号を選択しつつ係数更新を行なってアダプ
ティブ・フィルタを制御する仁とにより、適応動作が保
証され、複雑な制御を必要とせず簡単でかつハードウェ
ア規模が小さい判定帰還による符号間干渉除去方法及び
その装置を提供できる。
(Effects of the Invention) As described in detail above, according to the present invention, the residual intersymbol interference component contained in the received signal is calculated by calculating the sum or difference between the current value and the value JT seconds ago for the difference signal. is extracted accurately with a probability of a certain positive value that is not zero. Therefore, by using the above sum or difference and controlling the adaptive filter by updating the coefficients while selecting the above sum or difference and the difference signal in accordance with the sampling phase, adaptive operation is guaranteed and complicated filtering is performed. Therefore, it is possible to provide an intersymbol interference removal method and apparatus using decision feedback that is simple, does not require extensive control, and has small hardware scale.

また、本発明によれば、受信信号の零交差点をサンプル
点に一致させ、同時に過去のシンボル波形の系列に起因
する符号間干渉だけでなく、シンボル波形内の干渉も除
去することができるから、伝送距離によらず判定タイミ
ング位相を常に最適に保持でき、クロック・ジッタに強
いという利点を有する。
Further, according to the present invention, it is possible to match the zero crossing points of the received signal with the sample points and simultaneously eliminate not only intersymbol interference caused by past symbol waveform sequences but also interference within symbol waveforms. It has the advantage that the judgment timing phase can always be optimally maintained regardless of the transmission distance, and is resistant to clock jitter.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す構成図、第2図はMS
K符号のシンボル波形と状態遷移を示す図、第3図はM
SK符号に対応したアイ・パターンを示す図、第4図は
第1図中のアダプティブ・フィルタ25の構成図、第5
図は第4図中の係数発生器の構成図、第6図は第1図中
のアダプティブ・フィルタ19の構成図、第7図は判定
帰還型等什器の従来例を示す構成図である。 】°°°゛°°入力端子、2・・・・・・減算器、3・
・・・・・判定器、4・・・・・・出力端子、19.2
5・・・・・・アダプティブ・フィルタ、8・・す・・
遅延素子、9.14.17・・・・・・スイッチ、10
1.102〜10.、・・・・・・メモリ、 11,1
5゜18・・・・・・セレクタ、12.22・・・・・
・加算器、13゜16・・・・・・極性検出回路、24
・・・・・・極性予測回路。 代理人 弁理士  内 原   晋 第 2y!J 第 3WJ 第 5ffi
Figure 1 is a configuration diagram showing an embodiment of the present invention, Figure 2 is an MS
A diagram showing symbol waveforms and state transitions of K code, Figure 3 is M
4 is a diagram showing the eye pattern corresponding to the SK code, FIG. 4 is a configuration diagram of the adaptive filter 25 in FIG. 1, and FIG.
This figure is a block diagram of the coefficient generator in FIG. 4, FIG. 6 is a block diagram of the adaptive filter 19 in FIG. 1, and FIG. 7 is a block diagram showing a conventional example of a decision feedback type fixture. ]°°°゛°°Input terminal, 2... Subtractor, 3.
...Judgment device, 4...Output terminal, 19.2
5...Adaptive filter, 8...S...
Delay element, 9.14.17...Switch, 10
1.102-10. ,...Memory, 11,1
5゜18...Selector, 12.22...
・Adder, 13゜16...Polarity detection circuit, 24
...Polarity prediction circuit. Agent: Patent Attorney Susumu Uchihara 2y! J 3rd WJ 5th ffi

Claims (2)

【特許請求の範囲】[Claims] (1)符号間干渉を受けた受信信号から擬似符号間干渉
信号を差引いて差信号を求め、前記信号を復調データ系
列を用いて前記受信信号のシンボル波形に対応した既に
保存されているデータを取り出し、前記差信号と加算も
しくは減算して残留符号間干渉信号を求め、前記差信号
を前記受信信号のシンボル波形に対応したメモリに保存
し、第1のアダプティブ・フィルタで前記残留符号間干
渉信号と前記差信号とのいずれか一方をサンプリング位
相と前記復調データ系列に基づいて選択して得た誤差信
号と前記復調データ系列を受けて係数を更新し、第2の
アダプティブ・フィルタで前記差信号の極性と前記復調
データ系列とから予測した次のシンボル波形の前半部の
極性を受け前記復調データ系列が特定の値になるときだ
け係数を更新し、前記第1及び第2のアダプティブ・フ
ィルタの出力を加算して前記擬似符号間干渉信号を生成
することを特徴とする判定帰還による符号間干渉除去方
法。
(1) Obtain a difference signal by subtracting the pseudo intersymbol interference signal from the received signal that has undergone intersymbol interference, and use the demodulated data sequence to extract the already stored data corresponding to the symbol waveform of the received signal. The residual inter-symbol interference signal is obtained by adding or subtracting it from the difference signal, the difference signal is stored in a memory corresponding to the symbol waveform of the received signal, and the residual inter-symbol interference signal is extracted by a first adaptive filter. and the difference signal is selected based on the sampling phase and the demodulated data series, and the coefficients are updated by receiving the error signal and the demodulated data series, and a second adaptive filter updates the coefficients of the difference signal. The coefficients of the first and second adaptive filters are updated only when the demodulated data series reaches a specific value in response to the polarity of the first half of the next symbol waveform predicted from the polarity of the demodulated data series and the demodulated data series. An intersymbol interference removal method using decision feedback, characterized in that the pseudo intersymbol interference signal is generated by adding outputs.
(2)受信信号と擬似符号間干渉信号との差を得る減算
器と、前記減算器の出力を受け復調データ系列を作り出
す第1の判定器と、前記第1の判定器から供給される前
記復調データ系列及び第1の誤差信号を受ける第1のア
ダプティブ・フィルタと、前記減算器の出力を遅延させ
る遅延素子と、前記復調データ系列に基づいて前記遅延
素子の出力を分配する第1のスイッチと、前記第1のス
イッチの出力を保持する複数のメモリと、前記メモリの
出力を前記復調データ系列に基づいて選択する第1のセ
レクタと、前記遅延素子の出力と前記第1のセレクタの
出力との和又は差を得る演算器と、前記減算器の出力を
前記受信信号の位相に基づいて分配する第2のスイッチ
と、前記復調データ系列を受け次のシンボル波形の前半
部の極性を予測する極性予測回路と、前記極性予測回路
から供給される予測信号及び第2の誤差信号を受ける第
2のアダプティブ・フィルタと、前記第2のスイッチの
1つの接点出力と零とのいずれかを前記復調データ系列
に基づいて選択する第2のセレクタと、前記演算器の出
力と前記第2のスイッチの1つの接点出力とのいずれか
を前記復調データ系列に基づいて選択する第3のセレク
タと、前記第2のスイッチの1つの接点出力と前記演算
器の出力と前記第3のセレクタの出力とのいずれかを前
記受信信号の位相に基づいて選択する第3のスイッチと
、前記第1及び第2のアダプティブ・フィルタの出力を
加算して前記擬似符号間干渉信号を生成する加算器とを
備え、前記第3のスイッチの出力を前記第1の誤差信号
として前記第1のアダプティブ・フィルタに帰還し、前
記第2のセレクタの出力を前記第2の誤差信号として前
記第2のアダプティブ・フィルタに帰還することを特徴
とする判定帰還による符号間干渉除去装置。
(2) a subtracter that obtains the difference between the received signal and the pseudo intersymbol interference signal; a first determiner that receives the output of the subtracter and generates a demodulated data sequence; a first adaptive filter that receives a demodulated data series and a first error signal; a delay element that delays the output of the subtracter; and a first switch that distributes the output of the delay element based on the demodulated data series. a plurality of memories that hold the output of the first switch; a first selector that selects the output of the memory based on the demodulated data series; an output of the delay element; and an output of the first selector. a second switch that distributes the output of the subtracter based on the phase of the received signal; and a second switch that receives the demodulated data sequence and predicts the polarity of the first half of the next symbol waveform. a second adaptive filter that receives a prediction signal and a second error signal supplied from the polarity prediction circuit; a second selector that selects based on the demodulated data series; and a third selector that selects either the output of the arithmetic unit or the one contact output of the second switch based on the demodulated data series; a third switch that selects one of the contact outputs of the second switch, the output of the arithmetic unit, and the output of the third selector based on the phase of the received signal; an adder that adds the outputs of two adaptive filters to generate the pseudo intersymbol interference signal, and feeds back the output of the third switch to the first adaptive filter as the first error signal. An intersymbol interference removal device using decision feedback, characterized in that the output of the second selector is fed back to the second adaptive filter as the second error signal.
JP6088488A 1988-03-14 1988-03-14 Method and device for eliminating inter-code interference by decision feedback Pending JPH01233838A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6088488A JPH01233838A (en) 1988-03-14 1988-03-14 Method and device for eliminating inter-code interference by decision feedback

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6088488A JPH01233838A (en) 1988-03-14 1988-03-14 Method and device for eliminating inter-code interference by decision feedback

Publications (1)

Publication Number Publication Date
JPH01233838A true JPH01233838A (en) 1989-09-19

Family

ID=13155242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6088488A Pending JPH01233838A (en) 1988-03-14 1988-03-14 Method and device for eliminating inter-code interference by decision feedback

Country Status (1)

Country Link
JP (1) JPH01233838A (en)

Similar Documents

Publication Publication Date Title
CA1258296A (en) Decision feedback equalizer with a pattern detector
KR100283379B1 (en) Parallel Multistage Interference Cancellation
JPS58501977A (en) Interference cancellation method and device
EP0453814B1 (en) Adaptive channel impulse response estimation system using maximum likelihood sequence estimation
CA2048210C (en) Blind type sequence estimator for use in communications system
US5838744A (en) High speed modem and method having jitter-free timing recovery
US5164962A (en) Adaptive equalizer with midburst correction capability
US6035006A (en) Estimator having a feedback loop
US9276785B2 (en) Waveform equalization apparatus
JPH01233838A (en) Method and device for eliminating inter-code interference by decision feedback
US5898731A (en) Auto-coefficient renewal digital channel equalizer
JPS62247633A (en) Method and device for elimination fo inter-code interference by decision feedback
JP2007336317A (en) Adaptive equalizer
JP2000049881A (en) Communication system
JPH01238325A (en) Method and apparatus for eliminating inter-code interference by decision feedback
JP3180240B2 (en) Adaptive equalizer
JPH01233837A (en) Method and device for eliminating inter-code interference by decision feedback
JPS6282830A (en) Method and device for removing inter-code interference due to feedback of decision
JPH01149618A (en) Decision feedback type equalization system
JPH01233839A (en) Method and device for eliminating inter-code interference by decision feedback
JPH01188036A (en) Discrimination feedback type equalizing system
JPS62247632A (en) Elimination device for inter-code interference by decision feedback
JPH01238324A (en) Method and apparatus for eliminating inter-code interference by decision feedback
JPS62247634A (en) Decision feedback type equalizer
JPS6282828A (en) Method and device for removing inter-code interference due to feedback of decision