JPS6282707A - デジタル・グラフイツク・イコライザ - Google Patents
デジタル・グラフイツク・イコライザInfo
- Publication number
- JPS6282707A JPS6282707A JP60223159A JP22315985A JPS6282707A JP S6282707 A JPS6282707 A JP S6282707A JP 60223159 A JP60223159 A JP 60223159A JP 22315985 A JP22315985 A JP 22315985A JP S6282707 A JPS6282707 A JP S6282707A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- coefficients
- characteristic
- coefficient
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデジタル・グラフィック・イコライザに係り、
例えばＰＣＭオーディオ信号等のデジタルオーディオ信
号を各周波数帯域別にレベル可変して取出すグラフィッ
ク・イコライ４ｆｔ、： ｌ！Ｉする。
例えばＰＣＭオーディオ信号等のデジタルオーディオ信
号を各周波数帯域別にレベル可変して取出すグラフィッ
ク・イコライ４ｆｔ、： ｌ！Ｉする。
従来の技術
従来のデジタル・グラフィック・イコライザに用いられ
るデジタル・フィルタは、一般に、個々の帯域強調／減
衰フィルタをもら、それらを合成して総合特性を得るよ
うに構成されたものであり、１個のフィルタで構成され
たものではなかった。
るデジタル・フィルタは、一般に、個々の帯域強調／減
衰フィルタをもら、それらを合成して総合特性を得るよ
うに構成されたものであり、１個のフィルタで構成され
たものではなかった。
発明が解決しようとする問題点
従来のＦＩＲデジタル・フィルタでは、帯域強調特性Ｋ
ｂ （ブースｌ−５ｄｌ−１，）及び帯域減衰特性ＫＣ
（カットＭＬＣ）を得るために各バンド別にフィルタを
設けなければならないため、構成が複雑となる問題点が
あった。
ｂ （ブースｌ−５ｄｌ−１，）及び帯域減衰特性ＫＣ
（カットＭＬＣ）を得るために各バンド別にフィルタを
設けなければならないため、構成が複雑となる問題点が
あった。
一方、例えば特ｆｉｌ［５８−１８２３１５Ｍ公報記載
のＩＩＲデジタル・フィルタを用いる技術が知られてい
るが、これを用いた場合ＩＩＲデジタル・フィルタであ
るために位相が非直線であり、又、まるめ誤差によって
高域のＳＮ比が劣化し、更に、発振し易いと共に１個の
フィルタでは所望の総合特性を１ｑにくい問題点があっ
た。
のＩＩＲデジタル・フィルタを用いる技術が知られてい
るが、これを用いた場合ＩＩＲデジタル・フィルタであ
るために位相が非直線であり、又、まるめ誤差によって
高域のＳＮ比が劣化し、更に、発振し易いと共に１個の
フィルタでは所望の総合特性を１ｑにくい問題点があっ
た。
本発明は、１個のＦＩＲデジタルフィルタで描成し、少
ない係数データで高速に所望の帯域強調及び減衰特性を
（ｑることができるデジタル・グラフィック・イコライ
ザを提供することを目的とする。
ない係数データで高速に所望の帯域強調及び減衰特性を
（ｑることができるデジタル・グラフィック・イコライ
ザを提供することを目的とする。
問題点を解決するための手段
第１図において、制御装置９及びｏｓｐ ＜デジタル・
シグナル・プロセッサ）４は特性入力部１３からの指定
に応じてフィルタ係数を変更し、帯域側の係数を加算し
て新たな係数を得る手段及び新たな係数にて周波数特性
を変更される手段の各−実施例である。
シグナル・プロセッサ）４は特性入力部１３からの指定
に応じてフィルタ係数を変更し、帯域側の係数を加算し
て新たな係数を得る手段及び新たな係数にて周波数特性
を変更される手段の各−実施例である。
作用
複数の帯域別に仮想されるＦＴＰデジタル帯域フィルタ
１７ｋ（ｋ＝１〜ｎ）（第４図）各々の複数の係数Ｊｉ
（ｉ、＝１〜２） （第８図）のうち特性入力部１３か
らの指定に対応した該当帯域のフィルタの係数を指定に
応じて変更し、複数の係数別（１〜之）に複数の帯域（
１〜ｎ）の係数を加算して（Σ ｈｋｉ （！ ＝
１〜之））複数の係に■１ 数別の数と同じ数２の係数ｈ１〜ｈｏ （第５図）を（
ｑ、この得られた係数に基づいてＦＩＲデジタル・フィ
ルタ４０（第４図）の周波数特性を変更する。
１７ｋ（ｋ＝１〜ｎ）（第４図）各々の複数の係数Ｊｉ
（ｉ、＝１〜２） （第８図）のうち特性入力部１３か
らの指定に対応した該当帯域のフィルタの係数を指定に
応じて変更し、複数の係数別（１〜之）に複数の帯域（
１〜ｎ）の係数を加算して（Σ ｈｋｉ （！ ＝
１〜之））複数の係に■１ 数別の数と同じ数２の係数ｈ１〜ｈｏ （第５図）を（
ｑ、この得られた係数に基づいてＦＩＲデジタル・フィ
ルタ４０（第４図）の周波数特性を変更する。
実施例
第１図は本発明イコライザの一実施例のブロック系統図
を示す。同図中、１３は特性入力部、１４は表示部で、
第２図に示す如く、特性可変用スイッチＳＷ１．ｓｗ２
．・・・ＳＷｎ、表示素子群１４１．１４２．・・・１
４．が設けられている。４はＤＳＰで、特性入力部１３
にて設定された例えば第３図に示すｎバンドのイコライ
ザ特性に１〜Ｋｏを実現すべくデジタル・フィルタ演算
を行なうもので、内部に係数メモリ４２、ブＯグラムＲ
ＯＭ４１等を有する。
を示す。同図中、１３は特性入力部、１４は表示部で、
第２図に示す如く、特性可変用スイッチＳＷ１．ｓｗ２
．・・・ＳＷｎ、表示素子群１４１．１４２．・・・１
４．が設けられている。４はＤＳＰで、特性入力部１３
にて設定された例えば第３図に示すｎバンドのイコライ
ザ特性に１〜Ｋｏを実現すべくデジタル・フィルタ演算
を行なうもので、内部に係数メモリ４２、ブＯグラムＲ
ＯＭ４１等を有する。
入力端子１に光ファイバ（図示ｔ！ ｆ ）を経て供給
されたデジタル・オーディオ信号は光インタフェース２
にて電気変換されると共に例えばシリアル／パラレル変
換され、ラッチ回路３に供給されてここにラッチされる
。ラッチ回路３の出力は後述のＤＳＰ４にて特性入力部
１３の指定に応じてイコライザ特性をす変され、ラッチ
回路５に供給され、光インタフェース６にてパラレル／
シリアル変換され、又光信号に変換され、端子１５より
取出され、光ファイバに供給される。
されたデジタル・オーディオ信号は光インタフェース２
にて電気変換されると共に例えばシリアル／パラレル変
換され、ラッチ回路３に供給されてここにラッチされる
。ラッチ回路３の出力は後述のＤＳＰ４にて特性入力部
１３の指定に応じてイコライザ特性をす変され、ラッチ
回路５に供給され、光インタフェース６にてパラレル／
シリアル変換され、又光信号に変換され、端子１５より
取出され、光ファイバに供給される。
ＤＳＰ４は実質上第４図に示す如く、ｎバンドのデジタ
ル・帯域フィルタ１７１〜１７．の各係数を係数メモリ
４２の書換えによって１杜変することにより所望のイコ
ライザ特性に１〜に、を得る構成とされており、デジタ
ル・帯域フィルタとしては例えば第６図（Ａ）、（Ｂ）
に示すものが考えられる。
ル・帯域フィルタ１７１〜１７．の各係数を係数メモリ
４２の書換えによって１杜変することにより所望のイコ
ライザ特性に１〜に、を得る構成とされており、デジタ
ル・帯域フィルタとしては例えば第６図（Ａ）、（Ｂ）
に示すものが考えられる。
第６図（Δ）、（Ｂ）は夫々デジタル・帯域フィルタの
回路図及びその概略ブロック系統図を示す。第６図（Ａ
＞において、１サンプル遅延部２８〜２８ 乗算部２
９１〜２９．加算部３０２〜３０ｆ２．にて第７図（Ａ
＞の実線の特性を得る低域通過フィルタ（低域フィルタ
）２２．１サンプル遅延部３３１〜３３ｆｌ、乗停部３
４１〜３４ 加鈴部３５２〜３５□にて同図（Ｂ）の
２ゝ 実線の特性を得る高域通過フィルタ（高域フィルタ）２
４が夫々構成されており、一方、１サンプル遅延部３２
１〜３２．Ｉ１１乗算部（レベル調瞥部）３１．３６に
て全域フィルタ（実質的に遅延回路及びアッテネータ）
２３が構成されている。
回路図及びその概略ブロック系統図を示す。第６図（Ａ
＞において、１サンプル遅延部２８〜２８ 乗算部２
９１〜２９．加算部３０２〜３０ｆ２．にて第７図（Ａ
＞の実線の特性を得る低域通過フィルタ（低域フィルタ
）２２．１サンプル遅延部３３１〜３３ｆｌ、乗停部３
４１〜３４ 加鈴部３５２〜３５□にて同図（Ｂ）の
２ゝ 実線の特性を得る高域通過フィルタ（高域フィルタ）２
４が夫々構成されており、一方、１サンプル遅延部３２
１〜３２．Ｉ１１乗算部（レベル調瞥部）３１．３６に
て全域フィルタ（実質的に遅延回路及びアッテネータ）
２３が構成されている。
低域フィルタ２２の乗算部２９１〜２９□の係数ａ１〜
ａ２は第１０図（Ａ）に示す関数窓であり、一方、高域
フィルタ２４０乗算部３４１〜３４□の係数ｂ１〜ｂｆ
ｌは同図（Ｂ）に示す関数窓であり、全域フィルタ２３
の出力は低域フィルタ２２及び高域フィルタ２４の中間
タップｍの加算部３０，３５Ｉｌｌに供給される。
ａ２は第１０図（Ａ）に示す関数窓であり、一方、高域
フィルタ２４０乗算部３４１〜３４□の係数ｂ１〜ｂｆ
ｌは同図（Ｂ）に示す関数窓であり、全域フィルタ２３
の出力は低域フィルタ２２及び高域フィルタ２４の中間
タップｍの加算部３０，３５Ｉｌｌに供給される。
この場合、第７図（Ａ）に示す如く、低域フィルタ（実
線）と全域フィルタ（一点鎖線）とを合成して破線の特
性を得ると共に、同図（Ｂ）に示す如く、高域フィルタ
（実線）と全域フィルタ（一点鎖線）とを合成して破線
の特性を１９、これらを合成して同図（Ｃ）に示す帯域
減衰特性Ｋ。
線）と全域フィルタ（一点鎖線）とを合成して破線の特
性を得ると共に、同図（Ｂ）に示す如く、高域フィルタ
（実線）と全域フィルタ（一点鎖線）とを合成して破線
の特性を１９、これらを合成して同図（Ｃ）に示す帯域
減衰特性Ｋ。
を得る。
一方、帯域強調特性を得る場合、低域フィルタ２２の乗
算部２９１〜２９．の係数ａ１〜ａ之を可変設定して第
７図（Ｅ）に示す特性を得るように構成する一方、高域
フィルタ２４の乗算部３４１〜３４２の係ｙｉｉ、ｂ１
〜ｂ２を町？設定して同図（Ｄ）に示す特性前るように
構成する。上記？ＶＩ域減衰特性を得る場合と同様に、
第７図（Ｄ＞に示す如く、高域フィルタ（実線）と全域
フィルタ（一点鎖線）とを合成して破線の特性を得ると
共に、同図（Ｅ）に示す如く、低域フィルタ（実線）と
全域フィルタ（一点鎖線）とを合成して破線の特性を１
７、これらを合成して同図（Ｃ）に示す帯域強調特性Ｋ
ｂを１９６゜ 第８図は第６図（Ａ）に示す帯域フィルタを簡略化した
もので、全域フィルタを特別に設けず、低域フィルタ２
２の係数ａ；（ａ１〜ａ、）、！：高域フィルタ２４の
係数ｂ・ （ｂ −ｂ之）とを加鼻部３１ （３１〜
３１ ）で加ｐした係数ｈｋｉ１ 之 （ｈ１１〜ｈ１□）（第１１図）を乗算部２９（２９１
〜２９之）の係数に設定したちのであり、実質的に第６
図（Ａ＞に示す回路図と等価である。
算部２９１〜２９．の係数ａ１〜ａ之を可変設定して第
７図（Ｅ）に示す特性を得るように構成する一方、高域
フィルタ２４の乗算部３４１〜３４２の係ｙｉｉ、ｂ１
〜ｂ２を町？設定して同図（Ｄ）に示す特性前るように
構成する。上記？ＶＩ域減衰特性を得る場合と同様に、
第７図（Ｄ＞に示す如く、高域フィルタ（実線）と全域
フィルタ（一点鎖線）とを合成して破線の特性を得ると
共に、同図（Ｅ）に示す如く、低域フィルタ（実線）と
全域フィルタ（一点鎖線）とを合成して破線の特性を１
７、これらを合成して同図（Ｃ）に示す帯域強調特性Ｋ
ｂを１９６゜ 第８図は第６図（Ａ）に示す帯域フィルタを簡略化した
もので、全域フィルタを特別に設けず、低域フィルタ２
２の係数ａ；（ａ１〜ａ、）、！：高域フィルタ２４の
係数ｂ・ （ｂ −ｂ之）とを加鼻部３１ （３１〜
３１ ）で加ｐした係数ｈｋｉ１ 之 （ｈ１１〜ｈ１□）（第１１図）を乗算部２９（２９１
〜２９之）の係数に設定したちのであり、実質的に第６
図（Ａ＞に示す回路図と等価である。
第６図（Ａ）、第８図に示す帯域フィルタは第４図示の
各帯域フィルタ１７１〜１７ｎに夫々適用されるもので
あるが、第５図に示す帯域フィルタは第４図示の帯域フ
ィルタ１７１〜１７ｏ及び加Ｔ３器１９全体（４０で示
Ｖ）と等価のもので、実際には、本発明では第５図示の
帯域フィルタを用いる。第５図示のものは、第８図示の
加σ方法で得られるｈ１１〜ｈ１゜を第１バンドの係数
、以下同様の方法で得たｈ２１〜ｈ２ｅを第２バンドの
係数、ｈ３１〜ｈ３□を第３バンドの係数、・・・。
各帯域フィルタ１７１〜１７ｎに夫々適用されるもので
あるが、第５図に示す帯域フィルタは第４図示の帯域フ
ィルタ１７１〜１７ｏ及び加Ｔ３器１９全体（４０で示
Ｖ）と等価のもので、実際には、本発明では第５図示の
帯域フィルタを用いる。第５図示のものは、第８図示の
加σ方法で得られるｈ１１〜ｈ１゜を第１バンドの係数
、以下同様の方法で得たｈ２１〜ｈ２ｅを第２バンドの
係数、ｈ３１〜ｈ３□を第３バンドの係数、・・・。
ｈｎｌ〜ｈｏｆｌを第ｎバンドの係数とし、加算部で夫
々乗算器２９１，２９２．・・・２９ｆｌに供給するこ
とにより、第４図示の帯域フィルタ１７１〜１７ｏを個
々に演鋒したのと等価な結果を１つの帯域フィルタで得
るものである。
々乗算器２９１，２９２．・・・２９ｆｌに供給するこ
とにより、第４図示の帯域フィルタ１７１〜１７ｏを個
々に演鋒したのと等価な結果を１つの帯域フィルタで得
るものである。
次に、イコライザ特性の切換えについて説明ηる。イコ
ライザ特性を切換えるに際してＤＳＰ４を実質上構成す
るデジタル・フィルタの係数に対応した係数データを切
換えるのであるが、この切換え動作を制御するのは制御
装置９内のｃＰＵｌｏであり、ＣＰＵ１０はＲＯＭ１１
．ＲＡＭ１２からの制御信号に基づき第９図に示すフロ
ーチャー１・に従って動作する構成とされている。
ライザ特性を切換えるに際してＤＳＰ４を実質上構成す
るデジタル・フィルタの係数に対応した係数データを切
換えるのであるが、この切換え動作を制御するのは制御
装置９内のｃＰＵｌｏであり、ＣＰＵ１０はＲＯＭ１１
．ＲＡＭ１２からの制御信号に基づき第９図に示すフロ
ーチャー１・に従って動作する構成とされている。
特性入力部１３の所定のバンドのスイッチを操作するこ
とによりスイッチ位置制御データが入力され（第９図（
Ａ）中ステップ１０１）、このバンドに対応した表示素
子群の所定セグメントが表示され（ステップ１０２）、
指定されたイコライザ特性に対応したフィルタ係数（例
えば第３バンドであればｈ３１． ｈ３２．・・−ｈ
３２） カＲＯＭ１１から検索される（ステップ１０３
）、ＲＯＭ１１からフィルタ係数が検索されるとこれが
ＲＡＭ１２に移され、これらはｖ１込みタイミングでラ
ッチ回路８に順次送出される（第９図（Ｂ）中ステップ
１１１）。これと同時にアドレスデータがアドレスメモ
リ７に供給され、各ラッチデータに対応するアドレス・
が指定される（ステップ７１２ン。このとき、ＣＰＵ１
０は１〜ｎ、−まで順次カウントアツプする（ステップ
１１３〜１１５）。
とによりスイッチ位置制御データが入力され（第９図（
Ａ）中ステップ１０１）、このバンドに対応した表示素
子群の所定セグメントが表示され（ステップ１０２）、
指定されたイコライザ特性に対応したフィルタ係数（例
えば第３バンドであればｈ３１． ｈ３２．・・−ｈ
３２） カＲＯＭ１１から検索される（ステップ１０３
）、ＲＯＭ１１からフィルタ係数が検索されるとこれが
ＲＡＭ１２に移され、これらはｖ１込みタイミングでラ
ッチ回路８に順次送出される（第９図（Ｂ）中ステップ
１１１）。これと同時にアドレスデータがアドレスメモ
リ７に供給され、各ラッチデータに対応するアドレス・
が指定される（ステップ７１２ン。このとき、ＣＰＵ１
０は１〜ｎ、−まで順次カウントアツプする（ステップ
１１３〜１１５）。
ＤＳＰ４により、ラッチ回路８の出力データがアドレス
メモリ７にて指定されたアドレスで係数メモリ４２に書
込まれる。全てのアドレスにフィ４３１〜４３ｇ、（第
５図）にストアされる。この３５３合、係数メモリ４
の各フィルタ係数（１〜２）のメモリ部４３１〜４３之
を構成する２つのメモリ部のうち非動作中のページのメ
モリ部にストアされ、直ちに切換えられ、これによって
新たな係数ｈ 、ｈ 、・・・、ｈｂ＜得られ、１
サンプリング毎にフィルタ演節が行なわれ、新たなイコ
ライザ特性が得られる。
メモリ７にて指定されたアドレスで係数メモリ４２に書
込まれる。全てのアドレスにフィ４３１〜４３ｇ、（第
５図）にストアされる。この３５３合、係数メモリ４
の各フィルタ係数（１〜２）のメモリ部４３１〜４３之
を構成する２つのメモリ部のうち非動作中のページのメ
モリ部にストアされ、直ちに切換えられ、これによって
新たな係数ｈ 、ｈ 、・・・、ｈｂ＜得られ、１
サンプリング毎にフィルタ演節が行なわれ、新たなイコ
ライザ特性が得られる。
このように、特性入力部１３にてイコライザ特性を指定
する度に己、ｈｋｉ （ｉ ＝ １〜ｅ ＞が演ｎさ
れて新たな係数ｈ１．ｈ２．・・・、ｈ２が得られ、イ
コライザ特性が可変される。
する度に己、ｈｋｉ （ｉ ＝ １〜ｅ ＞が演ｎさ
れて新たな係数ｈ１．ｈ２．・・・、ｈ２が得られ、イ
コライザ特性が可変される。
の演算はＤＳＰ４が行なう構成とされているが、ＣＰＵ
１０にて行なうように構成してもよい。
１０にて行なうように構成してもよい。
又、帯域強調特性に、及び帯域減衰特性Ｋｃは第３図示
のものに限らず、バンドパスフィルタのゲインを換える
方式のものでもよい。
のものに限らず、バンドパスフィルタのゲインを換える
方式のものでもよい。
発明の効果
本発明になるデジタル・グラフィック・イコライザによ
れば、１個のＦＩＲデジタル・フィルタを用いているた
めに構成が簡単であり、又、ＦＩＲデジタル・フィルタ
を用いているため、ＩＩＲデジタル・フィルタを用いた
ものに比して特に高域のＳＮ比の劣化がなく、発振等の
問題も生じることはなく、又、係数の組を１系統の組に
変換するようにしているために少ない係数データで様々
な特性を組合せ得、これにより、特性の自由度が人であ
り、又、−のフィルタ構成で実現できるので、構成が簡
単で短時間で演算可能であり、例えばＤＳＰ等の高速プ
ロセッサ等で小形、かつ、低コストに構成し得る等の特
長を有する。
れば、１個のＦＩＲデジタル・フィルタを用いているた
めに構成が簡単であり、又、ＦＩＲデジタル・フィルタ
を用いているため、ＩＩＲデジタル・フィルタを用いた
ものに比して特に高域のＳＮ比の劣化がなく、発振等の
問題も生じることはなく、又、係数の組を１系統の組に
変換するようにしているために少ない係数データで様々
な特性を組合せ得、これにより、特性の自由度が人であ
り、又、−のフィルタ構成で実現できるので、構成が簡
単で短時間で演算可能であり、例えばＤＳＰ等の高速プ
ロセッサ等で小形、かつ、低コストに構成し得る等の特
長を有する。
第１図及び第２図は夫々本発明イコライザの一実施例の
ブロック系統図及びその一部の概略図、第３図及び第４
図は夫々イコライザ特性図及びイコライザ特性を得る帯
域フィルタのブロック系統図、第５図は本発明イコライ
ザに用いるＦＩＲデジタル・フィルタの回路図、第６図
はＦＩＲデジタル・帯域フィルタの回路図、第７図はフ
ィルタの周波数特性図、第８図はＦＩＲデジタル・帯域
フィルタの回路図、第９図はＣＰＵの動作説明用フロー
チャート、第１０図及び第１１図はフィルタの係数値を
示す図である。 １、・・・デジタル・オーディオ信号入力端子、４・・
・ＤＳＰ１４２・・・係数メモリ、７・・・アドレスメ
モリ、８・・・ラッチ回路、９・・・制御２Ｉｌ装同、
１０・・・ＣＰ ＬＪ 。 １１・・・プログラムＲＯＭ、１２・・・ＣＰＵ作業用
ＲＡＭ、１３・・・特性入力部、１４・・・表示部、１
５・・・出力端子、２８１〜２８ｆｌ・・・１サンプリ
ング遅延部、２９１〜２９ｆｌ・・・乗算部、３０２〜
３０２゜３２〜３２え・・・加Ω部、４０・・・ＦＩＲ
デシタルト フィルタ。 特許出願人 日本ビクター株式会社 第２図 ←Δｒさ ←）７仝 第８図 第９図 第１０図 第１１図
ブロック系統図及びその一部の概略図、第３図及び第４
図は夫々イコライザ特性図及びイコライザ特性を得る帯
域フィルタのブロック系統図、第５図は本発明イコライ
ザに用いるＦＩＲデジタル・フィルタの回路図、第６図
はＦＩＲデジタル・帯域フィルタの回路図、第７図はフ
ィルタの周波数特性図、第８図はＦＩＲデジタル・帯域
フィルタの回路図、第９図はＣＰＵの動作説明用フロー
チャート、第１０図及び第１１図はフィルタの係数値を
示す図である。 １、・・・デジタル・オーディオ信号入力端子、４・・
・ＤＳＰ１４２・・・係数メモリ、７・・・アドレスメ
モリ、８・・・ラッチ回路、９・・・制御２Ｉｌ装同、
１０・・・ＣＰ ＬＪ 。 １１・・・プログラムＲＯＭ、１２・・・ＣＰＵ作業用
ＲＡＭ、１３・・・特性入力部、１４・・・表示部、１
５・・・出力端子、２８１〜２８ｆｌ・・・１サンプリ
ング遅延部、２９１〜２９ｆｌ・・・乗算部、３０２〜
３０２゜３２〜３２え・・・加Ω部、４０・・・ＦＩＲ
デシタルト フィルタ。 特許出願人 日本ビクター株式会社 第２図 ←Δｒさ ←）７仝 第８図 第９図 第１０図 第１１図
Claims (1)
- 複数の帯域別に各々所望のイコライザ特性を指定する特
性入力部と、該複数の帯域別に仮想されるＦＴＲデジタ
ル帯域フィルタ各々の複数の係数のうち該特性入力部か
らの指定に対応した該当帯域のフィルタの係数を該指定
に応じて変更し、該複数の係数別に該複数の帯域の係数
を加算して該複数の係数別の数と同じ数の係数を得る係
数変更手段と、該係数変更手段にて得られた係数に基づ
いて周波数特性を変更される１個のＦＩＲデジタル・フ
ィルタとよりなることを特徴とするデジタル・グラフィ
ック・イコライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22315985A JP2511253B2 (ja) | 1985-10-07 | 1985-10-07 | デジタル・グラフイツク・イコライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22315985A JP2511253B2 (ja) | 1985-10-07 | 1985-10-07 | デジタル・グラフイツク・イコライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6282707A true JPS6282707A (ja) | 1987-04-16 |
| JP2511253B2 JP2511253B2 (ja) | 1996-06-26 |
Family
ID=16793715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22315985A Expired - Lifetime JP2511253B2 (ja) | 1985-10-07 | 1985-10-07 | デジタル・グラフイツク・イコライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2511253B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462972A (en) * | 1987-09-02 | 1989-03-09 | Matsushita Electric Ind Co Ltd | Picture quality adjustor |
| JPH01259610A (ja) * | 1988-04-08 | 1989-10-17 | Sony Corp | 音量調整装置 |
| JPH03240307A (ja) * | 1990-02-19 | 1991-10-25 | Sanyo Electric Co Ltd | 音響装置 |
| WO2005057784A1 (ja) * | 2003-12-12 | 2005-06-23 | Neuro Solution Corp. | デジタルフィルタの設計方法および設計装置 |
| WO2005078925A1 (ja) * | 2004-02-17 | 2005-08-25 | Neuro Solution Corp. | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59178808A (ja) * | 1983-03-30 | 1984-10-11 | Oki Electric Ind Co Ltd | オ−デイオ用デジタルイコライザアンプ |
-
1985
- 1985-10-07 JP JP22315985A patent/JP2511253B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59178808A (ja) * | 1983-03-30 | 1984-10-11 | Oki Electric Ind Co Ltd | オ−デイオ用デジタルイコライザアンプ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462972A (en) * | 1987-09-02 | 1989-03-09 | Matsushita Electric Ind Co Ltd | Picture quality adjustor |
| JPH01259610A (ja) * | 1988-04-08 | 1989-10-17 | Sony Corp | 音量調整装置 |
| JPH03240307A (ja) * | 1990-02-19 | 1991-10-25 | Sanyo Electric Co Ltd | 音響装置 |
| WO2005057784A1 (ja) * | 2003-12-12 | 2005-06-23 | Neuro Solution Corp. | デジタルフィルタの設計方法および設計装置 |
| WO2005078925A1 (ja) * | 2004-02-17 | 2005-08-25 | Neuro Solution Corp. | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ |
| GB2427093A (en) * | 2004-02-17 | 2006-12-13 | Neuro Solution Corp | Digital filter design method and device, digital filter design program, and digital filter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2511253B2 (ja) | 1996-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6360240B2 (en) | Digital filters | |
| JPH07114337B2 (ja) | ディジタルオーディオ信号処理装置 | |
| US4817025A (en) | Digital filter | |
| JPH09167944A (ja) | デジタル化信号の等化装置 | |
| JPS6282707A (ja) | デジタル・グラフイツク・イコライザ | |
| JPS6336572B2 (ja) | ||
| JPH09284094A (ja) | デジタルフィルタバンク装置およびその作動方法 | |
| US4803647A (en) | Sampled data audio tone control apparatus | |
| JPS60114020A (ja) | 非巡回型デジタルフィルタ回路 | |
| JPH0252446B2 (ja) | ||
| JPS62123820A (ja) | デジタル・グラフイツク・イコライザ | |
| JP2590291B2 (ja) | 切換型ｉｉｒフィルタ | |
| KR0149314B1 (ko) | 데이타 버스 구조의 멀티-채널, 멀티-스테이지의 오버 샘플링 하프 밴드 필터 | |
| JPS6295008A (ja) | デジタル・グラフイツク・イコライザ | |
| JPS6387008A (ja) | サンプルされたデータのトーン制御装置 | |
| JPS6282708A (ja) | デジタル・グラフイツク・イコライザ | |
| Makhmudovich | The Role Of Methods And Algorithms Of Sound Processing | |
| JPH01125113A (ja) | グラフィック・イコライザ | |
| JPH11220358A (ja) | デジタルフィルタ | |
| JP2002058153A (ja) | デジタル保護リレー装置 | |
| JP2590292B2 (ja) | 切換型ｉｉｒフィルタ | |
| JPS6114689B2 (ja) | ||
| JPH0113244B2 (ja) | ||
| JPS6318368B2 (ja) | ||
| JPH11220357A (ja) | デジタルフィルタ |