JPS6291011A

JPS6291011A - デジタル・グラフイツク・イコライザ

Info

Publication number: JPS6291011A
Application number: JP60229871A
Authority: JP
Inventors: Yoshiaki Tanaka; 美昭田中
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1985-10-17
Filing date: 1985-10-17
Publication date: 1987-04-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はデジタル・グラフィック・イコライザに係り、
例えばＰＣＭオーディオ信号等のデジタルオーディオ信
号を各周波数帯域別にレベル可変して取出ずグラフィッ
ク・イコライザに関する。

従来の技術従来のデジタル・グラフィック・イコライザに用いられ
るデジタル・フィルタは、一般に、主としてカットオフ
周波数（中心周波数）に着目して設計されたものであり
、周波数特性における平坦域特性に着目したものではな
かった。

発明が解決しようとする問題点上記理由により、従来のＦＩＲデジタル・フィルタでは
、帯域強調特性Ｋｂ　（ブーストｆｆ１Ｌ、　＝６ｄＢ
）及び帯域減衰゛特性Ｋｃ　（カットｆｆ１ＬＣ＝６ｄ
Ｂ）を設計した場合、周波数ｆＨ以上及び周波数ｆ［以
下の平坦域特性にリップルを生じ、いずれの場合も分散
（ディスパージョン）によるエコー及びカラーリングつ
まり音色が不自然に変化する問題点があった。

一方、低域強調特性の周波数ｆＨ以上の平坦域でのリッ
プル及び低域減衰特性の周波数ｆ１以下の平坦域でのリ
ップルを小にするために、例えば特開昭５８−１８２３
１５号公報記載のＩＩＲＴＲデジタルィルタを用いる技
術が知られているが、ＩＪＲＴＲデジタルィルタである
ために位相が非直線であり、又、まるめ誤差によって高
域のＳＮ比が劣化し、更に、発振し易い問題点があった
。

又、従来のデジタル・フィルタでは所望の帯域強調及び
減衰特性を得にくい問題点があった。

更に、従来のイコライザは、入力レベルが所定値を越え
ると、特に強調を指定された帯域においてフィルタの乗
算過程でオーバフローを生じ、音に歪を生じる等自然な
聴感を得ることができない問題点があった。

本発明は、平坦域でのリップルが少なく、従って、自然
な音色を得ることができ、更に、ＳＮ比が良好であり）
ｌｉＦｉ用に適すると共に、少ない係数データで所望の
帯域強調及び減衰特性を得ることができ、又更に、入力
レベルが所定値を越えた時でもオーバフローを生じるこ
とのないデジタル・グラフィック・イコライザを提供す
ることを目的とする。

問題点を解決するための手段第１図において、コンパレータ７は入力レベルが所定値
を越えたことを検出する手段、制御装δ１１及びＤＳＰ
（デジタル・シグナル・プロセッサ）４は特性入力部１
３からの指定に応じてフィルタ係数を変更し、帯域別の
係数を加締して新たな係数を得る手段及び新たな係数に
て周波数特性を変更される手段及び入力レベルが所定値
を越えた時強調を指定した帯域を減衰する手段の各−実
施例である。

作用複数の帯域別に仮想されるＦＩＲデジタル帯域フィルタ
１９１〜１９ｏ　（第４図）各々の複数の係数（１〜２
）のうち特性入力部１５からの指定に対応した該当帯域
のフィルタの係数を指定に応じて変更し、複数の係数別
（１〜２）に複数の帯＝１〜ｅ＞）？！数の係数別の数
２と同じ数の係数ｈ１〜ｈｆｌを得、特に、入力信号の
レベルが所定値を越えた時強調指定された帯域の係数を
減衰の方向に再度変更し、得られた係数に基づいてＦＴ
Ｒデジタル・フィルタ５０の周波数特性を変更する。

実施例第１図は本発明イコライザの一実施例のブロック系統図
を示す。同図中、１５は特性入力部、１６は表示部で、
第２図に示す如く、特性可変用スイッチ１５　．１５２
．・・・１５ｏ、表示素子群１６１．１６２．・・・１
６１、費告インジケータ４２、オーバインジケータ４３
が設けられている。

４はＤＳＰで、特性入力部１５にて設定された第３図に
示すｎバンドのイコライザ特性に１〜Ｋ。

を実現すべくデジタル・フィルタ演算を行なうもので、
内部に係数メモリ４２、プログラムＲＯＭ４１等を有す
る。

入力端子１に光ファイバ（図示せず）を経て供給された
デジタル・オーディオ信号は光インタフェース２にて電
気信号とされて例えばシリアル／パラレル変換され、ラ
ッチ回路３に供給されてここにラッチされる。ラッチ回
路３の出力は後述のＤＳＰ４にて特性入力部１５の指定
に応じてイコライザ特性を可変され、ラッチ回路５に供
給され、光インタフェース６にてパラレル／シリアル変
換されて光信号とされ、端子１７より取出され、光ファ
イバに供給される。

ＤＳＰ４は実質上第４図に示す如く、ｎバンドのデジタ
ル・低域フィルタ１９１〜１９ｎの各係数を係数メモリ
４２の書換えによって可変することにより所望のイコラ
イザ特性に１〜に、を得る構成とされており、デジタル
・帯域フィルタとしては例えば第６図（Ａ）、（Ｂ）に
示すものが考えられる。

第６図（Ａ）、（Ｂ）は夫々デジタル・低域フィルタの
ハードウェア構成（回路図）及びその概略ブロック系統
図を示す。第６図（Ａ＞において、１サンプル遅延部３
０〜３０．、乗算部３１１〜３１　　加算部３２２〜３
２之にて第７図（Ａ）２ゝの実線の特性を得る低域通過フィルタ（低域フィルタ）
２２．１サンプル遅延部３５１〜３５ｆｌ、乗算部３６
１〜３６□、加算部３ア、〜３７□にて同図（Ｂ）の実
線の特性を得る高域通過フィルタ（高域フィルタ）２４
が夫々構成されており、一方、１サンプル遅延部３４１
〜３４゜、乗算部（レベル調整部）３３．３８にて全域
フィルタ（実質的に遅延回路及びアッテネータ）２３が
構成されている。

低域フィルタ２２の乗算部３１１〜３１２の係数８１〜
ａｆｌは第１０図（Ａ）に示す関数窓であり、一方、高
域フィルタ２４の乗算部３６１〜３６Ｐ、の係数ｂ１〜
ｂ２は同図（Ｂ）に示す関数窓であり、全域フィルタ２
３の出力は低域フィルタ２２及び高域フィルタ２４の中
間タップｍの加算部３２，３７１に供給される。。

この場合、第７図（Ａ）に示す如く、低域フィルタ（実
線）と全域フィルタ（一点鎖線）とを合成して破線の特
性を得ると共に、同図（Ｂ）に示す如く、高域フィルタ
（実線）と全域フィルタ（一点鎖線）とを合成して破線
の特性を得、これらを合成して同図（Ｃ）に示す帯域減
衰１フ１竹Ｋ。

を得る。

一方、帯域強調特性を得る場合、低域フィルタ２２の乗
算部３１１〜３１乏の係数ａ１〜ａＰ、を可変設定して
第７図（Ｅ）に示す特性を１ｑるように構成する一方、
高域フィルタ２４の乗算部３６１〜３６　の係数ｂ１〜
ｂ２を可変設定して同図（Ｄ）に示す特性を得るように
構成する。上記帯域減衰特性を得る場合と同様に、この
場合、第７図（Ｄ）に示す如く、高域フィルタ（実線）
と全域フィルタ（一点鎖線）とを合成して破線の特性を
得ると共に、同図（Ｅ）に示す如く、低域フィルタ（実
線）と全域フィルタ（一点鎖線）とを合成して破線の特
性を得、これらを合成して同図（Ｃ）に示す帯域強調特
性に、を得る。

このように、本発明では、周波数ｆＮ以上の平坦特性及
び周波数ｆ、以下の平坦特性は夫々全域フィルタが関与
するため、従来のものに比して平坦域でのリップルが少
ない。

第８図は第６図（Ａ）に示す帯域フィルタを簡略化した
もので、全域フィルタを特別に設けず、低域フィルタ２
２の係数ａｋ　（ａ１〜ａ９．）と高域フィルタ２４の
係数ｂｋ　（ｂ１〜ｂ、＞　、！：を加算部４０　（４
０１〜４０２）で加算した係数ｈｋ（ｈ１１〜ｈ　１え
）（第１１図）を乗算部３１（３１１〜３１之）の係数
に設定したものであり、実質的に第６図（Ａ）に示す回
路図と等価である。

第６図（Ａ）、第８図に示す帯域フィルタは第４図示の
各帯域フィルタ１９１〜１９．に夫々適用されるもので
あるが、第５図に示す帯域フィルタは第４図示の帯域フ
ィルタ１９１〜１９ｏ及び加算器２１全体（５０で示す
）と等価のもので、実際には、本発明では第５図示の帯
域フィルタを用いる。第５図示のものは、第８図示のｈ
１１〜ｈ１乏を第１バンドの係数、ｈ２１〜ｈ２ｆｌを
第２バンドの係数、ｈ３１〜ｈ３ｆｌを第３バンドの係
数、・・・、ｈ　〜ｈｎｆｌを第ｎバンドの係数とし、
ハ（１算て夫々乗綽器３１１，３１２．・・・３１□に
供給することにより、第４図示の帯域フィルタ１９１〜
１９ｎを個々に演専したのと等価な結果を１つの帯域フ
ィルタで１ｑるものである。

次に、イコライザ特性の切換えについて説明する。イコ
ライＩＪ”特性を切換えるに際してＤＳＰ４を実質上構
成するデジタル・フィルタの係数にり・１応した係数デ
ータを切換えるのであるが、この切換え動作を制御する
のは制御装置１１内のＣＰＵ１０であり、ＣＰＵ１０は
ＲＯＭ１３．ＲへＭ１４からの制御信号に基づき第９図
に示づフローチャートに従って動作する構成とされてい
る。

特性入力部１５゛の所定のバンドのスイッチを操作する
ことによりスイッチ位置制御データが入力され（第９図
（Ａ）中ステップ１０１）、このバンドに対応した表示
素子群の所定レグメントが表示され（ステップ１０２）
、指定されたイコライザ特性に対応したフィルタ係数（
例えば第３バンドであればｈｈ　　　・・・ｈ　３２）
がＲＯＭ１３３１・　３２・が検索される（ステップ１０３）。ＲＯＭ１３からフィ
ルタ係数が検索されるとこれがＲＡＭ１４に移され、こ
れらは割込みタイミングでラッチ回路９に順次送出され
る（第９図（Ｂ）中ステップ１１１．１１２，１１５）
。これと同時にアドレスメモリがアドレスメモリ８に供
給され、各ラッチデータに対応するアドレスが指定され
る（ステップ１１７）。

ＤＳＰＡは第１２図（Ａ）、（Ｂ）に示すフローチャー
１〜に従って動作する構成とされており、初期化された
（第１２図（Ａ）中ステップ１２１）後、割込みタイミ
ングで以前に行なわれた演算結果が出力され（ステップ
１３１）、ラッチ回路９からの次のサンプリングデータ
が入力されて（ステップ１３２）アドレスメモリ８にて
指定されたアドレスで係数メモリ４２に瑚込まれる（ス
テップ１３５）。全てのアドレスにフィルタ係Ｐｉｌｈ
。

〜ｈ２が書込まれると（ステップ１３６）（このにて演
峰され（ステップ１０４．’１０６）　、１〜之まで順
次カラン１〜アツプされる（ステップ１１８〜１２０）
）　、係数メモリ４２を構成づる２つのメモリ部のうち
非動作中のページのメモリ部に切換えられ（ステップ１
３７）、これにＪ：って新たな係数ｈ１．ｈ２．・・・
、ｈｆｌが得られ、１ナンブリング毎にフィルタ演算が
行なわれ（ステップ１３８）、新たなイコライザ特性が
得られる。ＣＰＵｌ０は復帰許可フラグを「１」にセッ
トする（ステップ１０８）。なお、ＣＰＵ１０の動作に
よるスイッチＳの切換えにより、２つのメモリ部（例え
ば４□１，４２２）のうち非動作中のページのメモリ部
に切換え、１系統の糸路で帯域フィルタ１９１〜１９ｏ
を制御するように構成することもできる。

このように、特性入力部１５にてイコライザ特算されて
新たな計数ｈ１．ｈ２．・・・、ｈ之が得られ、イコラ
イザ特性が可変される。

次に、入力レベルが所定値を越えた場合、特に強調指定
された帯域でのオーバフローを防止する方法について説
明する。第１図において、ＣＰＵ１０からのオーバフロ
ーにつ所定値Ｌ（＝例えば１２ｄＢ〜０．ｆｌ）低い値
（閾値）とラッチ回路３がらの入力信号とがコンパレー
タ７にてレベル比較され、入力信号がこの間値以上にな
ると警へフラグが「１」にレッ１−されると共に（ステ
ップ１０４）、警告インジケータ１１２が点灯される。

次に、強調指定（＋方向に指定）されたスイッチの帯域
が検出されると（ステップ１０５）、この帯域の強調量
が最小ステップ（例え４；Ｉ’　１　（Ｅ　）だけ低減
され、フィルタ係数が再度計綿されてＲＡＭ１４の別の
領域に保存される（ステップ１０７）。

この場合、割込みタイミングでは、警告フラグが「１」
にセラ１〜されて（ステップ１１１）強調帯域が検出さ
れると（ステップ１１３）、１〜！。

までカウントされて（ステップ１１４）、フィルり係数
がラッチ回路９に供給される（ステップ１１６）。

このように、入力レベルが所定直を越えた時に強調指定
された帯域のみを低減するようにしたため、フィルタの
乗算過程においてオーバフローを生じることはなく、自
然な聴感を得ることができる。

この強調帯域が複数ある場合は、この強調帯域を全て同
時に夫々最小ステップ低減する。この場合、低減動作は
レベルが０ｄ１３になるまで続けられる（ステップ１０
５，１０７）。

なお、コンパレータ７における８１直は、端子７′から
の閾値切換信号によってユーザが適宜蓮根し得る構成で
あることが望ましい。

又、上記強調帯域が複数ある場合、最も強調量の大きい
帯域だけを最小ステップだけ低減するようにしでもよい
。

又、上記人ノルベルの過大警告を、コンパレータ７を用
いず、ＤＳＰ４によるソフトウェアにて行なってもよい
（第１２図中ステップ１３３゜１３４）。この場合、Ｄ
ＳＰ４のステップ１３４での警告フラグセットをＣＰＵ
１０はステップ１０４で検出する。

更に、上記強調帯域を低減したにも拘らずフィルタ出力
がオーバフローした場合（ステップ１３９）、オーバフ
ローフラグメモリ１２にオーバフラグがセットされる（
ステップ１４０）、これにより、ＣＰＵ１０にてオーバ
フラグが検出され（ステップ１０１）、オーバインジケ
ータ４３が表示される（ステップ１０２）。

発明の効果本発明になるデジタル・グラフィック・イコライザによ
れば、特に平坦特性は実質的に全域フィルタが関与する
ので従来のものに比して平坦域でのリップルを少なくし
くｑ、これにより、従来のＦＴＰデジタル・フィルタを
用いたものに比して自然な音色を得ることができ、更に
、巳ＩＲデジタル・フィルタを用いているため、ＩＩＲ
デジタル・フィルタを用いたものに比して特に高域のＳ
Ｎ比の劣化がなく、発振等の問題を生じることはなく、
又、係数の組を１系統の組に変換するようにしているた
めに少ない係数データで様々な特性を組合せ得、これに
より、特性の自由度が人であり、又、−のフィルタ構成
で実現できるので、構成が簡単であり、例えばＤＳＰ等
の高速プロセッサ等で小形、かつ、低コストに構成し１
ワ、又更に、入力信号レベルが所定値を越えた時、強調
指定した帯域に対応した係数を減衰の方向に再度変更す
るようにしたため、強調指定された帯域においてオーバ
フローを生じることはなく、自然な聴感を得ることがで
きる等の特長を有する。

【図面の簡単な説明】

第１図及び第２図は夫々本発明イコライザの一実施例の
ブロック系統図及びその一部の概略図、第３図及び第４
図は夫々イコライザ特性図及びイコライザ特性を得る帯
域フィルタのブロック系統図、第５図は本発明イコライ
ザに用いるＦＩＲデジタル・フィルタの回路図、第６図
はＦＩＲデジタル・帯域フィルタの回路図、第７図はフ
ィルタの周波数特性図、第８図はＦＩＲデジタル・帯域
フィルタの回路図、第９図はＣＰＵの動作説明用フロー
チャート、第１０図及び第１１図はフィルタの係数値を
示す図、第１２図はＤＳＰの動作説明用フローチャート
である。１、・・・デジタル・オーディオ信号入力端子、４・・
・ＤＳＰ、７・・・コンパレータ、８・・・アドレスメ
モリ、９・・・ラッチ回路、１０・・・ＣＰＵ、１１・
・・制御装置、１２・・・オーバフローフラグメモリ、
１３・・・ブ［１グラムＲＯＭ、１４・ＣＰＵ作？ｌｉ
ＲＡＭ、１５・・・特性入力部、１６・・・表示部、１
７・・・出力端子、３０１〜３Ｑ、・・・１サンプリン
グ遅延部、３１１〜３１□・・・ｆｆｉ算部締部２１へ
・３２□、４１１〜４１ｆｌ・・・加障部、５０・・・
Ｆ［Ｒデジタル・フィルタ。第１図第２図 ←Δン会　　　　　　　　←品つ第９図（Ａ）（Ｂ）

Claims

【特許請求の範囲】

複数の帯域別に各々所望のイコライザ特性を指定する特
性入力部と、該複数の帯域別に仮想されるＦＩＲデジタ
ル帯域フィルタ各々の複数の係数のうち該特性入力部か
らの指定に対応した該当帯域のフィルタの係数を該指定
に応じて変更し、該複数の係数別に該複数の帯域の係数
を加算して該複数の係数別の数と同じ数の係数を得る係
数変更手段と、入力信号のレベルが所定値を越えたこと
を検出するレベル検出手段と、該レベル検出手段の該検
出時に上記特性入力部にて強調を指定した帯域に対応し
た該係数変更手段における係数を減衰の方向に再度変更
する制御手段と、該係数変更手段にて得られた係数に基
づいて周波数特性を変更される１個のＦＩＲデジタル・
フィルタとよりなることを特徴とするデジタル・グラフ
ィック・イコライザ。