JPS627738B2 - - Google Patents
Info
- Publication number
- JPS627738B2 JPS627738B2 JP53083373A JP8337378A JPS627738B2 JP S627738 B2 JPS627738 B2 JP S627738B2 JP 53083373 A JP53083373 A JP 53083373A JP 8337378 A JP8337378 A JP 8337378A JP S627738 B2 JPS627738 B2 JP S627738B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- detection circuit
- signal
- outputs
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 37
- 230000001788 irregular Effects 0.000 claims description 13
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明はPLL（Phase Locked Loop）シンセ
イザにおいてPLLが正常なロツク状態であるか否
かを判定し、正常でない場合PLL中の可変周波発
振器（VCO）出力信号を遮断し、かつPLL中の
ローパスフイルタ定数の切換をおこなうためのア
ンロツク信号を検出するアンロツク検出回路に関
するものである。
イザにおいてPLLが正常なロツク状態であるか否
かを判定し、正常でない場合PLL中の可変周波発
振器（VCO）出力信号を遮断し、かつPLL中の
ローパスフイルタ定数の切換をおこなうためのア
ンロツク信号を検出するアンロツク検出回路に関
するものである。
現在一般的に用いられているアンロツク検出回
路を含むPLLシンセサイザの構成を第１図〜第４
図を用いて説明する。第１図において、１は基準
周波数発振回路、２はこの基準周波数発振回路１
の出力信号を分周する固定分周器、３は固定分周
器２の出力（第２図ａ）を参照信号として入力さ
れ、可変分周器６の出力信号（第２図ｂ）との位
相比較を行ない、第２図ｃ，ｄに示す如き位相差
信号PDおよびLDを出力する位相比較器、４は位
相比較器３の出力信号PDを発振周波数制御用直
流信号に変換するローパスフイルタ（LPF）、５
はLPF４の出力信号によつて発振周波数が制御さ
れる可変周波数発振器（VCO）であり、可変分
周器６はVCO５の出力信号をコードコンバータ
７で指定された分周比Ｎでもつて分周する。ここ
でPLLがロツク状態のときVCO５の出力周波数
VCO，参照信号周波数r，可変分周器の分周比
Ｎとの間には VCO＝Ｎ×r の関係がある。上記１〜６がPLLシンセサイザの
基本構成である。
路を含むPLLシンセサイザの構成を第１図〜第４
図を用いて説明する。第１図において、１は基準
周波数発振回路、２はこの基準周波数発振回路１
の出力信号を分周する固定分周器、３は固定分周
器２の出力（第２図ａ）を参照信号として入力さ
れ、可変分周器６の出力信号（第２図ｂ）との位
相比較を行ない、第２図ｃ，ｄに示す如き位相差
信号PDおよびLDを出力する位相比較器、４は位
相比較器３の出力信号PDを発振周波数制御用直
流信号に変換するローパスフイルタ（LPF）、５
はLPF４の出力信号によつて発振周波数が制御さ
れる可変周波数発振器（VCO）であり、可変分
周器６はVCO５の出力信号をコードコンバータ
７で指定された分周比Ｎでもつて分周する。ここ
でPLLがロツク状態のときVCO５の出力周波数
VCO，参照信号周波数r，可変分周器の分周比
Ｎとの間には VCO＝Ｎ×r の関係がある。上記１〜６がPLLシンセサイザの
基本構成である。
コードコンバータ７はチヤンネル番号をBCD
コードあるいはバイナリーコード等のチヤンネル
選択コード信号イで入力され、その一方の出力で
ある分周比指定信号ロにより可変分周器６の分周
比を指定し、チヤンネル番号に対応するVCO出
力周波数が得られるように動作する。８はコード
コンバータ７へ入力されるチヤンネル選択コード
が不正規のコードか否かを判定する不正規コード
検出回路で、不正規のコードの時は“１”を出力
し、正規のコードの時は“０”を出力する（第３
図ａ）。９は前記位相比較器３の出力信号LDのパ
ルス巾を検出するLDパルス巾検出回路で、出力
信号LDが一定時間τ以上“０”になつているか
否かを判定し、一定時間τを越えて“０”になつ
ている間は“１”を出力し、その他の間は“０”
を出力する（第３図ｂ，ｃ）。１０は前記VCO５
の出力を遮断するVCO出力遮断制御回路で、不
正規コード検出回路８の出力と前記LDパルス巾
検出回路９の出力とが入力され、前記２入力のう
ち、いずれか一方または両方が“１”となつてい
る間および“１”から“０”になつてから一定時
間Ｔの間は“０”を出力し、その他の間は“０”
を出力し、その他の間は“１”を出力する（第３
図ｄ）。１１は前記VCO出力遮断制御回路１０の
出力が“１”の間はVCO５出力を通し、“０”の
間は遮断するスイツチ回路である。上記８〜１０
でアンロツク検出回路Ａが構成されている。
コードあるいはバイナリーコード等のチヤンネル
選択コード信号イで入力され、その一方の出力で
ある分周比指定信号ロにより可変分周器６の分周
比を指定し、チヤンネル番号に対応するVCO出
力周波数が得られるように動作する。８はコード
コンバータ７へ入力されるチヤンネル選択コード
が不正規のコードか否かを判定する不正規コード
検出回路で、不正規のコードの時は“１”を出力
し、正規のコードの時は“０”を出力する（第３
図ａ）。９は前記位相比較器３の出力信号LDのパ
ルス巾を検出するLDパルス巾検出回路で、出力
信号LDが一定時間τ以上“０”になつているか
否かを判定し、一定時間τを越えて“０”になつ
ている間は“１”を出力し、その他の間は“０”
を出力する（第３図ｂ，ｃ）。１０は前記VCO５
の出力を遮断するVCO出力遮断制御回路で、不
正規コード検出回路８の出力と前記LDパルス巾
検出回路９の出力とが入力され、前記２入力のう
ち、いずれか一方または両方が“１”となつてい
る間および“１”から“０”になつてから一定時
間Ｔの間は“０”を出力し、その他の間は“０”
を出力し、その他の間は“１”を出力する（第３
図ｄ）。１１は前記VCO出力遮断制御回路１０の
出力が“１”の間はVCO５出力を通し、“０”の
間は遮断するスイツチ回路である。上記８〜１０
でアンロツク検出回路Ａが構成されている。
上記のPLLシンセサイザにおいて、コードコン
バータ７に入力されるチヤンネル選択コード信号
イが正常でかつ位相比較器３の出力信号LDのパ
ルス巾が一定時間τ以内すなわち正常なロツク状
態では、VCO５出力はスイツチ回路１１を通し
て出力されているが、位相比較器３の出力信号
LDのパルス巾が一定時間を越えている場合すな
わちアンロツク状態の時あるいはコードコンバー
タ７の入力コード信号イが不正規なコードの時は
VCO５出力はスイツチ回路１１により遮断さ
れ、後段に出力されることがない。
バータ７に入力されるチヤンネル選択コード信号
イが正常でかつ位相比較器３の出力信号LDのパ
ルス巾が一定時間τ以内すなわち正常なロツク状
態では、VCO５出力はスイツチ回路１１を通し
て出力されているが、位相比較器３の出力信号
LDのパルス巾が一定時間を越えている場合すな
わちアンロツク状態の時あるいはコードコンバー
タ７の入力コード信号イが不正規なコードの時は
VCO５出力はスイツチ回路１１により遮断さ
れ、後段に出力されることがない。
しかし上記の如き構成においては次の如き問題
が発生する。すなわちVCO５の出力信号はPLL
シンセサイザがアンロツク状態になつた場合即座
に遮断されなければならないのに対し、位相比較
器３での位相比較は１／ｒ秒毎になされるため最大 １／ｒ秒の遅れを生じることである。またアンロツ ク検出回路Ａの感度を上げるためには前記LDパ
ルス巾検出回路９のτを小さくする必要があるが
これを一定値以下にするとPLLシンセサイザ中の
信号ライン，電源ライン，等に重畳している極く
低レベルの雑音，スイツチ回路１１のON―
OFF、あるいは装置全体の振動等によつてτ以
上のパルス巾の信号が出力され、アンロツク検出
回路Ａが動作し、VCO５出力を遮断する必要の
ないときにしばしば遮断されてしまう。また前記
τを大きくするとPLLシンセサイザのアンロツク
時のVCO５出力を遮断するタイミングが遅れた
り、全く遮断されないことになり、その間正常で
ないVCO５出力が後段に送られることになる。
が発生する。すなわちVCO５の出力信号はPLL
シンセサイザがアンロツク状態になつた場合即座
に遮断されなければならないのに対し、位相比較
器３での位相比較は１／ｒ秒毎になされるため最大 １／ｒ秒の遅れを生じることである。またアンロツ ク検出回路Ａの感度を上げるためには前記LDパ
ルス巾検出回路９のτを小さくする必要があるが
これを一定値以下にするとPLLシンセサイザ中の
信号ライン，電源ライン，等に重畳している極く
低レベルの雑音，スイツチ回路１１のON―
OFF、あるいは装置全体の振動等によつてτ以
上のパルス巾の信号が出力され、アンロツク検出
回路Ａが動作し、VCO５出力を遮断する必要の
ないときにしばしば遮断されてしまう。また前記
τを大きくするとPLLシンセサイザのアンロツク
時のVCO５出力を遮断するタイミングが遅れた
り、全く遮断されないことになり、その間正常で
ないVCO５出力が後段に送られることになる。
本発明はかかる問題点を解消するためのもの
で、以下その一実施例を図面に基づいて説明す
る。
で、以下その一実施例を図面に基づいて説明す
る。
第４図において、６，７は第１図と同じもので
ある。１２はコードコンバータ７の出力である分
周比指定信号ロを一定時間τ′遅延させる遅延回
路で、その出力の遅延分周比指定信号ロ′により
可変分周器６の分周比Ｎの指定はそれだけ遅延さ
れる。１３はコードコンバータ７の出力ロと遅延
回路１２の出力ロ′を比較する不一致検出回路
で、一致していない間は“１”を出力し、一致し
ている間は“０”を出力する。これら１２，１３
でチヤンネル切換検出回路Ｂが構成されている。
１４はVCO出力を遮断するVCO出力遮断制御回
路で、不正規コード検出回路８、LDパルス巾検
出回路９および不一致検出回路１３の出力のうち
少なくとも一出力が“１”となつている間および
“１”から“０”になつてから一定時間Ｔの間は
“０”を出力し、その他の間は“１”を出力す
る。従つてアンロツク検出回路は８，９，１２〜
１４で構成されることになる。
ある。１２はコードコンバータ７の出力である分
周比指定信号ロを一定時間τ′遅延させる遅延回
路で、その出力の遅延分周比指定信号ロ′により
可変分周器６の分周比Ｎの指定はそれだけ遅延さ
れる。１３はコードコンバータ７の出力ロと遅延
回路１２の出力ロ′を比較する不一致検出回路
で、一致していない間は“１”を出力し、一致し
ている間は“０”を出力する。これら１２，１３
でチヤンネル切換検出回路Ｂが構成されている。
１４はVCO出力を遮断するVCO出力遮断制御回
路で、不正規コード検出回路８、LDパルス巾検
出回路９および不一致検出回路１３の出力のうち
少なくとも一出力が“１”となつている間および
“１”から“０”になつてから一定時間Ｔの間は
“０”を出力し、その他の間は“１”を出力す
る。従つてアンロツク検出回路は８，９，１２〜
１４で構成されることになる。
次にその動作について説明する。チヤンネルが
切換えられた瞬間、可変分周器６への分周比指定
信号ロは遅延回路１２により時間τ′だけ遅れて
可変分周器６に到達する。従つて遅延分周比指定
信号ロ′が発生するまでの間は不一致検出回路１
３は“１”を出力し、VCO出力遮断制御回路１
４は“０”を出力し、スイツチ回路１１はVCO
出力を遮断する。次に時間τ′経過後以後は不一
致回路１３は“０”を出力し、さらに時間Ｔ経過
後以後はVCO出力遮断制御回路１４は“１”を
出力し、スイツチ回路１１はVCO出力を通す。
従つてチヤンネル選択コードが変化した瞬間すな
わちチヤンネルが切換えられた瞬間は不一致検出
回路１３の動作によりスイツチ回路１１でVCO
出力が遮断されることになり、LDパルス巾検出
回路９の感度を上げる（τを小さくすること）こ
となしで、PLLシンセサイザがアンロツクになつ
た瞬間から不正常なVCO出力を後段に出力しな
いようにスイツチ回路１１を動作させることがで
きる。
切換えられた瞬間、可変分周器６への分周比指定
信号ロは遅延回路１２により時間τ′だけ遅れて
可変分周器６に到達する。従つて遅延分周比指定
信号ロ′が発生するまでの間は不一致検出回路１
３は“１”を出力し、VCO出力遮断制御回路１
４は“０”を出力し、スイツチ回路１１はVCO
出力を遮断する。次に時間τ′経過後以後は不一
致回路１３は“０”を出力し、さらに時間Ｔ経過
後以後はVCO出力遮断制御回路１４は“１”を
出力し、スイツチ回路１１はVCO出力を通す。
従つてチヤンネル選択コードが変化した瞬間すな
わちチヤンネルが切換えられた瞬間は不一致検出
回路１３の動作によりスイツチ回路１１でVCO
出力が遮断されることになり、LDパルス巾検出
回路９の感度を上げる（τを小さくすること）こ
となしで、PLLシンセサイザがアンロツクになつ
た瞬間から不正常なVCO出力を後段に出力しな
いようにスイツチ回路１１を動作させることがで
きる。
なお第４図においては遅延回路１２はコードコ
ンバータ７と可変分周器６の間に挿入されている
がコードコンバータ７の前段（チヤンネル選択コ
ード入力端子コードコンバータの間）に挿入され
てもよいことは云うまでもない。
ンバータ７と可変分周器６の間に挿入されている
がコードコンバータ７の前段（チヤンネル選択コ
ード入力端子コードコンバータの間）に挿入され
てもよいことは云うまでもない。
また不正規コード検出回路８はコードコンバー
タに入力されるチヤンネルコードが不正規コード
になるおそれがない場合には省略できる。またア
ンロツク検出回路の出力は単にVCO出力遮断制
御信号として用いるだけでなく、PLLのロツク時
とアンロツク時でループ中のLPF定数の切換をお
こなう制御信号として用いることにより、ロツク
状態ではVCO出力中のFM雑音レベルを低減する
ように、またチヤンネル切換時（アンロツク時）
はロツクアツプタイム（VCO出力周波数が所望
の周波数にロツクするまでの時間）を一定にする
ようにLPF定数を各々設定でき、きわめて有利で
ある。
タに入力されるチヤンネルコードが不正規コード
になるおそれがない場合には省略できる。またア
ンロツク検出回路の出力は単にVCO出力遮断制
御信号として用いるだけでなく、PLLのロツク時
とアンロツク時でループ中のLPF定数の切換をお
こなう制御信号として用いることにより、ロツク
状態ではVCO出力中のFM雑音レベルを低減する
ように、またチヤンネル切換時（アンロツク時）
はロツクアツプタイム（VCO出力周波数が所望
の周波数にロツクするまでの時間）を一定にする
ようにLPF定数を各々設定でき、きわめて有利で
ある。
本発明は上記のような構成であり、本発明によ
れば、簡単な構成でアンロツク状態をその瞬間に
検出でき誤動作を防止することができ、またチヤ
ンネル切換時にLPFの定数を切換えることによ
り、雑音レベルを低減できるとともにロツクアツ
プタイムを一定にすることができるものである。
れば、簡単な構成でアンロツク状態をその瞬間に
検出でき誤動作を防止することができ、またチヤ
ンネル切換時にLPFの定数を切換えることによ
り、雑音レベルを低減できるとともにロツクアツ
プタイムを一定にすることができるものである。
第１図は従来のPLLシンセサイザ構成例図、第
２図および第３図は該PLL中の位相比較器および
アンロツク検出回路の動作説明図、第４図は本発
明の一実施例を示す構成図である。 ３…位相比較器、５…可変周波数発振器
（VCO）、６…可変分周器、７…コードコンバー
タ、８…不正規コード検出回路、９…LDパルス
巾検出回路、１０…可変周波数発振器出力遮断制
御回路、１１…スイツチ回路、１２…遅延回路、
１３…不一致検出回路、１４…可変周波数発振器
出力遮断制御回路。
２図および第３図は該PLL中の位相比較器および
アンロツク検出回路の動作説明図、第４図は本発
明の一実施例を示す構成図である。 ３…位相比較器、５…可変周波数発振器
（VCO）、６…可変分周器、７…コードコンバー
タ、８…不正規コード検出回路、９…LDパルス
巾検出回路、１０…可変周波数発振器出力遮断制
御回路、１１…スイツチ回路、１２…遅延回路、
１３…不一致検出回路、１４…可変周波数発振器
出力遮断制御回路。
Claims (1)
- 【特許請求の範囲】 １ 位相比較器出力パルス巾が一定値以上か否か
を判定し、一定値以上の間信号を出力するパルス
巾検出回路と、チヤンネル選択信号が変化したか
否かを検出し、変化した瞬間一定時間巾のチヤン
ネル切換信号を出力するチヤンネル切換検出回路
と、チヤンネル選択信号入力が正規のチヤンネル
に対応するコードか否かを判定し、不正規のコー
ドが入力された場合これが解除されるまで不正規
コード検出信号を出力する不正規コード検出回路
と、 上記パルス巾検出回路の出力、上記チヤンネル
切換検出回路の出力、上記不正規コード検出回路
の出力のうち、少なくとも一出力がある期間、お
よび全出力が消去してから一定時間アンロツク検
出信号を出力する回路とを具備し、上記アンロツ
ク検出信号により可変周波数発振器の出力制御、
およびループ内のローパスフイルタの定数切換を
行なうことを特徴とするPLLシンセサイザ用アン
ロツク検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8337378A JPS5510275A (en) | 1978-07-07 | 1978-07-07 | Unlocking detection circuit for pll synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8337378A JPS5510275A (en) | 1978-07-07 | 1978-07-07 | Unlocking detection circuit for pll synthesizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5510275A JPS5510275A (en) | 1980-01-24 |
| JPS627738B2 true JPS627738B2 (ja) | 1987-02-19 |
Family
ID=13800609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8337378A Granted JPS5510275A (en) | 1978-07-07 | 1978-07-07 | Unlocking detection circuit for pll synthesizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5510275A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0578146U (ja) * | 1991-09-24 | 1993-10-22 | 日新電機株式会社 | 限流しゃ断器 |
-
1978
- 1978-07-07 JP JP8337378A patent/JPS5510275A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0578146U (ja) * | 1991-09-24 | 1993-10-22 | 日新電機株式会社 | 限流しゃ断器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5510275A (en) | 1980-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4516083A (en) | Fast lock PLL having out of lock detector control of loop filter and divider | |
| US5384551A (en) | Fast locking phase locked loop frequency synthesizer | |
| US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
| US4882549A (en) | Center offset microwave frequency synthesizer | |
| US6396353B1 (en) | PLL frequency synthesizer operated with reduced settling time constant during frequency changeover | |
| JP2003531549A (ja) | Ｐｌｌ同調システム | |
| JPS627738B2 (ja) | ||
| JPS6029258B2 (ja) | Ｐｌｌシンセサイザ用アンロック検出回路 | |
| JPS5857927B2 (ja) | 自動同調ラジオ | |
| JP3077151B2 (ja) | 周波数合成方式と周波数合成器 | |
| JPH0786930A (ja) | 位相同期回路 | |
| JPH0734547B2 (ja) | ミューティング制御回路 | |
| JPH07120942B2 (ja) | Ｐｌｌ回路 | |
| JPS6333381Y2 (ja) | ||
| US4161695A (en) | Transmission and reception control circuit for a transceiver | |
| JP3118356B2 (ja) | Ｐｌｌ回路 | |
| JPS6035827A (ja) | 位相同期ル−プ | |
| JP3230501B2 (ja) | 周波数シンセサイザ | |
| JP3080147B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| JPH07260923A (ja) | レーダ装置用送信源 | |
| JPS6333739B2 (ja) | ||
| JPH01270428A (ja) | クロック再生回路 | |
| JPS6243377B2 (ja) | ||
| JPS622726B2 (ja) | ||
| JPH03230650A (ja) | Ａｆｃ回路 |